本發(fā)明有關一種半導體封裝制程，尤指一種能提高產(chǎn)品良率的電子封裝件及其半導體基板與制法。

背景技術：

隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢。目前應用于芯片封裝領域的技術，例如芯片尺寸構裝(chipscalepackage，簡稱csp)、芯片直接貼附封裝(directchipattached，簡稱dca)或多芯片模組封裝(multi-chipmodule，簡稱mcm)等覆晶型態(tài)的封裝模組、或將芯片立體堆疊化整合為三維集成電路(3dic)芯片堆疊技術等。

圖1為悉知半導體封裝件1的剖面示意圖，該半導體封裝件1于一封裝基板11與半導體芯片10之間設置一硅中介板(throughsiliconinterposer，簡稱tsi)13，該硅中介板13具有導電硅穿孔(through-siliconvia，簡稱tsv)130及形成于該導電硅穿孔130上的線路重布結構(redistributionlayer，簡稱rdl)131，令該導電硅穿孔130藉由多個導電元件16電性結合間距較大的封裝基板11的焊墊110，并以底膠15包覆該些導電元件16，而間距較小的半導體芯片10的電極墊100藉由多個焊錫凸塊101電性結合該線路重布結構131，再以底膠14包覆該些焊錫凸塊101。最后，形成一封裝膠體12于該封裝基板11上，以令該封裝膠體12包覆該半導體芯片10與該硅中介板13。

于后續(xù)制程中，于該封裝基板11下側形成多個焊球17，以供結合至一電路板(圖略)上。

然而，悉知半導體封裝件1于制作過程中，尚未進行切單制程前，如圖1’所示的整版面結構1’(其包含多個該半導體封裝件1)，當經(jīng)過如回焊制程等高溫作業(yè)后，由于該半導體芯片10、封裝基板11、封裝膠體12與硅中介板13之間的熱膨脹系數(shù)(coefficientofthermalexpansion，簡稱cte)差異(mismatch)甚大，而使該整版面結構1’容易發(fā)生翹曲(warpage)，如上凸情況(如圖1’所示)或下凹情況，導致切單后的半導體封裝件1的平面度不佳，以致于后續(xù)該半導體封裝件1接置于電路板上時，會發(fā)生不沾錫(nonwetting)的問題，而使電性連接不佳。

因此，如何克服上述悉知技術的問題，實已成目前亟欲解決的課題。

技術實現(xiàn)要素：

鑒于上述現(xiàn)有技術的種種缺失，本發(fā)明提供一種電子封裝件及其半導體基板與制法，可避免該半導體基板發(fā)生翹曲。

本發(fā)明的半導體基板，包括：一基板本體；多個導電穿孔，其形成于該基板本體中且貫穿該基板本體；以及至少一柱體，其形成于該基板本體中且未貫穿該基板本體。

本發(fā)明還提供一種半導體基板的制法，包括：提供一基板本體，且該基板本體形成有多個貫穿其中的導電穿孔；形成至少一盲孔于該基板本體上，其中，該盲孔未貫穿該基板本體；以及形成柱體于該盲孔中。

本發(fā)明還提供一種半導體基板的制法，包括：提供一基板本體；形成至少一盲孔與多個穿孔于該基板本體上，且該穿孔的深度大于該盲孔的深度；以及于該穿孔中形成導電穿孔，且于該盲孔中形成柱體，并使該導電穿孔貫穿該基板本體，而該柱體未貫穿該基板本體。

前述的半導體基板及其制法中，該基板本體為含硅的板體。

前述的半導體基板及其制法中，該基板本體的表面定義有一中央?yún)^(qū)與環(huán)繞該中央?yún)^(qū)的外圍區(qū)，且該些導電穿孔位于該中央?yún)^(qū)，而該柱體位于該外圍區(qū)。

前述的半導體基板及其制法中，該基板本體上形成有電性連接該導電穿孔的線路重布結構。

前述的半導體基板及其制法中，該柱體含有導電材。

本發(fā)明再提供一種電子封裝件，包括：封裝基板；前述的半導體基板；電子元件，其設于該半導體基板上且電性連接該導電穿孔；以及封裝層，其形成于該封裝基板上以包覆該半導體基板與該電子元件。

本發(fā)明另提供一種電子封裝件的制法，包括：提供一前述的半導體基板；分別設置電子元件與封裝基板于該半導體基板的相對兩側，且該電子元件與封裝基板電性連接該導電穿孔；以及形成封裝層于該封裝基板上，以令該封裝層包覆該電子元件與該半導體基板。

前述的制法中，該柱體形成的步驟包括：形成盲孔于該半導體基板上；以及形成導電材于該盲孔中，以形成該柱體。

前述的制法中，該些導電穿孔與該柱體為分開制作；或者，該些導電穿孔與該柱體為同時制作。

前述的電子封裝件及其制法中，該半導體基板形成有一電性連接該導電穿孔的線路重布結構，以令該電子元件結合于該線路重布結構上、或者令該線路重布結構結合該封裝基板。

由上可知，本發(fā)明的電子封裝件及其半導體基板與制法，藉由該些柱體未貫穿該基板本體的設計，以于該半導體基板受熱時，該柱體能調(diào)整該基板本體于上、下側的伸縮量，使該半導體基板上、下側的熱變形量相等，以避免該半導體基板發(fā)生翹曲。

此外，由于該半導體基板能平衡上下側的伸縮量，故本發(fā)明的電子封裝件于經(jīng)過高溫作業(yè)后，能避免其發(fā)生翹曲，因而于后續(xù)該電子封裝件接置于電路板上時，不會發(fā)生不沾錫的問題，進而能提升產(chǎn)品良率。

附圖說明

圖1為悉知半導體封裝件的剖面示意圖；

圖1’為圖1的立體示意圖；

圖2a至圖2c為本發(fā)明的半導體基板的制法的第一實施例的剖面示意圖；其中，圖2c’為圖2c的另一實施例；

圖3a至圖3d為本發(fā)明的半導體基板的制法的第二實施例的剖面示意圖；

圖4為本發(fā)明的電子封裝件的剖面示意圖；以及

圖5為圖4的另一實施例。

符號說明

1半導體封裝件1’整版面結構

10半導體芯片100,400電極墊

101焊錫凸塊11,41封裝基板

110,410焊墊12封裝膠體

13硅中介板130導電硅穿孔

131,21線路重布結構14,15,44,45底膠

16,22,25導電元件17,43焊球

2,2’,3半導體基板2a置晶側

2b中介側20,30基板本體

20a第一表面20b,30b第二表面

200導電穿孔200a銅柱

200b,241絕緣材210介電層

211線路層220金屬層

221導電凸塊23,33盲孔

24,34,54柱體24a端面

240導電材300穿孔

340銅塊4,5電子封裝件

40電子元件40a作用面

40b非作用面411植球墊

42封裝層a中央?yún)^(qū)

b外圍區(qū)h,d深度。

具體實施方式

以下通過特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。

須知，本說明書附圖所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領域技術人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調(diào)整，在無實質變更技術內(nèi)容下，當也視為本發(fā)明可實施的范疇。

圖2a至圖2c為本發(fā)明的半導體基板2的制法的第一實施例的剖面示意圖。于本實施例中，先制作導電穿孔，再制作柱體。

如圖2a所示，提供一基板本體20，該基板本體20定義有相對的第一表面20a與第二表面20b，且該基板本體20中具有多個貫穿該第一與第二表面20a,20b(即連通該第一與第二表面20a,20b)的導電穿孔200。

于本實施例中，該基板本體20為含硅的板體，例如，硅中介板(throughsiliconinterposer，簡稱tsi)或玻璃基板，且該導電穿孔200為導電硅穿孔(through-siliconvia，簡稱tsv)，其中該導電穿孔200為銅柱200a及環(huán)繞該銅柱200a的絕緣材200b所構成，但不以此為限。

此外，該導電穿孔200的兩端面分別齊平該基板本體20的第一表面20a與第二表面20b。

又，該基板本體20的第一表面20a定義有一中央?yún)^(qū)a與環(huán)繞該中央?yún)^(qū)a的外圍區(qū)b，且該些導電穿孔200位于該中央?yún)^(qū)a。

另外，可選擇性地于該基板本體20的第二表面20b上進行線路重布層(redistributionlayer，簡稱rdl)制程，以形成一線路重布結構21，且該線路重布結構21電性連接各該導電穿孔200。具體地，該線路重布結構21包含相疊的至少一線路層211與至少一介電層210，且該線路層211電性連接該導電穿孔200。

此外，也可選擇性地于最外層的線路層211上形成多個導電元件22。具體地，該導電元件22包含金屬層220、及設于該金屬層220上的導電凸塊221。例如，該導電凸塊221含有焊錫材料，且該金屬層220為凸塊底下金屬層(underbumpmetallurgy，簡稱ubm)，其中該凸塊底下金屬層的構造與材質因種類繁多而無特別限制。

如圖2b所示，形成多個盲孔23于該基板本體20的第一表面20a的外圍區(qū)b上，其中，各該盲孔23未貫穿該基板本體20，也就是各該盲孔23未連通至該基板本體20的第二表面20b。

如圖2c所示，形成柱體24于各該盲孔23中，且該柱體24的端面24a齊平該基板本體20的第一表面20a。

于本實施例中，該柱體24由絕緣材241及導電材240所構成。例如，先以熱氧化(thermaloxidation)方式形成一如氧化硅(sio2)的絕緣材241于該盲孔23的壁面上，再以例如電鍍或沉積方式形成導電材240(如銅材)于各該盲孔23中。

此外，于形成該導電材240前，可先濺鍍?nèi)玮伈牡酿ぶ鴮优c如銅材的種子層(seedlayer)。然而，有關制作該柱體24的方式繁多，并不限于上述者。

又，于另一實施例中，如圖2c’所示，可先制作該柱體24，再制作該線路重布結構21，使該柱體24與該線路重布結構21可位于該基板本體20的同一側(例如，兩者均位于該基板本體20的第一表面20a)。因此，應可理解地，該線路重布結構21可選擇同時形成于該基板本體20的第一表面20a及第二表面20b上或僅形成于該第一表面20a與該第二表面20b的其中一者上。

圖3a至圖3d為本發(fā)明的半導體基板3的制法的第二實施例的剖面示意圖。本實施例與第一實施例的差異在于柱體的制作，也就是本實施例為一同制作導電穿孔200與柱體34，故以下僅說明相異處，而不再贅述相同處。

如圖3a所示，提供一基板本體30，該基板本體30定義有相對的第一表面20a與第二表面30b。接著，形成多個穿孔300于該基板本體20的第一表面20a的中央?yún)^(qū)a上，以及形成多個盲孔33于該基板本體20的第一表面20a的外圍區(qū)b上，且該穿孔300的深度h大于該盲孔33的深度d。

于本實施例中，是以蝕刻或機械方式形成該些穿孔300與該些盲孔33，且該些穿孔300與該些盲孔33均未貫穿該基板本體30。

如圖3b所示，于各該穿孔300中形成導電穿孔200，且于各該盲孔33中形成柱體34。

于本實施例中，可先以熱氧化方式形成一如氧化硅的絕緣層于該穿孔300的壁面與該盲孔33的壁面上，再以例如電鍍或沉積方式形成金屬層(如銅材)于該穿孔300與盲孔33中及該基板本體30的第一表面20a上，之后以化學機械研磨(chemical-mechanicalpolishing，簡稱cmp)方式移除該基板本體30的第一表面20a上的金屬層。于形成金屬層前，可先濺鍍?nèi)玮伈牡酿ぶ鴮优c如銅材的種子層。

因此，該導電穿孔200為銅柱200a及環(huán)繞該銅柱200a的絕緣材200b所構成，且該柱體34為銅塊340及環(huán)繞該銅塊340的絕緣材200b所構成。

然而，有關制作該導電穿孔200與該柱體34的方式繁多，并不限于上述者。

如圖3c所示，移除該基板本體30的第二表面30b的部分材質，以薄化該基板本體30而形成類似圖2c的基板本體20，使該導電穿孔200貫穿該基板本體20，且各該柱體34未貫穿該基板本體20，也就是各該柱體34未連通至該基板本體20的第二表面20b。

于本實施例中，以研磨方式進行薄化制程，使該導電穿孔200的端面齊平該基板本體20的第二表面20b。

如圖3d所示，可選擇性地形成一線路重布結構21于該基板本體20的第一表面20a及/或第二表面20b上。

本發(fā)明的半導體基板2,3的制法是藉由該些柱體24,34未貫穿該基板本體20的設計，且金屬材的翹曲量遠大于硅材，以于該半導體基板2受熱時，該柱體24,34能調(diào)整該基板本體20于上、下側(即第一表面20a之側與第二表面20b之側)的伸縮量，使該半導體基板2,3上、下側的熱變形量相等，以避免該半導體基板2,3發(fā)生翹曲。

另外，應可理解地，上述各實施例中，該些柱體24,34可分布于該基板本體20的不同側，也就是同一半導體基板中，部分柱體位于該基板本體20的第一表面20a，而部分柱體位于該基板本體20的第二表面20b。

本發(fā)明還提供一種半導體基板2,2’,3，包括：一基板本體20、多個導電穿孔200以及多個柱體24,34。

所述的基板本體20為含硅的板體，其具有相對的第一表面20a與第二表面20b。

所述的導電穿孔200形成于該基板本體20中并貫穿該基板本體20。

所述的柱體24,34包含導電材240(或銅塊340)，其形成于該基板本體20的第一表面20a及/或第二表面20b上而未貫穿該基板本體20。

于一實施例中，該基板本體20的第一表面20a或第二表面20b定義有一中央?yún)^(qū)a與環(huán)繞該中央?yún)^(qū)a的外圍區(qū)b，且該些導電穿孔200位于該中央?yún)^(qū)a，而該些柱體24,34位于該外圍區(qū)b。

于一實施例中，該基板本體20的第一表面20a及/或第二表面20b上形成有一電性連接各該導電穿孔200的線路重布結構21，且該線路重布結構21未電性連接該柱體24,34。

圖4為本發(fā)明的電子封裝件4的剖面示意圖。于本實施例中，為應用如圖2c所示的半導體基板2，但因該半導體基板2作為中介板，故以下將重新定義該半導體基板2。例如，該基板本體20的第一表面20a或第二表面20b的其中一者作為該半導體基板2的置晶側2a，而另一者則作為該半導體基板2的中介側2b。

如圖4所示，設置一電子元件40于該半導體基板2的置晶側2a上，且該電子元件40藉由該線路重布結構21電性連接各該導電穿孔200。接著，將一封裝基板41結合至該半導體基板2的中介側2b上。之后，形成一封裝層42于該封裝基板41上，以令該封裝層42包覆該電子元件40與該半導體基板2。

于本實施例中，該柱體24連通該半導體基板2的中介側2b而未連通該置晶側2a。而于另一實施例中，如圖5所示，該柱體54也可連通該半導體基板2的置晶側2a而未連通該中介側2b，其中，該柱體54的組成可參考上述各實施例。因此，可依設計需求，將部分柱體54形成于該置晶側2a，而部分柱體24形成于該中介側2b，如圖5所示。

此外，該電子元件40為主動元件、被動元件或其二者組合等，其中，該主動元件為例如半導體芯片，且該被動元件為例如電阻、電容及電感。例如，該電子元件40為半導體芯片，其具有相對的作用面40a與非作用面40b，該作用面40a具有多個電極墊400，且該電子元件40以其電極墊400結合該些導電元件22，再以底膠44包覆該些導電元件22。

又，形成該封裝層42的材質為聚酰亞胺(polyimide，簡稱pi)、干膜(dryfilm)、環(huán)氧樹脂(expoxy)或封裝材。

另外，形成多個導電元件25于該半導體基板2的中介側2b上，以藉由該些導電元件25結合并電性連接該封裝基板41上側的焊墊410，再以底膠45包覆該些導電元件25。具體地，該些導電元件25接觸該些導電穿孔200而未接觸該柱體24，且該些導電元件25的組成可參考上述導電元件22。

于后續(xù)制程中，形成多個焊球43于該封裝基板41下側的植球墊411上，以供結合至一電路板(圖略)上。

本發(fā)明的電子封裝件4,5的制法中，主要藉由銅材的翹曲量遠大于硅材，以于該半導體基板2受熱時，該柱體24,54能調(diào)整該基板本體20于上下側的伸縮量，使該半導體基板2上下側的伸縮量能平衡對稱，從而避免發(fā)生翹曲。

因此，本發(fā)明的電子封裝件4,5于制作過程中，尚未進行切單制程前，當經(jīng)過如回焊制程等高溫作業(yè)后，由于該半導體基板2能平衡上下側的伸縮量，故能避免整版面結構發(fā)生翹曲，因而于后續(xù)該電子封裝件4,5接置于電路板上時，不會發(fā)生不沾錫的問題，進而能提升產(chǎn)品良率。

本發(fā)明提供一種電子封裝件4,5，包括：一半導體基板2、一電子元件40、一封裝基板41以及一封裝層42。

所述的半導體基板2為含硅的板體，其具有相對的置晶側2a與中介側2b，且該半導體基板2中具有多個柱體24,54及多個連通該置晶側2a與中介側2b的導電穿孔200，其中，該柱體24,54含有金屬材并連通該置晶側2a或中介側2b但未貫穿該基板本體20。

所述的電子元件40設于該半導體基板2的置晶側2a上且電性連接該導電穿孔200。

所述的封裝基板41結合至該半導體基板2的中介側2b上且電性連接該導電穿孔200。

所述的封裝層42形成于該封裝基板41上以包覆該半導體基板2與該電子元件40。

于一實施例中，該半導體基板2的置晶側2a或中介側2b定義有一中央?yún)^(qū)a與環(huán)繞該中央?yún)^(qū)a的外圍區(qū)b，且該些導電穿孔20位于該中央?yún)^(qū)a，而該柱體24,54位于該外圍區(qū)b。

于一實施例中，該半導體基板2的置晶側2a上形成有一電性連接該導電穿孔200的線路重布結構21，以令該電子元件40結合于該線路重布結構21上并電性連接該線路重布結構21，且該線路重布結構21未電性連接該柱體24,54。

于一實施例中，該半導體基板2的中介側2b上形成有一電性連接該導電穿孔200的線路重布結構21，以令該封裝基板41結合于該線路重布結構21上并電性連接該線路重布結構21，且該線路重布結構21未電性連接該柱體24,54。

于一實施例中，該柱體24連通該半導體基板2的中介側2b而未連通該置晶側2a。

于一實施例中，該柱體54連通該半導體基板2的置晶側2a而未連通該中介側2b。

另一方面，本發(fā)明的柱體可設于該半導體基板的上側、下側或其組合，且該柱體的寬度、深度、數(shù)量、位置也可依據(jù)翹曲量而做調(diào)整，并不限于上述。

綜上所述，本發(fā)明的電子封裝件及其半導體基板與制法，藉由該半導體基板具有未貫穿該基板本體的柱體，以于該半導體基板受熱時，該柱體能調(diào)整該基板本體于上下側的伸縮量，故當經(jīng)高溫作業(yè)后，能避免電子封裝件發(fā)生翹曲，因而能提升產(chǎn)品良率。

上述實施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權利保護范圍，應如權利要求書所列。