本發(fā)明涉及微波延遲線領域，尤其涉及一種基于基片集成波導的微波延遲線。

背景技術：

在相控陣雷達方面，為提高抗干擾能力、分辨力以及多目標雷達成像的能力，都要求瞬時信號有大的帶寬，而傳統(tǒng)相控陣雷達的天線陣列孔徑效應和孔徑渡越時間限制了雷達信號的瞬時帶寬，使其無法滿足寬帶通信和雷達技術的應用。為此，應在天線陣列單元或各子陣級別上采用實時延遲線，取代傳統(tǒng)相控陣雷達中的移相器。傳統(tǒng)的延遲線是由波導或同軸電纜實現(xiàn)的，對于一個口徑20米的大型相控陣天線，在掃描角為60°時，用于抵消孔徑時間的ttd的延遲線長度約為17米，如此長的波導或同軸電纜，不但會增加損耗而且工程實現(xiàn)也很困難。隨著科技的發(fā)展，集成化、小型化電路成為微波系統(tǒng)中的首要標準，因此傳統(tǒng)的延遲線逐漸被基于ltcc的多層微帶延遲線所取代，如文獻1(y.yao,x.zhang,j.hu,etal.ka-band3dmeanderstriplinedelaylineusingltcc[j].2012ieeeinternationalworkshoponelectromagneticsapplicationsandstudentinnovation,2012,pp.1～4.)，與基于電磁帶隙等諧振結(jié)構(gòu)的延遲線相比，開關線型的延遲線原理簡單，對電路工藝要求也比較低。

開關線式延遲線的工作原理與開關移相器完全一樣，都是利用開關選取不同的路線來達到移相或延遲的目的，只是開關移相器的開關路線相位差較小，不超過360°，而延遲線的開關路線一般較長，多為工作波長的整數(shù)倍。一般的延時單元由兩個單刀雙擲開關、延遲線和一段微帶線組成，通過開關選通延遲線或該段短微帶線，實現(xiàn)延時差。因此本專利同樣適用于微波移相器。

應用基片集成波導即siw(substrateintegratedwaveguide)這類成熟的設計平臺來實現(xiàn)的平面結(jié)構(gòu)，融合了矩形波導和微帶線的優(yōu)點，具有體積小、重量輕、相對帶寬較寬的優(yōu)點，同時可承受較高的功率門限，q值也比較高，理論和實驗均表明這類平面結(jié)構(gòu)具有非常突出的優(yōu)點，因此可在微波毫米波電路、混合集成電路(hmic)以及毫米波單片集成電路(mmic)中得到很好的應用。如文獻2(“integratedmicrostripandrectangularwaveguideinplanarform”,ieeemicrowaveandwirelesscomp.lett.,vol.11,no.2,2001,pp.68-70)和文獻3(“aplanarmagic-tusingsubstrateintegratedcircuitsconcept,”ieeemicrowaveandwirelesscomp.lett.,vol.18,no.6,2008,pp386-388)，都比較詳細地介紹了采用基片集成波導這類新技術來設計的新型微波毫米波平面無源電路。但是，對于多層基片集成波導，特別是接近20來層的電路，目前在業(yè)內(nèi)尚屬空白。一般而言，利用傳輸線作為延遲結(jié)構(gòu)往往需要很大尺寸的傳輸線，如利用pcb多層板工藝來實現(xiàn)會使得電路尺寸很大，利用帶狀線來實現(xiàn)則會使得線間耦合嚴重，層間互連的不連續(xù)性也會造成匹配變差，駐波較大。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種基于基片集成波導的微波延遲線。

實現(xiàn)本發(fā)明目的的技術方案為：一種基于基片集成波導的微波延遲線，包括多個延遲單元，每個延遲單元由基態(tài)和延遲態(tài)組成，基態(tài)和延遲態(tài)為兩段長度不同的多層基片集成波導傳輸線，每層基片集成波導傳輸線包括上層金屬面、中間介質(zhì)板和下層金屬面，中間介質(zhì)板位于上層金屬面和下層金屬面之間，上層金屬面和下層金屬面之間設置兩排金屬柱線列；多層基片集成波導傳輸線之間相互耦合；所述的基態(tài)和延遲態(tài)通過開關元件進行切換，多個延遲單元的開關元件之間通過微帶線連接，且微帶線作為微波延遲線的輸入和輸出傳輸線。

本發(fā)明與現(xiàn)有技術相比，其顯著優(yōu)點為：(1)本發(fā)明的基片集成波導延遲線，帶寬可以從5％到15％以上，滿足工程需求；(2)本發(fā)明可以解決基片集成波導功分器的隔離問題，降低電路之間的電磁干擾；(3)本發(fā)明可以解決傳統(tǒng)微帶線形式電路的功率容量問題；(4)本發(fā)明電路指標相對穩(wěn)定，滿足特定條件下的需求；(5)本發(fā)明結(jié)構(gòu)設計簡單易行，可以采用常規(guī)的ltcc制作工藝，或者多層印制板工藝，具有成本優(yōu)勢；(6)本發(fā)明設計簡單，對基片材料幾乎沒有特殊要求，可以采用所有的微波基板，具有廣泛的通用性。

附圖說明

圖1為集成波導結(jié)構(gòu)示意圖。

圖2為開關線型延遲單元原理示意圖。

圖3為本發(fā)明的兩位集成波導延遲線布局圖。

圖4為本發(fā)明的集成波導延遲線單元剖面圖。

圖5為基態(tài)和延遲態(tài)多層傳輸剖面示意圖。

圖6(a)為本發(fā)明基片集成波導延遲線的耦合過渡爆炸示意圖，圖6(b)為金屬柱和開縫位置示意圖，圖6(c)為兩層基片集成波導側(cè)視圖。

圖7(a)、圖7(b)和圖7(c)分別為本發(fā)明延時態(tài)設計方法1中的基態(tài)、兩個波長延遲和四個波長延遲圖。

圖8(a)、圖8(b)和圖8(c)分別為本發(fā)明延時態(tài)設計方法2中的基態(tài)、兩個波長延遲和四個波長延遲圖。

圖9為本發(fā)明的輸入回波損耗仿真結(jié)果示意圖。

圖10為本發(fā)明的輸出回波損耗仿真結(jié)果示意圖。

圖11為本發(fā)明的插入損耗仿真結(jié)果示意圖。

圖12為本發(fā)明的延遲仿真結(jié)果示意圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明作進一步詳細描述。

結(jié)合圖1，基片集成波導結(jié)構(gòu)包括上層金屬面1、中間介質(zhì)板2、下層金屬面3和兩排金屬柱線列4；其中上層金屬面1位于中間介質(zhì)板2的上表面，底層金屬面3位于中間介質(zhì)板2的下表面，在金屬面打兩排金屬化孔，或填充金屬漿料成金屬柱；基片集成波導的寬度和金屬柱的半徑根據(jù)已有公式(1)-(2)計算:

r＜0.1λg,w＜4r,r＜0.2a(2)

其中a′為siw的寬度，r為金屬柱半徑，w為相鄰金屬柱的間距，a為傳輸特性等效的矩形波導的寬度，λg為矩形波導的波長；金屬柱半徑小于基片集成波導截止波長的1/10，兩金屬柱之間的間距小于金屬柱直徑；上層金屬面的寬度對應為基片集成波導結(jié)構(gòu)截止頻率波長的二分之一以上。

圖2為典型的延遲單元原理圖，它是一種開關線型結(jié)構(gòu)，通過控制開關在兩條物理長度為l1和l2的傳輸路徑之間進行切換，其中的一條傳輸線的相移值為基態(tài)，另外一條傳輸線的相移值為延遲態(tài)，由于兩條傳輸路徑的電長度不同，所以兩個狀態(tài)的輸出會有相位差，從而實現(xiàn)了移相延遲。傳輸長度的不同而導致的移相量為：

式中δφ是移相量，β是傳播常數(shù)，λg是導波波長，f是頻率，vp是相速，由上式可知，移相量和頻率、相速相關。微帶線中傳播準tem模，相速近似恒定，因此微帶結(jié)構(gòu)的開關線型移相量和頻率成線性關系。

如圖3所示，本發(fā)明的一種基于基片集成波導的微波延遲線，包括多個延遲單元6，每個延遲單元6由基態(tài)9和延遲態(tài)10組成，基態(tài)9和延遲態(tài)10為兩段不同長度的多層基片集成波導傳輸線，每層基片集成波導傳輸線包括上層金屬面1、中間介質(zhì)板2、下層金屬面3，中間介質(zhì)板2位于上層金屬面1和下層金屬面3之間，上層金屬面1和下層金屬面3之間設置兩排金屬柱線列4；多層基片集成波導傳輸線之間相互耦合；所述的基態(tài)9和延遲態(tài)10通過開關元件5進行切換，多個延遲單元的開關元件5之間通過微帶線8連接，且微帶線8作為微波延遲線的輸入和輸出傳輸線。

所述開關元件5為pin管、mems開關或單刀雙擲開關，每個延遲單元6包括兩個開關元件，分別設置在多層基片集成波導傳輸線的頂面和底面，如圖4所示。

上下兩側(cè)基片集成波導傳輸線之間采用槽耦合7或孔耦合。

所述基片集成波導延遲線每層的上層金屬面1和下層金屬面3外表面之間的距離為0.05mm、0.1mm、0.125mm、0.254mm、0.508mm、0.762mm、1.016mm或1.524mm。

上層金屬面1和下層金屬面3之間填充介質(zhì)材料的介電常數(shù)為2-20。

每個金屬柱的半徑為0.05～0.5mm,每兩個金屬柱之間的距離為0.1～2mm。

基態(tài)和延遲態(tài)的不同點在于基片集成波導的傳輸線長度不一樣，其結(jié)構(gòu)示意圖如圖5所示，輸入輸出端口采用微帶線結(jié)構(gòu)，即通過微帶與siw過渡結(jié)構(gòu)進入siw傳輸線，上下兩層siw間的耦合通過圖6所示在兩層之間的金屬上開縫來實現(xiàn)，該結(jié)構(gòu)上下對稱，最后電磁波經(jīng)過底層siw過渡到微帶，再由單刀雙擲開關輸出。

下面結(jié)合實施例對本發(fā)明做進一步詳細的說明。

本實施例的工作頻率為10ghz，滿足x波導雷達系統(tǒng)的要求，介質(zhì)基片用ferroa6m，厚度0.096mm，圓柱通孔半徑r取0.15mm，根據(jù)ltcc工藝要求陣列孔間距為5倍孔半徑，即孔間距p取0.75mm，根據(jù)計算，siw寬度約為12.4mm，這里siw寬度a'取10mm，根據(jù)工藝要求l應大于0.75mm。本實例延遲線一共包括兩個延遲單元，分別是2λ與4λ單元，每個延遲單元由一個基態(tài)與一個延遲態(tài)組成，這是一種開關線型的延遲結(jié)構(gòu)，通過每一個延遲單元中單刀雙擲開關切換基態(tài)與延遲態(tài)。

本實例基片集成波導延遲線采用的ltcc是20層生胚疊積的工藝，其延時態(tài)的設計有兩種方法：

方法1：除去電路頂層與底層，耦合縫間距變化半波長的1/18，整個傳輸線相應變化半波長，如圖7所示，選定基態(tài)的耦合縫距離后，使耦合縫間距增加半波長的1/9就可以實現(xiàn)一個波長的延遲，耦合縫間距增加2/9個半波長就可以實現(xiàn)兩個波長的延遲，以此類推。

方法2：選定基態(tài)耦合縫距離后，增加特定層的耦合縫距離，使特定層傳輸線多出半波長，同樣可以達到目標延遲；根據(jù)圖8給出的剖面圖，方法1隨著延遲位的增加，延遲傳輸線的一邊所占面積會增加，而中間有很大一部分空白部分無法被利用；方法2結(jié)合ltcc的特點，充分利用單刀雙擲開關和微帶siw過渡結(jié)構(gòu)下方空間，使延遲態(tài)除了多出延遲的部分，其他與基態(tài)相同。為了減小失配，多出的半波長最好設計成上下對稱的形式。

方法1和方法2靈活應用，比如在實現(xiàn)1個波長延遲時，方法2并不適合，因為1個波長占據(jù)的面積并不大，這時候就可以用方法1來實現(xiàn)。在設計大延遲位時，方法2中隨著中間層使用增多，有可能會導致特定層siw傳輸線和微帶線的地相沖突，這時候就要將方法1和方法2結(jié)合起來使用。另外，根據(jù)實際情況，各個狀態(tài)相位的微小差異可以通過調(diào)節(jié)頂層和底層傳輸線長度來調(diào)整。

本實施例仿真過程中的結(jié)果見圖9-圖12。仿真結(jié)果表明輸入輸出4個狀態(tài)回波損耗都大于18db，插入損耗最大值小于9.5db，狀態(tài)內(nèi)插入損耗起伏小于0.2db，中心頻率延遲依次是0.34ns、0.68ns、1.01ns，各狀態(tài)內(nèi)延遲起伏小于9％。

以上所述為本發(fā)明所提出的基片集成波導延遲線的設計方法和具體實例設計。設計實例的結(jié)果表明：本發(fā)明基片集成波導延遲線可以滿足小型化、集成化、高功率、高隔離的實際需求，體積小，重量輕，適合應用于各種需要大相位延時的實際系統(tǒng)中，同時作為一種新技術也可以用在小相位的移相器中。