本發(fā)明涉及一種制作半導體元件的方法，尤其是涉及一種于形成層間介電層之前去除兩個柵極結構之間部分接觸洞蝕刻停止層的方法。

背景技術：

在現(xiàn)有半導體產(chǎn)業(yè)中，多晶硅系廣泛地應用于半導體元件如金屬氧化物半導體(metal-oxide-semiconductor，MOS)晶體管中，作為標準的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮，傳統(tǒng)多晶硅柵極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的空乏效應(depletion effect)等問題，使得等效的柵極介電層厚度增加、柵極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業(yè)界更嘗試以新的柵極填充材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶硅柵極，用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。

在現(xiàn)今金屬柵極晶體管制作過程中，特別是在形成接觸插塞時需進行額外的步驟來去除接觸洞蝕刻停止層，造成制作工藝上的不便與成本的增加。因此如何改良現(xiàn)行金屬柵極制作工藝即為現(xiàn)今一重要課題。

技術實現(xiàn)要素：

為達上述目的，本發(fā)明優(yōu)選實施例揭露一種制作半導體元件的方法。首先提供一基底，然后形成一第一柵極結構以及一第二柵極結構于基底上，形成一接觸洞蝕刻停止層于第一柵極結構、第二柵極結構及基底上，去除部分第一柵極結構及第二柵極結構之間的部分接觸洞蝕刻停止層，以及形成一層間介電層于接觸洞蝕刻停止層上。

本發(fā)明另一實施例揭露一種半導體元件，其包含一基底、一第一柵極結構設于基底上、一第一接觸洞蝕刻停止層設于第一柵極結構的側壁旁且第一接觸洞蝕刻停止層為L型以及一層間介電層設于基底上并接觸接觸洞蝕刻停止層及基底。

附圖說明

圖1至圖6為本發(fā)明優(yōu)選實施例制作一半導體元件的方法示意圖。

主要元件符號說明

12 基底 14 鰭狀結構

16 柵極結構 18 柵極結構

20 柵極結構 22 多晶硅材料

24 間隙壁 26 間隙壁

28 源極/漏極區(qū)域 30 接觸洞蝕刻停止層

32 接觸洞蝕刻停止層 34 接觸洞蝕刻停止層

36 層間介電層 38 功函數(shù)金屬層

40 低阻抗金屬層 42 硬掩模

44 高介電常數(shù)介電層 46 金屬柵極

48 金屬柵極 50 金屬柵極

52 介電層 54 接觸洞

56 阻障層 58 金屬層

60 接觸插塞 62 接觸洞蝕刻停止層

具體實施方式

請參照圖1至圖6，圖1至圖6為本發(fā)明優(yōu)選實施例制作一半導體元件的方法示意圖。如圖1所示，首先提供一基底12，例如一硅基底或硅覆絕緣(SOI)基板，其上可定義有一晶體管區(qū)，例如一PMOS晶體管區(qū)或一NMOS晶體管區(qū)?；?2上具有至少一鰭狀結構14及一絕緣層(圖未示)，其中鰭狀結構14的底部被絕緣層，例如氧化硅所包覆而形成淺溝隔離，且部分的鰭狀結構14上另分別設有多個柵極結構16、18、20。需注意的是，本實施例雖以三個柵極結構16、18、20為例，但柵極結構16、18、20的數(shù)量并不局限于此，而可視制作工藝需求任意調(diào)整。

鰭狀結構14的形成方式可以包含先形成一圖案化掩模(圖未示)于基底12上，再經(jīng)過一蝕刻制作工藝，將圖案化掩模的圖案轉移至基底12中。接著，對應三柵極晶體管元件及雙柵極鰭狀晶體管元件結構特性的不同，而可 選擇性去除或留下圖案化掩模，并利用沉積、化學機械研磨(chemical mechanical polishing,CMP)及回蝕刻制作工藝而形成一環(huán)繞鰭狀結構14底部的淺溝隔離。除此之外，鰭狀結構14的形成方式另也可以是先制作一圖案化硬掩模層(圖未示)于基底12上，并利用外延制作工藝于暴露出于圖案化硬掩模層的基底12上成長出半導體層，此半導體層即可作為相對應的鰭狀結構14。同樣的，另可以選擇性去除或留下圖案化硬掩模層，并通過沉積、CMP及回蝕刻制作工藝形成一淺溝隔離以包覆住鰭狀結構14的底部。另外，當基底12為硅覆絕緣基板時，則可利用圖案化掩模來蝕刻基底上的一半導體層，并停止于此半導體層下方的一底氧化層以形成鰭狀結構，故可省略前述制作淺溝隔離的步驟。

柵極結構16、18、20的制作方式可依據(jù)制作工藝需求以先柵極(gate first)制作工藝、后柵極(gate last)制作工藝的先柵極介電層(high-k first)制作工藝以及后柵極制作工藝的后柵極介電層(high-k last)制作工藝等方式制作完成。以本實施例的后柵極介電層制作工藝為例，可先于鰭狀結構14上形成一優(yōu)選包含介質(zhì)層(圖未示)與多晶硅材料22所構成的柵極結構16、18、20，然后于柵極結構16、18、20側壁形成間隙壁24、26。

在本實施例中，間隙壁24包含氮碳化硅(SiCN)，設于間隙壁24外側的間隙壁26則優(yōu)選包含二氧化硅，但并不局限于此。例如間隙壁24與間隙壁26均可選自由二氧化硅、氮化硅、氮氧化硅以及氮碳化硅所構成的群組且間隙壁24與間隙壁26優(yōu)選由不同材料所構成。

接著于間隙壁24、26兩側的鰭狀結構14以及/或基底12中形成一源極/漏極區(qū)域28及/或外延層(圖未示)，并選擇性于源極/漏極區(qū)域28及/或外延層的表面形成一金屬硅化物(圖未示)。然后形成一接觸洞蝕刻停止層30于柵極結構16、18、20與基底12上，其中接觸洞蝕刻停止層30優(yōu)選包含SiCN，但并不局限于此，又可選擇其他具有應力的材料，例如氮化硅。

隨后如圖2所示，進行一蝕刻制作工藝，去除部分柵極結構16與柵極結構18之間的接觸洞蝕刻停止層30以及柵極結構18與柵極結構20之間的接觸洞蝕刻停止層30，由此暴露出鰭狀結構14表面，并同時于各柵極結構16、18、20或間隙壁24、26的一側壁旁形成一約略L型的接觸洞蝕刻停止層32以及于另一側壁形成倒L型的接觸洞蝕刻停止層34。其中斷開接觸洞蝕刻停止層30之前可選擇性進行一熱處理，將接觸洞蝕刻停止層30的應力 導入后再進行前述蝕刻制作工藝切斷接觸洞蝕刻停止層30。值得注意的是，雖然柵極結構16、18、20正上方的接觸洞蝕刻停止層30與鰭狀結構14表面上的接觸洞蝕刻停止層30具有一高度差，本發(fā)明可于切斷柵極結構16、18、20之間的接觸洞蝕刻停止層30時同時去除柵極結構16、18、20正上方的接觸洞蝕刻停止層30，或可選擇保留柵極結構16、18、20正上方的接觸洞蝕刻停止層30。

舉例來說，若在不形成任何掩模的情況下進行前述蝕刻制作工藝，本發(fā)明優(yōu)選于去除前述柵極結構16、18、20之間的接觸洞蝕刻停止層30時同時去除柵極結構16、18、20正上方的接觸洞蝕刻停止層30并暴露出多晶硅材料22。若欲保留柵極結構16、18、20正上方的接觸洞蝕刻停止層30，依據(jù)本發(fā)明的一實施例，可先選擇性進行一沉積制作工藝，在各柵極結構16、18、20正上方的接觸洞蝕刻停止層30表面形成一聚合物(圖未示)，然后利用該聚合物為掩模進行前述蝕刻制作工藝來去除柵極結構16、18、20之間的接觸洞蝕刻停止層30。通過聚合物的保護，柵極結構16、18、20正上方的接觸洞蝕刻停止層30厚度便不致于蝕刻過程中耗損而降低。另外在本實施例中，去除接觸洞蝕刻停止層30的蝕刻氣體可選自由CH₂F₂、CH₃F以及CF₄所構成的群組，但不局限于此。

如圖3所示，接著形成一層間介電層36于接觸洞蝕刻停止層30與鰭狀結構14上并填滿柵極結構16、18、20之間的空間，然后進行一平坦化制作工藝，例如利用CMP去除部分層間介電層36、部分接觸洞蝕刻停止層30并暴露出由多晶硅材料22所構成的柵極電極，使柵極電極上表面與層間介電層36上表面齊平。

依據(jù)本發(fā)明的一實施例，如圖4所示，相較于圖3斷開單一一層接觸洞蝕刻停止層30后便形成層間介電層36，本發(fā)明又可選擇于斷開接觸洞蝕刻停止層30后以及形成層間介電層36之前再形成另一接觸洞蝕刻停止層62于斷開的接觸洞蝕刻停止層30上，然后在不斷開第二層接觸洞蝕刻停止層62的情況下直接覆蓋層間介電層36，此實施例也屬本發(fā)明所涵蓋的范圍。

如圖5所示，隨后進行一金屬柵極置換制作工藝將柵極結構16、18、20轉換為金屬柵極46、48、50。舉例來說，可先進行一選擇性的干蝕刻或濕蝕刻制作工藝，例如利用氨水(ammonium hydroxide,NH₄OH)或氫氧化四甲銨(Tetramethylammonium Hydroxide,TMAH)等蝕刻溶液來去除柵極結構16、 18、20中的多晶硅材料22，以于層間介電層36中形成多個凹槽(圖未示)。之后依序形成一高介電常數(shù)介電層44以及至少包含U型功函數(shù)金屬層38與低阻抗金屬層40的導電層于各凹槽內(nèi)，并再搭配進行一平坦化制作工藝使U型高介電常數(shù)介電層44、U型功函數(shù)金屬層38與低阻抗金屬層40的表面與層間介電層36表面齊平。

在本實施例中，高介電常數(shù)介電層44包含介電常數(shù)大于4的介電材料，例如選自氧化鉿(hafnium oxide，HfO₂)、硅酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、硅酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、硅酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)、鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)、或其組合所組成的群組。

功函數(shù)金屬層38優(yōu)選用以調(diào)整形成金屬柵極的功函數(shù)，使其適用于N型晶體管(NMOS)或P型晶體管(PMOS)。若晶體管為N型晶體管，功函數(shù)金屬層38可選用功函數(shù)為3.9電子伏特(eV)～4.3eV的金屬材料，如鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)、鋁化鉿(HfAl)或TiAlC(碳化鈦鋁)等，但不以此為限；若晶體管為P型晶體管，功函數(shù)金屬層38可選用功函數(shù)為4.8eV～5.2eV的金屬材料，如氮化鈦(TiN)、氮化鉭(TaN)或碳化鉭(TaC)等，但不以此為限。功函數(shù)金屬層38與低阻抗金屬層40之間可包含另一阻障層(圖未示)，其中阻障層的材料可包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等材料。低阻抗金屬層40則可選自銅(Cu)、鋁(Al)、鎢(W)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合。由于依據(jù)金屬柵極置換制作工藝將虛置柵極轉換為金屬柵極是此領域者所熟知技術，在此不另加贅述。接著可去除部分高介電常數(shù)介電層44、部分功函數(shù)金屬層38與部分低阻抗金屬層40形成凹槽(圖未示)，然后再填入一硬掩模42于凹槽內(nèi)并使硬掩模42與層間介電層36表面齊平，其中硬掩模42可選自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所構成的群組。

然后形成一介電層52于金屬柵極46、48、50與層間介電層36上，其中介電層52可與層間介電層36為相同或不同材料，例如介電層52可選自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所構成的群組。接著可形成一圖案化掩模(圖未示)，例如一圖案化光致抗蝕劑于介電層52上，然后利用圖案化掩模進行一蝕刻制作工藝，去除部分介電層52與金屬柵極48、50之間的部分層間介電層36以形成一接觸洞54暴露鰭狀結構14。

之后如圖6所示，進行一接觸插塞制作工藝，例如先于接觸洞54中填入所需的金屬材料，包括依序形成一選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)及氮化鉭(TaN)等群組所構成的阻障層56以及一選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)及鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料所構成的金屬層58，然后搭配進行一平坦化制作工藝，例如以CMP去除部分阻障層56與部分金屬層58以形成一接觸插塞60電連接基底12內(nèi)的源極/漏極區(qū)域26與外延層。需注意的是，本實施例的接觸插塞60雖直接接觸兩側的層間介電層36，但不局限于此，又可于前述形成接觸洞54時完全去除金屬柵極48、50之間的所有層間介電層36，使后續(xù)的接觸插塞60直接接觸兩側的接觸洞蝕刻停止層32、34，此實施例也屬本發(fā)明所涵蓋的范圍。

請繼續(xù)參照圖6，其為本發(fā)明優(yōu)選實施例的半導體元件的結構示意圖。如圖5所示，本發(fā)明的半導體元件主要包含一基底12、柵極結構或金屬柵極46、48、50設于基底12上、間隙壁24與間隙壁26分別設于各金屬柵極46、48、50旁、接觸洞蝕刻停止層32、34設于金屬柵極46、48、50旁或間隙壁26的側壁、一層間介電層36設于基底12上并接觸接觸洞蝕刻停止層32、34與鰭狀結構14、一介電層52設于金屬柵極46、48、50與層間介電層36上以及一接觸插塞60設于介電層52與金屬柵極46、48、50之間并連接基底12中的源極/漏極區(qū)域28。

更具體而言，間隙壁24與間隙壁26各呈現(xiàn)約略I型，各金屬柵極46、48、50兩側或間隙壁26旁的接觸洞蝕刻停止層32、34優(yōu)選呈現(xiàn)約略L型及倒L型，間隙壁24優(yōu)選包含氮碳化硅(SiCN)，間隙壁26優(yōu)選包含二氧化硅，觸洞蝕刻停止層32、34則優(yōu)選包含氮碳化硅。以金屬柵極46與金屬柵極48之間的層間介電層36來看，層間介電層36優(yōu)選設于基底12上并同時接觸金屬柵極46旁的L型接觸洞蝕刻停止層32、金屬柵極48旁的倒L型接觸洞蝕刻停止層34以及鰭狀結構14。另外間隙壁24、間隙壁26、接觸洞 蝕刻停止層32、34以及層間介電層36的上表面與下表面均為齊平。

以金屬柵極48與金屬柵極50之間的接觸插塞60來看，接觸插塞60優(yōu)選同時接觸兩旁的層間介電層36、接觸洞蝕刻停止層32、34以及鰭狀結構14，但若于形成接觸洞54時完全去除金屬柵極48、50之間的層間介電層36，則接觸插塞60便會僅直接接觸接觸洞蝕刻停止層32、34與鰭狀結構14。

綜上所述，本發(fā)明主要于形成層間介電層之前先利用蝕刻將柵極結構之間的部分接觸洞蝕刻停止層切斷并暴露出下面的鰭狀結構或基底，然后再形成層間介電層于柵極結構與接觸洞蝕刻停止層上。由于接觸洞蝕刻停止層已先行被切斷，后續(xù)于層間介電層中形成接觸洞與接觸插塞時便不需再進行額外的制作工藝去除接觸洞蝕刻停止層以電連接源極/漏極區(qū)域，不但可簡化元件的制作流程又可降低成本。

以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的均等變化與修飾，都應屬本發(fā)明的涵蓋范圍。