本發(fā)明實施例涉及用于去除非銅溝槽中的雜質的溝槽襯墊。

背景技術：

半導體集成電路(IC)工業(yè)已經(jīng)經(jīng)歷了快速發(fā)展。IC材料和設計的技術進步產生了多代IC，其中，每一代都具有比先前一代更小且更復雜的電路。然而，這些進步已經(jīng)增大了處理和制造IC的復雜程度，并且為了實現(xiàn)這些進步，需要IC處理和制造中的類似發(fā)展。在集成電路演化過程中，功能密度(即，每一芯片面積上互連器件的數(shù)量)通常在增大，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))卻已減小。

作為半導體制造的一部分，可以形成導電元件以對IC的各個組件提供電互連。通常，通過在各個層中蝕刻溝槽+通孔或開口并且利用導電材料填充這些溝槽+通孔來形成這些導電元件。然而，隨著半導體制造技術節(jié)點不斷演進，關鍵尺寸變得如此小以至于使利用導電材料填充溝槽+通孔可能不容易。很多時候，在溝槽+通孔的填充期間會出現(xiàn)諸如空隙或突出部分的問題。這些問題可以降低半導體器件的性能并且甚至可以導致器件故障。

因此，雖然傳統(tǒng)的填充技術對于它們的預期目的通常已經(jīng)能夠滿足，但是它們不是在每個方面都已完全令人滿意。

技術實現(xiàn)要素：

根據(jù)本發(fā)明的一些實施例，提供了一種制造半導體器件的方法，包括：形成延伸穿過襯底上方的多個層的開口；在所述開口的表面上形成阻擋層；在所述開口中的阻擋層上方形成襯墊層，其中，所述阻擋層和所述襯墊層具有不同的材料組分；以及利用非銅金屬材料填充所述開口，其中，所述非銅金屬材料形成在所述襯墊層上方。

根據(jù)本發(fā)明的另一些實施例，還提供了一種制造半導體器件的方法，包括：形成延伸穿過襯底上方的多個層的溝槽，其中，所述溝槽包括第一節(jié)段和形成在所述第一節(jié)段上方的第二節(jié)段，并且其中，所述第二節(jié)段比所述第一節(jié)段寬；在所述溝槽的表面上形成阻擋層；在所述溝槽中的阻擋層上方形成襯墊層，其中，所述阻擋層和所述襯墊層具有不同的材料組分；以及利用鈷材料填充所述溝槽，其中，在所述襯墊層上形成所述鈷材料，并且其中，所述鈷材料包含一個或多個氣隙；對所述鈷材料進行退火，從而去除所述鈷材料中的一個或多個氣隙；以及在所述退火之后，對所述鈷材料執(zhí)行拋光工藝，從而形成互連結構的通孔和金屬線，其中，由填充所述溝槽的第一節(jié)段的所述鈷材料的第一部分形成所述通孔，并且其中，由填充所述溝槽的第二節(jié)段的所述鈷材料的第二部分形成所述金屬線。

根據(jù)本發(fā)明的又一些實施例，還提供了一種半導體器件，包括：襯底；多個層，設置在所述襯底上方；開口，設置在所述多個層中；阻擋層，設置在所述開口的表面上；襯墊層，設置在所述阻擋層上，其中，所述阻擋層和所述襯墊具有不同的材料組分；以及非銅金屬材料，設置在所述阻擋層上并且填充所述開口，其中，所述非銅金屬材料基本不含雜質和氣隙。

附圖說明

當結合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明的各個方面。應該強調的是，根據(jù)工業(yè)中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1至圖6是根據(jù)本發(fā)明的一些實施例的處于各個制造階段的半導體器件的截面圖。

圖7A至圖7B示出了根據(jù)本發(fā)明的一些實施例的用于去除雜質的化學式和化學反應。

圖8是示出了根據(jù)本發(fā)明的一些實施例的制造半導體器件的方法的流程圖。

具體實施方式

以下公開內容提供了許多不同實施例或實例，用于實現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實例以簡化本發(fā)明。當然，這些僅是實例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發(fā)明可以在多個實例中重復參考標號和/或字符。這種重復是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關系術語以描述如圖所示的一個元件或部件與另一元件或部件的關系。除圖中所示的方位之外，空間關系術語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可同樣地作相應地解釋。

作為半導體制造的一部分，需要形成電互連件以電互連半導體器件的各個微電子元件(如，源極/漏極、柵極等)。通常，這涉及在層中(諸如在電絕緣層中)形成溝槽，并且隨后利用導電材料填充溝槽。然后拋光導電材料以形成諸如金屬線或通孔的電互連件。

然而，隨著半導體技術代代持續(xù)按比例縮小工藝，由于不斷減小的溝槽尺寸，所以以上討論的溝槽填充工藝會有問題。例如，盡管在過去的半導體技術節(jié)點(例如，10nm或以上)中銅是用于填充溝槽(以形成金屬線和/或通孔)的良好的候選材料，但是其性能不能滿足于更先進的技術節(jié)點(例如，5nm技術節(jié)點或以下)。例如，對于5nm技術節(jié)點或以下，難以實現(xiàn)銅晶種在溝槽中的薄的且共形的沉積。電遷移也會成為一個問題。因此，如果仍然使用傳統(tǒng)的金屬填充技術(諸如銅填充)，那么更先進的技術節(jié)點(例如，5nm及以下)下的半導體器件制造會遭受各個間隙填充問題。間隙填充問題可以危害半導體器件的性能并且甚至導致器件故障。

為了克服以上討論的間隙填充問題，本發(fā)明提出了用于利用非銅材料 填充溝槽的新方法和結構，以用于更先進的半導體技術節(jié)點，諸如5nm技術節(jié)點或以下?，F(xiàn)在將參考圖1至圖8更詳細地討論本發(fā)明的各個方面。

圖1至圖6是根據(jù)本發(fā)明的各個方面的處于各個制造階段的半導體器件50的不連續(xù)的示意截面圖。在5nm或更低的半導體技術節(jié)點下制造半導體器件50。半導體器件50可以包括集成電路(IC)芯片、片上系統(tǒng)(SoC)或其部分，并且可以包括各個無源和有源微電子器件，諸如電阻器、電容器、電感器、二極管、金屬氧化物半導體場效應晶體管(MOSFET)、互補金屬氧化物半導體(CMOS)晶體管、雙極結型晶體管(BJT)、橫向擴散的MOS(LDMOS)晶體管、高功率MOS晶體管或其他類型的晶體管。

半導體器件50包括襯底60。在一些實施例中，襯底60是摻雜有p型摻雜劑(諸如硼)的硅襯底(例如，p型襯底)?？蛇x地，襯底60可以是另一合適的半導體材料。例如，襯底60可以是摻雜有n型摻雜劑(諸如磷或砷)的硅襯底(n型襯底)。襯底60可以包括諸如鍺和金剛石的其他元素半導體。襯底60可以可選地包括化合物半導體和/或合金半導體。此外，襯底60可以包括外延層(epi層)，其可以被拉緊以增強性能，并且該襯底可以包括絕緣體上硅(SOI)結構。

在一些實施例中，襯底60是基本導電或是半導電的。電阻率可以小于約10³歐姆-米。在一些實施例中，襯底60包含金屬、金屬合金或具有通式MX_a的金屬氮化物/硫化物/硒化物/氧化物/硅化物，其中M是金屬，X是N、S、Se、O、Si，以及其中“a”在從約0.4至2.5的范圍內。例如，襯底60可以包含Ti、Al、Co、Ru、TiN、WN₂或TaN。

在一些其他的實施例中，襯底60包含具有在從約1至約40的范圍內的介電常數(shù)的介電材料。在一些其他的實施例中，襯底60包含Si、金屬氧化物或金屬氮化物，其中通式為MX_b，其中M是金屬或Si，X是N或O，以及其中“b”在從約0.4至2.5的范圍內。例如，襯底60可以包含SiO₂、氮化硅、氧化鋁、氧化鉿或氧化鑭。

應該理解，可以在襯底60中形成多個漏極/源極，并且可以在襯底60上方形成多個柵極。然而，出于簡明的理由，本文未具體示出這些漏極/源極或柵極。

在襯底60上方形成介電層70?？梢允褂贸练e工藝形成介電層70。在各個實施例中，介電層70可以包含低k介電材料。低k介電材料可以指具有比二氧化硅的介電常數(shù)(為約3.9)低的介電常數(shù)的介電材料。作為非限制性的實例，低k介電材料可以包括摻雜氟的二氧化硅、摻雜碳的二氧化硅、多孔二氧化硅、多孔摻雜碳的二氧化硅、旋涂有機聚合物介電材料或旋涂硅基聚合物介電材料。

在介電層70上方形成蝕刻停止層80。此后，在蝕刻停止層80上方形成正硅酸乙酯(TEOS)層90。然后，在蝕刻停止層80上方形成另一介電層100。介電層100也可以包含低k介電材料。在一些實施例中，介電層100和介電層70可以具有類似的材料組成或相同的材料組成。

在介電層100上方形成層110。在一些實施例中，層110是TEOS層或不含氮的抗反射涂(NFARC)層。在層110上方形成氮化鈦(TiN)層120。在TiN層120上方形成NFARC層130。

應該理解，本文中形成的各個層70-130僅是實例，并且不旨在限制。在其他的實施例中，可以省略或用不同的材料來代替層70-130中的一個或多個，或者可以將一個或多個附加的層添加至以上參考圖1所討論的結構。

現(xiàn)在參考圖2，對半導體器件50執(zhí)行圖案化工藝200，以形成開口(或溝槽)220。形成開口220的圖案化工藝200可以包括一次或多次蝕刻工藝。開口220形成為每一個開口都具有垂直尺寸230(例如，從開口220的頂部測量至介電層70的上表面的深度)。開口220還形成為包括具有不同橫向尺寸(例如，寬度)的兩個部分或節(jié)段(segment)。如圖2所示，每一個開口220都包括更寬的上部和更窄的下部。更寬的上部具有橫向尺寸240，并且更窄的下部具有橫向尺寸250。如以上所討論的，在5nm半導體技術節(jié)點(或更低)下制造本文中的半導體器件50。如此，尺寸230、240和250較小。例如，在一些實施例中，垂直尺寸230在從約至約的范圍內，橫向尺寸240在從約至約的范圍內，以及橫向尺寸250在從約至約的范圍內。

現(xiàn)在參考圖3，執(zhí)行多次沉積工藝300，以形成阻擋層320和襯墊層350。在通過開口220暴露的各個層的表面上形成阻擋層320。可以通過物 理汽相沉積(PVD)工藝、化學汽相沉積(CVD)工藝或原子層沉積(ALD)工藝形成阻擋層320。在一些實施例中，阻擋層130包含氮化鈦(TiN)、氮化鉭(TaN)或其他合適的材料。除此之外，阻擋層320可以用于防止金屬擴散的目的。

在阻擋層320上形成襯墊層350?？梢酝ㄟ^物理汽相沉積(PVD)工藝、化學汽相沉積(CVD)工藝或原子層沉積(ALD)工藝形成襯墊層350。襯墊層350和阻擋層320具有不同的材料組分。配置襯墊層350的材料組分，使其用作化學反應中的催化劑以去除諸如在隨后的填充開口220的沉積工藝中的配體的雜質。在一些實施例中，襯墊層350包含銠(Rh)。在一些其他的實施例中，襯墊層350包含銅(Cu)。在又一其他的實施例中，襯墊層350包含鈷(Co)。在又一實施例中，襯墊層350包含鎳(Ni)。在一些實施例中，襯墊層基本由Rh或Cu或Co或Ni制成，并且除了Rh或Cu或Co之外基本不含其它材料。

襯墊層350還具有厚度360。厚度360可以配置為在一范圍內，該范圍具有足夠的厚度以足以用作催化劑來去除隨后的沉積工藝中的雜質，同時也足夠薄，從而使其不阻擋開口220的填充或以其他方式干擾制造工藝流程。在一些實施例中，襯墊層350的厚度360在從約至約的范圍內。

現(xiàn)在參考圖4，執(zhí)行沉積工藝400，以利用非銅導電材料420填充開口220。導電材料420是鈷，并且此后導電材料420可以可交換地稱為鈷材料420。在一些實施例中，沉積工藝400可以包括化學汽相沉積(CVD)工藝。圖7A示出了用于形成鈷材料420的CVD工藝的示例性前體材料(二鈷六羰基丁基乙炔[Co₂(CO)₆:(HC≡CtBu)，CCTBA])的化學式。在其他的實施例中，鈷前體包括但不限于Co₂(CO)₆:(HC≡CtBu)、Co(MeCp)₂(其中，Cp表示環(huán)戊二烯基基團)、Co(CO)₃(NO)、Co(CO)₂Cp、CoCp₂、Co₂(CO)₆:(HC≡CPh)、Co₂(CO)₆:(HC≡CH)、Co₂(CO)₆:(HC≡CCH₃)和Co₂(CO)₆:(CH₃C≡CCH₃)。

在其他的實施例中，沉積工藝400可以包括電化學鍍(ECP)工藝而不是CVD工藝，以形成鈷材料420。

再次參考圖4，盡管銅(Cu)通常是傳統(tǒng)的溝槽填充工藝中所選擇的材料，但是其不是用于制造本文中的半導體器件50的較小的技術節(jié)點(5nm或以下)的可選的候選材料。如以上所討論的，使用銅填充開口220可以導致各個間隙填充問題。而且，在這種較小的技術節(jié)點中，銅的薄層電阻(Rs)會太高。因此，根據(jù)本發(fā)明的各個方面，鈷代替銅作為填充開口220的材料。鈷具有良好的溝槽填充性能，并且對于5nm技術節(jié)點(或以下)，與銅相比，使用鈷的一個優(yōu)勢在于，在5nm技術節(jié)點(或更小)下，鈷的薄層電阻Rs比銅的薄層電阻Rs小。由鈷提供的更小的薄層電阻Rs提高了半導體器件50的器件性能。

然而，用于形成作為開口220中的導電材料420的鈷的沉積工藝400可以導致諸如配體材料的雜質。例如，在阻擋層320上直接形成鈷材料420，會在鈷材料420內部形成雜質。結果，這些雜質將導致低質量的鈷填充開口220，例如，鈷材料420具有不能消除的空隙或間隙。

因此，本發(fā)明首先在阻擋層320上形成襯墊層350，隨后在襯墊層350上形成鈷材料420。如以上所討論的，配置襯墊層350的材料組分，使其用作與鈷材料420的雜質(例如，配體)的化學反應中的催化劑。根據(jù)本發(fā)明的實施例，圖7B示出了該化學反應(下文也會再次出現(xiàn))，稱為氫甲?；?Oxo)催化作用。

如圖7B所示，配體材料的化學式在催化劑(襯墊層350，其可以包含Rh或Co或者甚至包含Cu或Ni)的左側，并且催化劑的右側示出了反應產物。作為化學反應的結果，將配體雜質轉變?yōu)闅怏w產物(例如，醛)， 然后可以從半導體器件50去除該氣體產物。例如，可以通過真空泵或壓力泵或通過其他合適的制造工具去除氣體產物。在該方式中，填充開口220的鈷材料420具有提高的質量(例如，基本不含諸如配體的雜質)。這允許之后去除鈷材料420中的間隙或空隙。

再次參考圖4，請注意，空隙或間隙450可以存在填充開口220的鈷材料420中。空隙或間隙450沒有必要具有如圖4所示的筆直的矩形形狀。空隙或間隙450可以是沉積工藝400(其為共形沉積工藝)的結果，或者是其他工藝缺陷的結果。無論如何，將在下文所討論的隨后的工藝中去除這些空隙或間隙450。

現(xiàn)在參考圖5，執(zhí)行退火工藝500，以對半導體器件50進行退火。在一些實施例中，退火工藝500具有在從約200℃至約500℃的范圍內的工藝溫度，并且工藝持續(xù)時間從約30秒至約12000秒。作為退火工藝的結果，消除了鈷材料420內部的空隙或間隙450(如圖4所示)。

現(xiàn)在參考圖6，對半導體器件50執(zhí)行拋光工藝600。在一些實施例中，拋光工藝600可以包括化學機械拋光(CMP)工藝。作為拋光工藝600的結果，去除了鈷材料420的位于開口220外部的多余部分。換句話說，填充開口220的鈷材料420將具有與層130的上表面基本共面的上表面。

此時，由鈷材料的設置在開口220的更寬上部中的節(jié)段420A形成金屬線(多層互連結構的金屬線)，同時由鈷材料的設置在開口220的更窄下部中的節(jié)段420B形成通孔(多層互連結構的通孔)。由于這些鈷金屬線420A和通孔420B形成在襯墊材料350上，而不是直接形成在阻擋層320上，所以通過化學反應去除鈷中的雜質，在該化學反應中襯墊層350的材料用作催化劑。

圖8是根據(jù)本發(fā)明的各個方面的制造半導體器件的方法800的流程圖。作為用于5nm技術節(jié)點或更小的半導體技術節(jié)點的制造工藝的一部分，執(zhí)行方法800的一個或多個步驟。

方法800包括形成延伸穿過襯底上方的多個層的溝槽的步驟810。溝槽包括第一節(jié)段和形成在第一節(jié)段上方的第二節(jié)段。第二節(jié)段比第一節(jié)段寬。

方法800包括在溝槽的表面上形成阻擋層的步驟820。

方法800包括在溝槽中的阻擋層上方形成襯墊層的步驟830。阻擋層和襯墊層具有不同的材料組分。在一些實施例中，襯墊層的形成包括形成以下中的一個：銠襯墊層、鈷襯墊層、銅襯墊層或鎳襯墊層。

方法800包括利用鈷材料填充溝槽的步驟840。在襯墊層上形成鈷材料。鈷材料包含一個或多個氣隙。

方法800包括對鈷材料進行退火的步驟850，由此去除鈷材料中的一個或多個氣隙。

方法800包括在退火之后對鈷材料執(zhí)行拋光工藝的步驟860，由此形成互連結構的通孔和金屬線。由填充溝槽的第一節(jié)段的鈷材料的第一部分形成通孔。由填充溝槽的第二節(jié)段的鈷材料的第二部分形成金屬線。

在一些實施例中，襯墊層的形成包括包括配置襯墊的材料組分，從而使得：當鈷材料與襯墊層物理接觸時，通過化學工藝去除來自鈷金屬材料的雜質，在該化學工藝中襯墊層用作催化劑。

應該理解，可以在方法800的步驟810至860之前、期間或之后執(zhí)行附加的工藝，以完成半導體器件的制造。例如，方法800可以包括切割、封裝或測試工藝。出于簡明的理由，本文中不詳細討論這些附加的制造步驟。

基于以上討論，可以看出，本發(fā)明提供了優(yōu)于傳統(tǒng)方法的優(yōu)勢，并且提供了具有低k介電材料制造的器件。然而，應該理解，其他的實施例可以提供附加的優(yōu)勢，并且本文沒有必要公開所有的優(yōu)勢，以及沒有特定優(yōu)勢是所有實施例都必需的。一個優(yōu)勢在于，可以改善溝槽填充問題，以用于諸如5nm技術節(jié)點或更小的半導體制造技術節(jié)點。對于過去的技術節(jié)點(例如，大于5nm節(jié)點)，使用銅的傳統(tǒng)的溝槽填充技術可能是足夠的。然而，由于器件尺寸隨著每一個技術時代而變得更小，所以對于諸如5nm技術節(jié)點或以下的更先進的技術節(jié)點，銅填充的溝槽會具有間隙填充問題。另外，對于5nm技術節(jié)點，銅的薄層電阻Rs會太高。

為了克服與銅填充相關的問題，本發(fā)明利用鈷代替銅，并且對于5nm技術節(jié)點或以下，鈷具有比銅小的薄層電阻并且具有相當好的間隙填充性 能。形成溝槽襯墊，從而使得鈷材料可以直接形成在溝槽襯墊上，而不是形成在阻擋材料上。選擇溝槽襯墊的材料組分，從而使得溝槽襯墊用作催化劑以幫助去除鈷材料中的雜質(例如，配體)。在沒有雜質的情況下，可以在隨后的退火工藝中消除鈷材料中的空隙或間隙。因此，由鈷材料形成的電互連元件(例如，金屬線和通孔)可以形成為基本不含雜質和空隙/間隙。因此增強了器件性能。另一優(yōu)勢在于，鈷互連元件具有比銅互連元件更好的電遷移性能。又一優(yōu)勢在于，本發(fā)明不需要對現(xiàn)有的制造方法的諸多改變。如此，如果會增加制造成本，本發(fā)明并不會顯著增加制造成本。

本發(fā)明的一個方面涉及一種制造半導體器件的方法。形成延伸穿過襯底上方的多個層的開口。在開口的表面上形成阻擋層。在開口中的阻擋層上方形成襯墊層。阻擋層和襯墊層具有不同的材料組分。利用非銅金屬材料填充開口。在襯墊層上方形成非銅材料。

本發(fā)明的另一方面涉及一種制造半導體器件的方法。形成延伸穿過襯底上方的多個層的溝槽。溝槽包括第一節(jié)段和形成在第一節(jié)段上方的第二節(jié)段。第二節(jié)段比第一節(jié)段寬。在溝槽的表面上形成阻擋層。在溝槽中的阻擋層上方形成襯墊層。阻擋層和襯墊層具有不同的材料組分。利用鈷材料填充溝槽。在襯墊層上形成鈷材料。鈷材料包含一個或多個氣隙。對鈷材料進行退火，由此去除鈷材料中的一個或多個氣隙。在退火之后對鈷材料執(zhí)行拋光工藝，由此形成互連結構的通孔和金屬線。由填充溝槽的第一節(jié)段的鈷材料的第一部分形成通孔。由填充溝槽的第二節(jié)段的鈷材料的第二部分形成金屬線。

本發(fā)明的又一方面涉及一種半導體器件。半導體器件包括襯底。在襯底上方設置多個層。在多個層中設置開口。在開口的表面上設置阻擋層。在阻擋層上設置襯墊層。阻擋層和襯墊層具有不同的材料組分。在阻擋層上設置非銅金屬材料并且填充開口。非銅金屬材料基本不含雜質和氣隙。

根據(jù)本發(fā)明的一些實施例，提供了一種制造半導體器件的方法，包括：形成延伸穿過襯底上方的多個層的開口；在所述開口的表面上形成阻擋層；在所述開口中的阻擋層上方形成襯墊層，其中，所述阻擋層和所述襯墊層具有不同的材料組分；以及利用非銅金屬材料填充所述開口，其中，所述 非銅金屬材料形成在所述襯墊層上方。

在上述方法中，作為用于5nm技術節(jié)點或更小的技術節(jié)點的制造工藝的一部分，執(zhí)行所述開口的形成、所述阻擋層的形成、所述襯墊層的形成和所述開口的填充中的至少一個。

在上述方法中，填充所述開口的非銅金屬材料包含一個或多個空隙，并且其中，所述方法還包括：通過對所述非銅金屬材料執(zhí)行退火工藝來去除所述一個或多個空隙。

在上述方法中，所述填充包括在所述開口中沉積作為所述非銅金屬材料的鈷。

在上述方法中，形成所述襯墊層包括配置所述襯墊層的材料組分，從而使得：在所述開口的填充期間，當所述非銅金屬材料與所述襯墊層物理接觸時，去除來自所述非銅金屬材料的雜質。

在上述方法中，所述雜質包括配體，并且其中，所述襯墊層用作所述配體的催化劑。

在上述方法中，所述襯墊層的形成包括形成銠襯墊層。

在上述方法中，所述襯墊層的形成包括形成鈷襯墊層。

在上述方法中，所述襯墊層的形成包括形成銅襯墊層。

在上述方法中，將所述開口形成為包括第一節(jié)段和設置在所述第一節(jié)段上方的第二節(jié)段，并且其中，所述第一節(jié)段比所述第二節(jié)段窄。

在上述方法中，填充所述開口的第一節(jié)段的所述非銅金屬材料是互連結構中的通孔；以及填充所述開口的第二節(jié)段的所述非銅金屬材料是所述互連結構中的金屬線。

根據(jù)本發(fā)明的另一些實施例，還提供了一種制造半導體器件的方法，包括：形成延伸穿過襯底上方的多個層的溝槽，其中，所述溝槽包括第一節(jié)段和形成在所述第一節(jié)段上方的第二節(jié)段，并且其中，所述第二節(jié)段比所述第一節(jié)段寬；在所述溝槽的表面上形成阻擋層；在所述溝槽中的阻擋層上方形成襯墊層，其中，所述阻擋層和所述襯墊層具有不同的材料組分；以及利用鈷材料填充所述溝槽，其中，在所述襯墊層上形成所述鈷材料，并且其中，所述鈷材料包含一個或多個氣隙；對所述鈷材料進行退火，從 而去除所述鈷材料中的一個或多個氣隙；以及在所述退火之后，對所述鈷材料執(zhí)行拋光工藝，從而形成互連結構的通孔和金屬線，其中，由填充所述溝槽的第一節(jié)段的所述鈷材料的第一部分形成所述通孔，并且其中，由填充所述溝槽的第二節(jié)段的所述鈷材料的第二部分形成所述金屬線。

在上述方法中，作為用于5nm技術節(jié)點或更小的半導體技術節(jié)點的制造工藝的一部分，執(zhí)行所述溝槽的形成、所述阻擋層的形成、所述襯墊層的形成和所述溝槽的填充中的一個或多個。

在上述方法中，所述襯墊層的形成包括配置所述襯墊層的材料組分，從而使得：在所述溝槽的填充期間，當所述鈷材料與所述襯墊層物理接觸時，通過化學工藝去除來自鈷金屬材料的雜質，在所述化學工藝中所述襯墊層用作催化劑。

在上述方法中，所述襯墊層的形成包括形成以下中的一個：銠襯墊層、鈷襯墊層、銅襯墊層或鎳襯墊層。

根據(jù)本發(fā)明的又一些實施例，還提供了一種半導體器件，包括：襯底；多個層，設置在所述襯底上方；開口，設置在所述多個層中；阻擋層，設置在所述開口的表面上；襯墊層，設置在所述阻擋層上，其中，所述阻擋層和所述襯墊具有不同的材料組分；以及非銅金屬材料，設置在所述阻擋層上并且填充所述開口，其中，所述非銅金屬材料基本不含雜質和氣隙。

在上述半導體器件中，所述非銅金屬材料包括鈷。

在上述半導體器件中，所述襯墊層包括銠。

在上述半導體器件中，所述襯墊層包括銅。

在上述半導體器件中，所述開口包括第一節(jié)段和設置在所述第一節(jié)段上方的第二節(jié)段；所述第二節(jié)段比所述第一節(jié)段寬；填充所述第一節(jié)段的所述非銅金屬材料是互連結構中的通孔；以及填充所述第二節(jié)段的所述非銅金屬材料是所述互連結構中的金屬線。

上面論述了若干實施例的部件，使得本領域普通技術人員可以更好地理解本發(fā)明的各個方面。本領域普通技術人員應該理解，可以很容易地使用本發(fā)明作為基礎來設計或更改其他用于達到與這里所介紹實施例相同的目的和/或實現(xiàn)相同優(yōu)點的處理和結構。本領域普通技術人員也應該意識 到，這種等效構造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。