Goi_tddb測試電路結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提供一種GOI_TDDB測試電路結(jié)構(gòu)，包括：第一焊墊、第二焊墊和第三焊墊；多個第四焊墊；多個MOS晶體管；所述MOS晶體管包括柵極、源極、漏極和襯底；多個二極管，位于所述各并聯(lián)支路上；多個保險絲，位于所述各并聯(lián)支路上。在測試結(jié)構(gòu)中設(shè)置多個MOS晶體管和連接每個MOS晶體管的柵極的第四焊墊，并將所述每個MOS晶體管的柵極并聯(lián)在一起連接于第一焊墊，可以在測試的過程中同時對多個MOS晶體管進(jìn)行測試，大大提高了測試的效率；在所述每個并聯(lián)支路上均連接有保險絲，在所述并聯(lián)支路上產(chǎn)生瞬間擊穿電流時，所述保險絲會熔斷，進(jìn)而保護(hù)探針不會被損壞。
【專利說明】00匕了008測試電路結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體測試【技術(shù)領(lǐng)域】，特別是涉及一種￠01^1008測試電路結(jié)構(gòu)。

【背景技術(shù)】
[0002]108 (161:81 0x1(16 561111(3011(111(31:01'，金屬氧化物半導(dǎo)體)器件的柵極結(jié)構(gòu)由襯底上形成的柵氧層以及沉積于柵氧層上的多晶硅層組成，其中襯底材料如硅襯底，柵氧層的材料為二氧化硅。柵氧層的漏電流與柵氧層質(zhì)量關(guān)系極大，漏電增加到一定程度即構(gòu)成擊穿。隨著超大規(guī)模集成電路器件尺寸等比例縮小，芯片面積不斷增大，相應(yīng)地柵氧層的總面積也增大，存在缺陷的概率將增加，同時柵氧層的厚度隨著集成電路器件尺寸的縮小也在不斷的減小，但是加載到柵極的電壓并未隨著集成電路器件尺寸等比例縮小而同比例的減小，這便導(dǎo)致柵氧層中電場強(qiáng)度的增加，所以柵氧層擊穿在103器件的各種失效現(xiàn)象中最為常見。所以柵氧層的完整性和抗擊穿能力將直接影響到103器件的使用壽命。
[0003]半導(dǎo)體的0x1(16 I=1:611:7—了丨腕 06^611(16111: 1)161601:1-1081*64(1冊!1，柵氧完整性-經(jīng)時擊穿)測試是半導(dǎo)體測試中的一項(xiàng)非常重要的測試項(xiàng)目。它可以用來預(yù)測半導(dǎo)體器件的使用壽命。
[0004]柵氧完整性￠01)測試是驗(yàn)證柵氧層質(zhì)量的測試過程。在半導(dǎo)體器件的制造過程中，一般都要形成專門的測試結(jié)構(gòu)用于柵氧層完整性測試，檢測柵氧層中是否存在缺陷，防止柵氧層缺陷造成器件的可靠性下降。類似的，在互連結(jié)構(gòu)形成之后，需要對相鄰互聯(lián)結(jié)構(gòu)之間的介質(zhì)層的完整性測試，防止由于離子擴(kuò)散等缺陷造成介質(zhì)層的擊穿電壓下降，使得器件的可靠性下降。
[0005]經(jīng)時擊穿(1008)測試屬于一種加速測試，它通過實(shí)測擊穿電量、擊穿時間‘等大量數(shù)據(jù)的統(tǒng)計(jì)分布來表征柵氧層的質(zhì)量，并可通過它來預(yù)測柵氧層的壽命。通常是在柵極上加恒定的電壓，經(jīng)過一段時間后，柵氧層就會被擊穿，在柵極上施加恒定電壓開始到柵氧層被擊穿結(jié)束的這段期間所經(jīng)歷的時間就是在該條件下的柵氧層壽命。常用的1008壽命評價方法可分為恒定電壓法、恒定電流法、斜坡電壓法和斜坡電流法。
[0006]現(xiàn)有的(^01^1008測試電路結(jié)構(gòu)如圖1所示，由圖1可知，所示測試電路結(jié)構(gòu)中包括一個103晶體管10和四個焊墊，所述103晶體管10的柵極101與一第一焊墊11相連接，所述103晶體管10的源極102與一第二焊墊12相連接，所述103晶體管10的漏極103與一第三焊墊13相連接，所述103晶體管10的襯底104與一第四焊墊14相連接。測試時，對所述第一焊墊11、所述第二焊墊12、所述第三焊墊13和所述第四焊墊14上分別接入相應(yīng)的測試電壓，如所述第一焊墊11上施加?xùn)艍海龅诙笁|12、所述第三焊墊13和所述第四焊墊14分別接地，即可進(jìn)行⑶[1008的測試。
[0007]但是，現(xiàn)有的⑶[1008測試電路結(jié)構(gòu)中只有一個103晶體管，一次只能對一個103晶體管進(jìn)行測試，完成多個103晶體管測試的周期較長。同時，測試的時候，是通過測試探針在每個焊墊上施加所需的測試電壓的，又由于在測試的過程中，如果柵氧層存在問題，在測試的電路中就會出現(xiàn)比較大的瞬間擊穿電流，所述瞬間擊穿電流容易對所述測試探針造成損壞。
[0008]因此，提供一種改進(jìn)型的⑶[1008測試電路結(jié)構(gòu)非常必要。
實(shí)用新型內(nèi)容
[0009]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種⑶[1008測試電路結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中由于一個測試電路結(jié)構(gòu)中只有一個103晶體管，一次只能對一個103晶體管進(jìn)行測試，完成多個103晶體管測試的周期較長的問題；以及由于測試結(jié)構(gòu)中沒有保護(hù)結(jié)構(gòu)，在測試過程中，如果柵氧層存在問題，測試電路中會出現(xiàn)比較大的瞬間擊穿電流，容易對測試探針造成損壞的問題。
[0010]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種⑶[1008測試電路結(jié)構(gòu)，所述(^01^1008測試電路結(jié)構(gòu)至少包括:第一焊墊、第二焊墊和第三焊墊；多個第四焊墊，位于所述第一焊墊與所述第二焊墊之間；多個103晶體管，位于所述第四焊墊與相鄰焊墊之間；所述103晶體管包括柵極、源極、漏極和襯底，所述103晶體管的柵極分別電連接至相鄰的所述第四焊墊，且各個所述103晶體管的柵極通過并聯(lián)支路并聯(lián)在一起并電連接至所述第一焊墊，所述103晶體管的源極和所述103晶體管的漏極電連接至所述第二焊墊相連接，所述103晶體管的襯底電連接至所述第三焊墊相連接；多個二極管，位于所述各并聯(lián)支路上；所述二極管包括正極和負(fù)極；多個保險絲，位于所述各并聯(lián)支路上。
[0011]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述保險絲的材質(zhì)為金屬或多晶硅。
[0012]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述保險絲呈中間細(xì)兩短粗的長條結(jié)構(gòu)。
[0013]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述保險絲位于所述二極管與所述皿)3晶體管之間。
[0014]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述皿)3晶體管為？108晶體管，所述103晶體管的柵極與所述二極管的正極相連接，所述第一焊墊與所述二極管的負(fù)極相連接。
[0015]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述第一焊墊與一負(fù)壓電源相連接，所述第二焊墊和所述第三焊墊接地。
[0016]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述皿)3晶體管為匪03晶體管，所述顯3晶體管的柵極與所述二極管的負(fù)極相連接，所述第一焊墊與所述二極管的正極相連接。
[0017]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述第一焊墊與一正壓電源相連接，所述第二焊墊和所述第三焊墊接地。
[0018]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述第四焊墊的個數(shù)為22個，所述103晶體管的個數(shù)為22個。
[0019]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述第一焊墊、所述第二焊墊、所述第三焊墊、所述第四焊墊和所述103晶體管位于同一條直線上。
[0020]作為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)的一種優(yōu)選方案，所述第一焊墊、所述第二焊墊、所述第三焊墊和所述第四焊墊均為鋁焊墊或銅焊墊。
[0021]如上所述，本實(shí)用新型的⑶[1008測試電路結(jié)構(gòu)，具有以下有益效果:在⑶I丁008測試電路結(jié)構(gòu)中設(shè)置多個103晶體管和連接每個103晶體管的柵極的第四焊墊，并將所述每個103晶體管的柵極并聯(lián)在一起連接于第一焊墊，可以在測試的過程中同時對多個108晶體管進(jìn)行測試，縮短了整個測試的時間，大大提高了測試的效率；在所述每個并聯(lián)支路上均連接有保險絲，在所述并聯(lián)支路上產(chǎn)生瞬間擊穿電流時，所述保險絲會熔斷，進(jìn)而保護(hù)探針不會被損壞；又由于所述每個103晶體管的柵極并聯(lián)，在一個并聯(lián)支路斷開之后，不會對其他并聯(lián)支路造成影響，仍可以對其他并聯(lián)支路上的103晶體管進(jìn)行測量。

【專利附圖】

【附圖說明】
[0022]圖1顯示為現(xiàn)有技術(shù)中的(^01^1008測試電路結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖。
[0023]圖2顯示為本實(shí)用新型中實(shí)施例一所提供的(^01^1008測試電路結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖。
[0024]圖3顯示為本實(shí)用新型中實(shí)施例二所提供的(^01^1008測試電路結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖。
[0025]圖4顯示為本實(shí)用新型的(^01^1008測試電路結(jié)構(gòu)中的保險絲的俯視結(jié)構(gòu)示意圖。
[0026]元件標(biāo)號說明
[0027]10 108 晶體管
[0028]101 108晶體管的柵極
[0029]102 108晶體管的源極
[0030]103 108晶體管的漏極
[0031]104 103晶體管的襯底
[0032]11 第一焊墊
[0033]12 第二焊墊
[0034]13 第三焊墊
[0035]14 第四焊墊
[0036]20 ？108 晶體管
[0037]201 ？108晶體管的柵極
[0038]202 ？108晶體管的源極
[0039]203 ？108晶體管的漏極
[0040]204 ？108晶體管的襯底
[0041]21 第一焊墊
[0042]22 第二焊墊
[0043]23 第三焊墊
[0044]24 第四焊墊
[0045]25 并聯(lián)支路
[0046]26 二極管
[0047]261 二極管的正極
[0048]262 二極管的負(fù)極
[0049]27 保險絲
[0050]28匪03晶體管
[0051]281匪03晶體管的柵極
[0052]282匪03晶體管的源極
[0053]283匪03晶體管的漏極
[0054]284匪03晶體管的襯底
[0055]29總線路

【具體實(shí)施方式】
[0056]以下由特定的具體實(shí)施例說明本實(shí)用新型的實(shí)施方式，熟悉此技術(shù)的人士可由本說明書所揭露的內(nèi)容輕易地了解本實(shí)用新型的其他優(yōu)點(diǎn)及功效。
[0057]請參閱圖2至圖4。須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供熟悉此技術(shù)的人士了解與閱讀，并非用以限定本實(shí)用新型可實(shí)施的限定條件，故不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本實(shí)用新型所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本實(shí)用新型所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“下”、“左”、“右”、“中部”及“一”等的用語，亦僅為便于敘述的明了，而非用以限定本實(shí)用新型可實(shí)施的范圍，其相對關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)亦視為本實(shí)用新型可實(shí)施的范疇。
[0058]實(shí)施例一
[0059]請參閱圖2，本實(shí)用新型提供一種⑶[1008測試電路結(jié)構(gòu)，所述⑶[1008測試電路結(jié)構(gòu)至少包括:第一焊墊21、第二焊墊22和第三焊墊23 ；多個第四焊墊24，所述第四焊墊24位于所述第一焊墊21與所述第二焊墊22之間；多個？103晶體管20，所述？103晶體管20位于所述第四焊墊24與相鄰焊墊之間；所述？103晶體管20包括柵極、源極、漏極和襯底，所述？103晶體管20的柵極201分別電連接至相鄰的所述第四焊墊24，且各個所述？108晶體管20的柵極201通過并聯(lián)支路25并聯(lián)在一起，并通過一總線路29電連接至所述第一焊墊21，所述？103晶體管20的源極202和所述？103晶體管20的漏極203電連接至所述第二焊墊22相連接，所述晶體管20的襯底204電連接至所述第三焊墊23相連接；多個二極管26，所述二極管26位于所述各并聯(lián)支路25上；所述二極管26包括正極和負(fù)極；多個保險絲27，所述保險絲27位于所述各并聯(lián)支路25上。
[0060]具體的，所述保險絲27的材質(zhì)可以為金屬或多晶硅。
[0061]具體的，請參閱圖4，所述保險絲27可以呈中間細(xì)兩短粗的長條結(jié)構(gòu)，以便于有較大電流通過所述保險絲27時，所述保險絲27容易從中間斷開。
[0062]具體的，所述保險絲27和所述二極管26 二者在所述并聯(lián)支路25上的位置可以不做限定，優(yōu)選地，本實(shí)施例中，所述保險絲27位于所述二極管26與所述？103晶體管20之間。
[0063]具體的，所述二極管26的正極261與所述？103晶體管20的柵極201相連接，所述二極管26的負(fù)極262與所述第一焊墊21相連接。
[0064]具體的，所述第四焊墊24的個數(shù)為22個，所述？103晶體管20的個數(shù)為22個。
[0065]具體的，所述第一焊墊21、所述第二焊墊22、所述第三焊墊23、所述第四焊墊24和所述？103晶體管20位于同一條直線上。
[0066]具體的，所述第一焊墊21、所述第二焊墊22、所述第三焊墊23和所述第四焊墊24均為金屬焊墊，優(yōu)選地，本實(shí)施例中，所述第一焊墊21、所述第二焊墊22、所述第三焊墊23和所述第四焊墊24均為鋁焊墊或銅焊墊。
[0067]具體的，所述第一焊墊21與一負(fù)壓電源相連接，所述第二焊墊22和所述第三焊墊23均接地。
[0068]利用本實(shí)用新型的測試結(jié)構(gòu)進(jìn)行測試監(jiān)控時，大致包括如下步驟:
[0069]1)將所述第一焊墊21接一 8廿688負(fù)電壓，所述8廿688負(fù)電壓大于正常操作電壓，小于擊穿電壓；將所述第二焊墊22和所述第三焊墊23接地；
[0070]2)經(jīng)過一段時間，譬如0.018，將所述第一焊墊21上的8廿688負(fù)電壓斷掉，將所述第四焊墊24上接正常操作電壓；
[0071]若測得某一路徑上的柵極電流與參考電流相比超過2個數(shù)量級，則說明該路徑上對應(yīng)的柵極發(fā)生了等離子誘導(dǎo)損傷，引起柵氧層擊穿；否則，重復(fù)上述步驟1)至步驟2),直至測得某一路徑上的柵極電流與參考電流相比超過2個數(shù)量級為止。第一次將所述第一焊墊21接一 8廿688負(fù)電壓至量測到某一路徑上的柵極電流與參考電流相比超過2個數(shù)量級之間所用的時間即為該路徑上的晶體管柵氧層的壽命。
[0072]實(shí)施例二
[0073]請參閱圖3，本實(shí)用新型提供一種⑶[1008測試電路結(jié)構(gòu)，所述⑶[1008測試電路結(jié)構(gòu)至少包括:第一焊墊21、第二焊墊22和第三焊墊23 ；多個第四焊墊24，所述第四焊墊24位于所述第一焊墊21與所述第二焊墊22之間；多個匪03晶體管28，所述匪03晶體管28位于所述第四焊墊24與相鄰焊墊之間；所述匪03晶體管28包括柵極、源極、漏極和襯底，所述匪03晶體管28的柵極281分別電連接至相鄰的所述第四焊墊24，且各個所述匪03晶體管28的柵極281通過并聯(lián)支路25并聯(lián)在一起，并通過一總線路29電連接至所述第一焊墊21，所述匪03晶體管28的源極282和所述^103晶體管28的漏極283電連接至所述第二焊墊22相連接，所述匪03晶體管28的襯底284電連接至所述第三焊墊23相連接；多個二極管26，所述二極管26位于所述各并聯(lián)支路25上；所述二極管26包括正極和負(fù)極；多個保險絲27，所述保險絲27位于所述各并聯(lián)支路25上。
[0074]具體的，所述保險絲27的材質(zhì)可以為金屬或多晶硅。
[0075]具體的，請參閱圖4，所述保險絲27可以呈中間細(xì)兩短粗的長條結(jié)構(gòu)，以便于有較大電流通過所述保險絲27時，所述保險絲27容易從中間斷開。
[0076]具體的，所述保險絲27和所述二極管26 二者在所述并聯(lián)支路25上的位置可以不做限定，優(yōu)選地，本實(shí)施例中，所述保險絲27位于所述二極管26與所述匪03晶體管28之間。
[0077]具體的，所述二極管26的負(fù)極262與所述匪03晶體管28的柵極281相連接，所述二極管26的負(fù)極261與所述第一焊墊21相連接。
[0078]具體的，所述第四焊墊24的個數(shù)為22個，所述匪03晶體管28的個數(shù)為22個。
[0079]具體的，所述第一焊墊21、所述第二焊墊22、所述第三焊墊23、所述第四焊墊24和所述匪03晶體管28位于同一條直線上。
[0080]具體的，所述第一焊墊21、所述第二焊墊22、所述第三焊墊23和所述第四焊墊24均為金屬焊墊，優(yōu)選地，本實(shí)施例中，所述第一焊墊21、所述第二焊墊22、所述第三焊墊23和所述第四焊墊24均為鋁焊墊或銅焊墊。
[0081]具體的，所述第一焊墊21與一正壓電源相連接，所述第二焊墊22和所述第三焊墊23均接地。
[0082]利用本實(shí)用新型的測試結(jié)構(gòu)進(jìn)行測試監(jiān)控時，大致包括如下步驟:
[0083]1)將所述第一焊墊21接一 8廿688正電壓，所述8廿688正電壓大于正常操作電壓，小于擊穿電壓；將所述第二焊墊22和所述第三焊墊23接地；
[0084]2)經(jīng)過一段時間，譬如0.018，將所述第一焊墊21上的8廿688正電壓斷掉，將所述第四焊墊24上接正常操作電壓；
[0085]若測得某一路徑上的柵極電流與參考電流相比超過2個數(shù)量級，則說明該路徑上對應(yīng)的柵極發(fā)生了等離子誘導(dǎo)損傷，引起柵氧層擊穿；否則，重復(fù)上述步驟1)至步驟2)，直至測得某一路徑上的柵極電流與參考電流相比超過2個數(shù)量級為止。第一次將所述第一焊墊21接一 8廿688正電壓至量測到某一路徑上的柵極電流與參考電流相比超過2個數(shù)量級之間所用的時間即為該路徑上的晶體管柵氧層的壽命。
[0086]綜上所述，本實(shí)用新型提供一種(^01^1008測試電路結(jié)構(gòu)，在(^01^1008測試電路結(jié)構(gòu)中設(shè)置多個103晶體管和連接每個103晶體管的柵極的第四焊墊，并將所述每個103晶體管的柵極并聯(lián)在一起連接于第一焊墊，可以在測試的過程中同時對多個103晶體管進(jìn)行測試，縮短了整個測試的時間，大大提高了測試的效率；在所述每個并聯(lián)支路上均連接有保險絲，在所述并聯(lián)支路上產(chǎn)生瞬間擊穿電流時，所述保險絲會熔斷，進(jìn)而保護(hù)探針不會被損壞；又由于所述每個103晶體管的柵極并聯(lián)，在一個并聯(lián)支路斷開之后，不會對其他并聯(lián)支路造成影響，仍可以對其他并聯(lián)支路上的103晶體管進(jìn)行測量。
[0087]上述實(shí)施例僅例示性說明本實(shí)用新型的原理及其功效，而非用于限制本實(shí)用新型。任何熟悉此技術(shù)的人士皆可在不違背本實(shí)用新型的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本實(shí)用新型所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本實(shí)用新型的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種GOI_TDDB測試電路結(jié)構(gòu)，其特征在于，所述GOI_TDDB測試電路結(jié)構(gòu)至少包括: 第一焊墊、第二焊墊和第三焊墊； 多個第四焊墊，位于所述第一焊墊與所述第二焊墊之間； 多個MOS晶體管，位于所述第四焊墊與相鄰焊墊之間；所述MOS晶體管包括柵極、源極、漏極和襯底，所述MOS晶體管的柵極分別電連接至相鄰的所述第四焊墊，且各個所述MOS晶體管的柵極通過并聯(lián)支路并聯(lián)在一起并電連接至所述第一焊墊，所述MOS晶體管的源極和所述MOS晶體管的漏極電連接至所述第二焊墊相連接，所述MOS晶體管的襯底電連接至所述第三焊墊相連接； 多個二極管，位于所述各并聯(lián)支路上；所述二極管包括正極和負(fù)極； 多個保險絲，位于所述各并聯(lián)支路上。
2.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述保險絲的材質(zhì)為金屬或多晶硅。
3.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述保險絲呈中間細(xì)兩短粗的長條結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述保險絲位于所述二極管與所述MOS晶體管之間。
5.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述MOS晶體管為PMOS晶體管，所述MOS晶體管的柵極與所述二極管的正極相連接，所述第一焊墊與所述二極管的負(fù)極相連接。
6.根據(jù)權(quán)利要求5所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述第一焊墊與一負(fù)壓電源相連接，所述第二焊墊和所述第三焊墊接地。
7.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述MOS晶體管為NMOS晶體管，所述MOS晶體管的柵極與所述二極管的負(fù)極相連接，所述第一焊墊與所述二極管的正極相連接。
8.根據(jù)權(quán)利要求7所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述第一焊墊與一正壓電源相連接，所述第二焊墊和所述第三焊墊接地。
9.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述第四焊墊的個數(shù)為22個,所述MOS晶體管的個數(shù)為22個。
10.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述第一焊墊、所述第二焊墊、所述第三焊墊、所述第四焊墊和所述MOS晶體管位于同一條直線上。
11.根據(jù)權(quán)利要求1所述的G0I_TDDB測試電路結(jié)構(gòu)，其特征在于:所述第一焊墊、所述第二焊墊、所述第三焊墊和所述第四焊墊均為鋁焊墊或銅焊墊。
【文檔編號】H01L23/62GK204144249SQ201420635543
【公開日】2015年2月4日 申請日期:2014年10月29日 優(yōu)先權(quán)日:2014年10月29日
【發(fā)明者】朱月芹, 宋永梁 申請人:中芯國際集成電路制造(北京)有限公司