壓敏排的制作方法
【專利摘要】本實用新型提供了一種壓敏排，包括層疊的第一基板、第二基板、第三基板及第四基板；所述第二基板上設有壓敏組，所述壓敏組包括并排設置的多個壓敏電阻，于第二基板兩邊對應每個壓敏電阻設置有與其電連接的端子；所述第三基板上設有容抗組，所述容抗組包括與壓敏組中壓敏電阻一一對應的容抗器件，于第三基板兩邊設有接地端子，所述接地端子與容抗組中每個容抗器件電連接。提供了一種可多個壓敏電阻一體封裝的壓敏排，且通過層疊形成扁平結構，產(chǎn)品小巧適于大數(shù)據(jù)線路的高密度小體積應用需求。
【專利說明】壓敏排

【技術領域】
[0001 ] 本實用新型涉及一種電子元器件，尤其是指一種壓敏排。

【背景技術】
[0002]隨著時下電路的集成度越來越高，電路中時常碰到需要對大數(shù)據(jù)線路(通常由多路構成)進行雜波抑制的應用需求。而壓敏電阻在雜波抑制是常見器件，但現(xiàn)有的壓敏電阻器件均為單顆粒封裝，限于單體規(guī)格因此單個壓敏電阻無法應用于此類高密度電路中。
實用新型內容
[0003]本實用新型所要解決的技術問題是:提供一種適用于大數(shù)據(jù)線路的高密度、小體積的壓敏排。
[0004]為了解決上述技術問題，本實用新型采用的技術方案為:一種壓敏排，包括層疊的第一基板、第二基板、第三基板及第四基板；所述第二基板上設有壓敏組，所述壓敏組包括并排設置的多個壓敏電阻，于第二基板兩邊對應每個壓敏電阻設置有與其電連接的端子；所述第三基板上設有容抗組，所述容抗組包括與壓敏組中壓敏電阻一一對應的容抗器件，于第三基板兩邊設有接地端子，所述接地端子與容抗組中每個容抗器件電連接；
[0005]上述結構中，所述第二基板表面通過銀線布線形成所述壓敏組；所述第三基板表面通過銀線布線形成所述容抗組；
[0006]上述結構中，所述第三基板的容抗組中每個容抗器件對應覆蓋所述第二基板的壓敏組的壓敏電阻；
[0007]上述結構中，所述第二基板的端子與第三基板的接地端子設置于不同側上；
[0008]上述結構中，所述第一基板、第二基板、第三基板及第四基板均呈長方形，其長2.05±0.1Omm,寬1.25±0.1Omm ;層疊的第一基板、第二基板、第三基板及第四基板總高度0.85±0.1Omm ;
[0009]上述結構中，所述第二基板的壓敏組中壓敏電阻間隔0.5±0.1mm ;
[0010]上述結構中，所述端子于高度方向覆蓋層疊的第一基板、第二基板、第三基板及第四基板，其寬0.25±0.1mm ；
[0011]上述結構中，所述接地端子于高度方向覆蓋層疊的第一基板、第二基板、第三基板及第四基板，其寬0.3±0.10mm。
[0012]本實用新型的有益效果在于:提供了一種可多個壓敏電阻一體封裝的壓敏排，且通過層疊形成扁平結構，產(chǎn)品小巧適于大數(shù)據(jù)線路的高密度小體積應用需求。

【專利附圖】

【附圖說明】
[0013]下面結合附圖詳述本實用新型的具體結構
[0014]圖1為本實用新型的結構爆炸圖；
[0015]圖2為本實用新型的結構側視圖。
[0016]1-第一基板；2-第二基板；3_第三基板；4_第四基板；5_壓敏組；6_容抗組；21-端子；31_接地端子；51_壓敏電阻；61_容抗器件。

【具體實施方式】
[0017]為詳細說明本實用新型的技術內容、構造特征、所實現(xiàn)目的及效果，以下結合實施方式并配合附圖詳予說明。
[0018]請參閱圖1以及圖2，一種壓敏排，包括層疊的第一基板1、第二基板2、第三基板3及第四基板4。其中，于第二基板2上設有壓敏組5，所述壓敏組5包括并排設置的多個壓敏電阻51，于第二基板2兩邊對應每個壓敏電阻51設置有與其電連接的端子21。而在第三基板3上則設有容抗組6，所述容抗組6包括與壓敏組5中壓敏電阻51——對應的容抗器件61，于第三基板3兩邊設有接地端子31，所述接地端子31與容抗組6中每個容抗器件61電連接。
[0019]從上述描述可知，本實用新型的有益效果在于:提供了一種可多個壓敏電阻一體封裝的壓敏排，且通過層疊形成扁平結構，產(chǎn)品小巧適于大數(shù)據(jù)線路的高密度小體積應用需求。
[0020]實施例1:
[0021]上述結構中，所述第二基板2表面通過銀線布線形成所述壓敏組5。所述第三基板3表面通過銀線布線形成所述容抗組6。
[0022]此處，第一基板I和第四基板4根據(jù)慣常設計應當采用氧化鋅材料制成。而壓敏組5和容抗組6整體均是由銀漿直接在基板上走線(也叫布線)形成的，該結構的最大好處是可以在厚度上最大限度輕薄化。
[0023]實施例2:
[0024]上述結構中，所述第三基板3的容抗組6中每個容抗器件61對應覆蓋所述第二基板2的壓敏組5的壓敏電阻51。由此確保壓敏排正常工作的最佳效果。
[0025]實施例3:
[0026]上述結構中，所述第二基板2的端子21與第三基板3的接地端子31設置于不同側上。不同側的設置端子21與接地端子31不僅可充分利用產(chǎn)品整體的空間，且可使得每個端子21/接地端子31可設計的盡量大，以便于小型化后應用的焊接方便。
[0027]實施例4:
[0028]上述結構中，所述第一基板1、第二基板2、第三基板3及第四基板4均呈長方形，其長B = 2.05±0.1mm,寬A = 1.25±0.1mm ;層疊的第一基板1、第二基板2、第三基板3及第四基板4總高度C = 0.85±0.10mm。
[0029]長方體的壓敏排外形便于電路中規(guī)整設置。而上述尺寸則是結合大量實驗能得出能確保應用效果的最小優(yōu)選尺寸。
[0030]實施例5:
[0031]為了確保磁珠組3中每個磁珠32的正常工作，其需要有一定隔離，通過反復實驗測得到第二基板的壓敏組中壓敏電阻間隔E = 0.5±0.1mm為最佳。
[0032]實施例6:
[0033]上述結構中，所述端子21于高度方向覆蓋層疊的第一基板1、第二基板2、第三基板3及第四基板4，其寬D = 0.25±0.10mm。將端子21設計成如此形狀可最大限度利用整體產(chǎn)品的體積，方便小型化時產(chǎn)品于電路中的焊接配置。
[0034]實施例7:
[0035]上述結構中，所述接地端子于高度方向覆蓋層疊的第一基板、第二基板、第三基板及第四基板，其寬F = 0.3±0.10mm。同理，將接地端子31設計成如此形狀可最大限度利用整體產(chǎn)品的體積，方便小型化時產(chǎn)品于電路中的焊接配置。
[0036]以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的【技術領域】，均同理包括在本實用新型的專利保護范圍內。
【權利要求】
1.一種壓敏排，其特征在于:包括層疊的第一基板、第二基板、第三基板及第四基板；所述第二基板上設有壓敏組，所述壓敏組包括并排設置的多個壓敏電阻，于第二基板兩邊對應每個壓敏電阻設置有與其電連接的端子；所述第三基板上設有容抗組，所述容抗組包括與壓敏組中壓敏電阻一一對應的容抗器件，于第三基板兩邊設有接地端子，所述接地端子與容抗組中每個容抗器件電連接。
2.如權利要求1所述的壓敏排，其特征在于:所述第二基板表面通過銀線布線形成所述壓敏組；所述第三基板表面通過銀線布線形成所述容抗組。
3.如權利要求1所述的壓敏排，其特征在于:所述第三基板的容抗組中每個容抗器件對應覆蓋所述第二基板的壓敏組的壓敏電阻。
4.如權利要求1所述的壓敏排，其特征在于:所述第二基板的端子與第三基板的接地端子設置于不同側上。
5.如權利要求1所述的壓敏排，其特征在于:所述第一基板、第二基板、第三基板及第四基板均呈長方形，其長2.05 ±0.1Omm,寬1.25±0.1mm ;層疊的第一基板、第二基板、第三基板及第四基板總高度0.85 ± 0.10mm。
6.如權利要求1所述的壓敏排，其特征在于:所述第二基板的壓敏組中壓敏電阻間隔0.5±0.1mm。
7.如權利要求1所述的壓敏排，其特征在于:所述端子于高度方向覆蓋層疊的第一基板、第二基板、第三基板及第四基板，其寬0.25±0.10mm。
8.如權利要求1所述的壓敏排，其特征在于:所述接地端子于高度方向覆蓋層疊的第一基板、第二基板、第三基板及第四基板，其寬0.3±0.10mm。
【文檔編號】H01C7/12GK204178840SQ201420596249
【公開日】2015年2月25日 申請日期:2014年10月15日 優(yōu)先權日:2014年10月15日
【發(fā)明者】張海道, 鐘裕祥 申請人:深圳市瑞勁電子有限公司