一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型涉及一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，包括電極場(chǎng)板，P阱，P+區(qū)域，絕緣介質(zhì)材料，N型體硅，N型MOSFET，P型M0SFET,背部電極，場(chǎng)板金屬電極，P+引出電極，連接場(chǎng)板溝槽。根據(jù)本實(shí)用新型的帶有氣隙及溝槽場(chǎng)板的輻射探測(cè)器像素結(jié)構(gòu)，在頂層硅MOSFET與中間電極場(chǎng)板間存在氣隙隔離結(jié)構(gòu)，該結(jié)構(gòu)可以有效阻止底部電勢(shì)向頂層硅MOSFET體區(qū)擴(kuò)展，屏蔽輻射電離后在絕緣介質(zhì)中產(chǎn)生TID效應(yīng)；電路中MOSFET被與場(chǎng)板電極連接的溝槽硅包圍，該結(jié)構(gòu)可以進(jìn)一步降低電路與傳感器間寄生電容，有效屏蔽兩部分信號(hào)間串?dāng)_。
【專利說(shuō)明】一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)。

【背景技術(shù)】
[0002]輻射探測(cè)器是通過(guò)收集帶電粒子與輻射粒子入射路徑周圍的硅原子發(fā)生電離反應(yīng)產(chǎn)生的非平衡載流子來(lái)檢測(cè)帶電粒子的。衡量其性能的關(guān)鍵參數(shù)包括分辨率、信噪比、讀出速度以及輻射加固能力等。為進(jìn)一步提高輻射探測(cè)器的信噪比和輻射加固能力，以及提高電荷收集效率和收集時(shí)間，需要對(duì)像素傳感器及傳輸管等結(jié)構(gòu)進(jìn)行研究，對(duì)電荷收集機(jī)制和性能影響給出改進(jìn)方案。
[0003]絕緣體上娃(Silicon On Insulator, SOI)像素探測(cè)器是將像素傳感器同亞微米互補(bǔ)半導(dǎo)體場(chǎng)效應(yīng)晶體管電路集成在單一芯片上。它的特點(diǎn)是尺寸小，分辨率高和質(zhì)量低。且相對(duì)傳統(tǒng)體硅像素探測(cè)器，不用(Bonding on) “綁定”鍵合封裝技術(shù)，在制作工藝復(fù)雜度及成本上都有較大改善。但SOI像素探測(cè)器在實(shí)際工作中卻存在一些列問(wèn)題，比如背柵效應(yīng)，輻射總劑量效應(yīng)在埋氧中產(chǎn)生空穴陷阱，以及電路與傳感器間的串?dāng)_等。
[0004]文章“F.F.Khalid, G.W.Deptuch, A.Shenai, et al.Monolithic Active PixelMatrix with Binary Counters (MAMBO) ASIC.Nuclear Science Symposium ConferenceRecord(NSS/MIC), 2010IEEE.2010, 1544-1550.” 中提出嵌套阱結(jié)構(gòu)(Nested wellstructure NWS)，該結(jié)構(gòu)可以隔離電路與傳感器間的串?dāng)_，但是該結(jié)構(gòu)為避免背柵效應(yīng)，P講結(jié)構(gòu)必須完全包含電路部分，不能獨(dú)立優(yōu)化。文章“T.Miyoshi, Recent progressin development of SOI pixel detectors.Nuclear Science Symposium ConferenceRecord (NSS/MIC), 2010IEEE.2010, 1885-1888.”提出雙絕緣體上硅(DSOI)像素結(jié)構(gòu)，該結(jié)構(gòu)在埋氧結(jié)構(gòu)中包含水平場(chǎng)板，且該場(chǎng)板電位可調(diào)，該結(jié)構(gòu)也可以很好的隔離電路與傳感器間的串?dāng)_，但是卻因?yàn)槁裱踅Y(jié)構(gòu)而在輻射條件下，引入大量空穴陷阱，從而產(chǎn)生總電離劑量(Total 1nizing Dose-TID)效應(yīng)。公開(kāi)專利“申請(qǐng)?zhí)?CN200980133383，成洛昀，具有氣隙的淺溝槽隔離結(jié)構(gòu)、采用該淺溝槽隔離結(jié)構(gòu)的互補(bǔ)金屬氧化物半導(dǎo)體圖像傳感器及其制造方”給出了氣隙淺溝槽隔離結(jié)構(gòu)，但是該結(jié)構(gòu)主要為像素與像素之間隔離結(jié)構(gòu)，且存在的氣隙可避免氧化物介質(zhì)產(chǎn)生的暗電流影響主像素信號(hào)，同本專利中要解決的問(wèn)題不相關(guān)。因而，當(dāng)前亟需解決SOI輻射探測(cè)器像素中電路與傳感器間串?dāng)_和輻射TID效應(yīng)。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的在于提供一種進(jìn)一步降低電路與傳感器間串?dāng)_，并屏蔽輻射TID效應(yīng)的一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的:
[0006]輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，包括電極場(chǎng)板，P阱，P+區(qū)域，絕緣介質(zhì)材料，N型體硅，N型MOSFET，P型MOSFET，背部電極，場(chǎng)板金屬電極，P+引出電極，連接場(chǎng)板溝槽；在電極場(chǎng)板的上方，兩對(duì)相互配合的N型MOSFET和P型MOSFET安裝在P+引出電極的兩側(cè)，每對(duì)N型MOSFET和P型MOSFET的兩側(cè)安裝有和電極場(chǎng)板連接的場(chǎng)板金屬電極；電極場(chǎng)板、N型MOSFET、P型MOSFET、P+引出電極、場(chǎng)板金屬電極共同封裝在絕緣介質(zhì)材料中；絕緣介質(zhì)材料下方正中為與P+引出電極相連的P+區(qū)域，P+區(qū)域兩側(cè)為P阱，P+區(qū)域和P阱由N型體硅封裝在一起；在電極場(chǎng)板與MOSFET之間有氣隙，氣隙不與MOSFET的溝道接觸，氣隙沿MOSFET源電極與漏電極連線的橫向方向的寬度不超過(guò)源電極與漏電極的最遠(yuǎn)邊界間距；氣隙沿MOSFET源電極與漏電極連線的垂線方向大于MOSFET的寬度；氣隙的水平接觸材料為絕緣介質(zhì)材料。
[0007]絕緣介質(zhì)材料為氮化硅或氧化硅。
[0008]氣隙的水平形狀為橢圓形、矩形或圓形。
[0009]本實(shí)用新型的有益效果在于:
[0010]根據(jù)本實(shí)用新型的帶有氣隙及溝槽場(chǎng)板的輻射探測(cè)器像素結(jié)構(gòu)，在頂層硅MOSFET與中間電極場(chǎng)板間存在氣隙隔離結(jié)構(gòu)，該結(jié)構(gòu)可以有效阻止底部電勢(shì)向頂層硅MOSFET體區(qū)擴(kuò)展，屏蔽輻射電離后在絕緣介質(zhì)中產(chǎn)生TID效應(yīng)；電路中MOSFET被與場(chǎng)板電極連接的溝槽硅包圍，該結(jié)構(gòu)可以進(jìn)一步降低電路與傳感器間寄生電容，有效屏蔽兩部分信號(hào)間串?dāng)_。

【專利附圖】

【附圖說(shuō)明】
[0011]圖1為已經(jīng)提出的嵌套阱像素結(jié)構(gòu)；
[0012]圖2為已經(jīng)提出的雙絕緣體上硅像素結(jié)構(gòu)；
[0013]圖3為本實(shí)用新型提出的像素結(jié)構(gòu)；
[0014]圖4是示出根據(jù)本實(shí)用新型實(shí)施例的像素結(jié)構(gòu)的具體步驟的示意圖；
[0015]圖5是示出根據(jù)本實(shí)用新型實(shí)施例的像素結(jié)構(gòu)的具體步驟的示意圖；
[0016]圖6是示出根據(jù)本實(shí)用新型實(shí)施例的像素結(jié)構(gòu)的具體步驟的示意圖；
[0017]圖7是示出根據(jù)本實(shí)用新型實(shí)施例的像素結(jié)構(gòu)的具體步驟的示意圖；
[0018]圖8是示出根據(jù)本實(shí)用新型實(shí)施例的像素結(jié)構(gòu)的具體步驟的示意圖；
[0019]圖9是示出根據(jù)本實(shí)用新型實(shí)施例的像素結(jié)構(gòu)的具體步驟的示意圖；
[0020]圖10為本實(shí)用新型的一種溝槽在像素中布局的俯視示意圖。
[0021]圖11為本實(shí)用新型的一種溝槽在像素中布局的俯視示意圖。
[0022]圖12為本實(shí)用新型的一種溝槽在像素中布局的俯視示意圖。
[0023]圖13為本實(shí)用新型的一種溝槽在像素中布局的俯視示意圖。
[0024]圖14為本實(shí)用新型同嵌套阱像素結(jié)構(gòu)、雙絕緣體上硅像素結(jié)構(gòu)中N型MOSFET在輻射總劑量效應(yīng)下的閾值電壓偏量對(duì)比圖；
[0025]圖15為本實(shí)用新型同嵌套阱像素結(jié)構(gòu)、雙絕緣體上硅像素結(jié)構(gòu)中P型MOSFET在輻射總劑量效應(yīng)下的閾值電壓偏量對(duì)比圖；
[0026]圖16為本實(shí)用新型同嵌套阱像素結(jié)構(gòu)、雙絕緣體上硅像素結(jié)構(gòu)中電路同傳感器電極間寄生電容對(duì)比圖。

【具體實(shí)施方式】
[0027]下面結(jié)合后附圖對(duì)本實(shí)用新型做進(jìn)一步描述。
[0028]輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，包括氣隙，形成在電極場(chǎng)板之上，形成在電路金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的下方。氣隙的水平接觸材料為氧化硅介質(zhì)材料。氣隙結(jié)構(gòu)在俯視角度時(shí)，圖形可為矩形，圓形，橢圓形等被氧化物介質(zhì)包圍的氣隙結(jié)構(gòu)；形成氣隙結(jié)構(gòu)的步驟可以包括:采用絕緣體上硅外延片，生成一定厚度絕緣介質(zhì)層，采用蝕刻方式，將絕緣介質(zhì)蝕刻為非均勻結(jié)構(gòu)；然后同另一頂層硅連續(xù)分布或非連續(xù)分布的絕緣體上硅外延片對(duì)接低溫鍵合；在準(zhǔn)備另一絕緣體上硅外延片時(shí)，頂層硅若為連續(xù)分布，則后續(xù)需要采用PN結(jié)或者淺溝槽等技術(shù)對(duì)生成的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管進(jìn)行隔離；經(jīng)過(guò)兩部分絕緣體上硅外延片鍵合后，氣隙結(jié)構(gòu)處于兩部分絕緣體上硅的頂層硅之間，且兩部分頂層硅靠絕緣介質(zhì)材料支撐。鍵合處理后，去除支撐硅及絕緣介質(zhì)材料，在制備金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的硅層周邊，蝕刻一圈淺溝槽結(jié)構(gòu)，并外延重?fù)诫s硅材料填充，從而引出電極場(chǎng)板溝槽，令溝槽場(chǎng)板包圍電路的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。位于電路金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管溝道下方的氣隙結(jié)構(gòu)，可以有效阻止底部電位產(chǎn)生電勢(shì)的擴(kuò)展而導(dǎo)致的背柵效應(yīng)，還可以避免輻射電離總劑量效應(yīng)在絕緣介質(zhì)中產(chǎn)生大量空穴電荷，從而影響N型或者P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的閾值電壓改變；溝槽場(chǎng)板結(jié)構(gòu)可以有效保護(hù)電路金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，進(jìn)一步降低電路同傳感器間寄生電容，衰減電極間串?dāng)_，提高輻射探測(cè)器探測(cè)輻射加固能力及探測(cè)能力。因此，實(shí)際上，根據(jù)本實(shí)用新型的氣隙隔離結(jié)構(gòu)可以應(yīng)用于商業(yè)、軍用、航天等領(lǐng)域。
[0029]本實(shí)用新型的目標(biāo)是提供具有這樣的氣隙隔離及溝槽場(chǎng)板結(jié)構(gòu)的SOI輻射探測(cè)器像素結(jié)構(gòu)及其制造方法。特別涉及像素頂層硅電路中半導(dǎo)體場(chǎng)效應(yīng)晶體管溝道部分下方為空隙，不存在氧化硅等介質(zhì)材料；且半導(dǎo)體場(chǎng)效應(yīng)晶體管周圍被硅溝槽包圍，由電極引出，作為電位控制場(chǎng)板。主要應(yīng)用在粒子探測(cè)器、輻射探測(cè)器中。
[0030]一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，包括:氣隙，形成在電極場(chǎng)板之上，形成在電路金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的下方。氣隙的水平接觸材料為氧化硅介質(zhì)材料。氣隙結(jié)構(gòu)，氣隙的水平接觸材料可以為氮化硅，或者多層介質(zhì)等絕緣物介質(zhì)材料。隙結(jié)構(gòu)在金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管下方，但不與金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的溝道部分接觸。氣隙結(jié)構(gòu)在金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管下方，但橫向?qū)挾炔怀^(guò)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源電極與漏電極的最遠(yuǎn)邊界間距。氣隙結(jié)構(gòu)在平面的第三維方向要超過(guò)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的寬度，即保證金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的溝道部分不與氧化物介質(zhì)材料接觸。氣隙結(jié)構(gòu)在俯視角度時(shí)，圖形可為矩形，圓形，橢圓形等被氧化物介質(zhì)包圍的氣隙結(jié)構(gòu)。氣隙結(jié)構(gòu)高度可根據(jù)工藝條件進(jìn)行調(diào)解。氣隙結(jié)構(gòu)可以通過(guò)絕緣體上硅鍵合工藝而形成。
[0031]形成氣隙結(jié)構(gòu)的步驟可以包括:采用絕緣體上硅外延片，生成一定厚度絕緣介質(zhì)層，采用蝕刻方式，將絕緣介質(zhì)蝕刻為非均勻結(jié)構(gòu)；然后同另一頂層硅連續(xù)分布或非連續(xù)分布的絕緣體上硅外延片對(duì)接低溫鍵合。在生長(zhǎng)絕緣介質(zhì)層時(shí)，該材料可以為氧化硅，或者氧化硅個(gè)氮化硅的層疊介質(zhì)材料，或其他絕緣介質(zhì)材料。在形成蝕刻掩膜的過(guò)程中，蝕刻可以使得部分絕緣介質(zhì)被完全刻蝕掉，漏出頂層硅；其他部分絕緣介質(zhì)保留。蝕刻可以使得部分絕緣介質(zhì)未被完全刻蝕掉，沒(méi)有漏出頂層硅；其他部分絕緣介質(zhì)保留。在形成蝕刻掩膜的過(guò)程中，蝕刻使得部分絕緣介質(zhì)完全或未完全刻蝕，其橫向蝕刻尺寸要大于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的溝道長(zhǎng)度；保證金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管溝道不接觸絕緣介質(zhì)。在準(zhǔn)備另一絕緣體上硅外延片時(shí)，頂層硅若為連續(xù)分布，則后續(xù)需要采用PN結(jié)或者淺溝槽等技術(shù)對(duì)生成的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管進(jìn)行隔離。蝕刻可以使得部分絕緣介質(zhì)未被完全刻蝕掉，沒(méi)有漏出頂層硅；其他部分絕緣介質(zhì)保留。在準(zhǔn)備另一絕緣體上硅外延片時(shí)，頂層硅可與絕緣介質(zhì)材料上表面為相同高度。在準(zhǔn)備另一絕緣體上硅外延片時(shí)，頂層娃可與絕緣介質(zhì)材料上表面為非相同高度。在準(zhǔn)備另一絕緣體上娃外延片時(shí)，頂層娃若為非連續(xù)分布，則每部分為獨(dú)立或者電路中需要相連的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。頂層硅若為連續(xù)分布，則每部分為獨(dú)立或者電路中需要相連的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。頂層硅連續(xù)或非連續(xù)分布，其硅材料的橫向尺寸要大于氣隙蝕刻留下的橫向尺寸；保證絕緣介質(zhì)材料能夠物理支撐金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件。經(jīng)過(guò)兩部分絕緣體上硅外延片鍵合后，氣隙結(jié)構(gòu)處于兩部分絕緣體上硅的頂層硅之間，且兩部分頂層硅靠絕緣介質(zhì)材料支撐。鍵合處理后，去除支撐硅及絕緣介質(zhì)材料，在制備金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的硅層周邊，蝕刻一圈淺溝槽結(jié)構(gòu)，并外延重?fù)诫s硅材料填充，從而引出電極場(chǎng)板溝槽，令溝槽場(chǎng)板包圍電路的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。在外延重?fù)诫s硅材料填充時(shí)，保證填充硅的摻雜類型同電極場(chǎng)板的摻雜類型相同；溝槽結(jié)構(gòu)包圍金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體區(qū)域，溝槽可以為矩形包圍結(jié)構(gòu)，且分為外矩形和內(nèi)矩形的包圍結(jié)構(gòu)，兩部分分別引出電極并短接；溝槽可以為直邊或弧形或多邊形結(jié)合的包圍結(jié)構(gòu)，且該包圍結(jié)構(gòu)分為外包圍和內(nèi)包圍，兩部分分別引出電極并短接；溝槽可以為外矩形和內(nèi)矩形的包圍結(jié)構(gòu)，該兩部分包圍結(jié)構(gòu)可以通過(guò)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體區(qū)域的空隙位置聯(lián)通在一起，分別引出電極并短接；溝槽可以為直邊或弧形或多邊形結(jié)合的包圍結(jié)構(gòu)，該兩部分包圍結(jié)構(gòu)可以通過(guò)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體區(qū)域的空隙位置聯(lián)通在一起，分別引出電極并短接。
[0032]根據(jù)本實(shí)用新型的一方面，所提供一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)包括:傳感器、電子電路部分和兩者間的隔離結(jié)構(gòu)。其中傳感器部分結(jié)構(gòu)包括:N型外延305，P阱302，P+區(qū)域303，背部電極308和P+電極303。電子電路部分由金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal Oxide Semiconductor Field Effect Transistor M0SFET)306和307構(gòu)成，且M0SFET306和307的電極同傳感器電極310根據(jù)具體電路布局構(gòu)成連線。隔離結(jié)構(gòu)包括:場(chǎng)板電極301，場(chǎng)板溝槽結(jié)構(gòu)311，場(chǎng)板與MOSFET間的氣隙結(jié)構(gòu)312。本專利提出的輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)特征具體如下:
[0033]氣隙312，形成在場(chǎng)板電極301之上，形成在電路金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET的下方。氣隙312的水平接觸材料為氧化硅介質(zhì)材料304。
[0034]氣隙312的水平接觸材料可以為氮化硅，或者多層介質(zhì)等絕緣物介質(zhì)材料；
[0035]氣隙312結(jié)構(gòu)在M0SFET306/307下方，但不與M0SFET306/307的溝道部分接觸；
[0036]氣隙312結(jié)構(gòu)在M0SFET306/307下方，但橫向?qū)挾炔怀^(guò)MOSFET的源電極與漏電極的最遠(yuǎn)邊界間距；
[0037]氣隙312結(jié)構(gòu)在平面的第三維方向要超過(guò)M0SFET306/307的寬度，即保證M0SFET306/307的溝道部分不與氧化物介質(zhì)材料接觸。
[0038]氣隙312結(jié)構(gòu)在俯視角度時(shí)，圖形可為矩形，圓形，橢圓形，多邊形等等被氧化物介質(zhì)304包圍的氣隙312結(jié)構(gòu)，具體可根據(jù)M0SFET306/307的實(shí)際寬長(zhǎng)比設(shè)計(jì)而定；
[0039]氣隙312結(jié)構(gòu)高度可根據(jù)工藝條件進(jìn)行調(diào)解。
[0040]氣隙312結(jié)構(gòu)可以通過(guò)SOI鍵合工藝而形成；
[0041]形成氣隙312結(jié)構(gòu)的步驟可以包括:采用SOI外延片，生成一定厚度絕緣介質(zhì)層401，采用蝕刻方式，將絕緣介質(zhì)蝕刻為非均勻結(jié)構(gòu)504 ;然后同另一頂層硅連續(xù)分布或非連續(xù)分布的SOI外延片對(duì)接低溫鍵合；
[0042]在生長(zhǎng)絕緣介質(zhì)層504時(shí)，該材料可以為氧化硅，或者氧化硅個(gè)氮化硅的層疊介質(zhì)材料，或其他絕緣介質(zhì)材料；
[0043]在形成蝕刻掩膜的過(guò)程中，蝕刻可以使得部分絕緣介質(zhì)504被完全刻蝕掉，漏出頂層硅506 ;其他部分絕緣介質(zhì)保留；
[0044]在形成蝕刻掩膜的過(guò)程中，蝕刻可以使得部分絕緣介質(zhì)504未被完全刻蝕掉，沒(méi)有漏出頂層硅506 ;其他部分絕緣介質(zhì)保留；
[0045]在形成蝕刻掩膜的過(guò)程中，蝕刻使得部分絕緣介質(zhì)完全或未完全刻蝕，其橫向蝕刻尺寸要大于M0SFET306/307的溝道長(zhǎng)度；保證M0SFET306/307溝道不接觸絕緣介質(zhì)。
[0046]在準(zhǔn)備另一 SOI外延片時(shí)，頂層硅603若為連續(xù)分布，則后續(xù)需要采用PN結(jié)或者淺溝槽等技術(shù)對(duì)生成的MOSFET進(jìn)行隔離；
[0047]在準(zhǔn)備另一 SOI外延片時(shí)，頂層硅603可與絕緣介質(zhì)材料602上表面為相同高度；
[0048]在準(zhǔn)備另一 SOI外延片時(shí)，頂層硅603可與絕緣介質(zhì)材料602上表面為非相同高度；
[0049]在準(zhǔn)備另一 SOI外延片時(shí)，頂層硅603若為非連續(xù)分布，則每部分為獨(dú)立或者電路中需要相連的M0SFET306/307 ；
[0050]在準(zhǔn)備另一 SOI外延片時(shí)，頂層硅603若為連續(xù)分布，則每部分為獨(dú)立或者電路中需要相連的M0SFET306/307 ；
[0051]在準(zhǔn)備另一 SOI外延片時(shí),頂層娃603連續(xù)或非連續(xù)分布,其娃材料的橫向尺寸要大于氣隙808蝕刻留下的橫向尺寸；保證絕緣介質(zhì)材料能夠物理支撐M0SFET806/807器件;
[0052]經(jīng)過(guò)兩部分SOI外延片鍵合后，氣隙808結(jié)構(gòu)處于兩部分SOI的頂層硅之間，且兩部分頂層硅靠絕緣介質(zhì)材料804支撐。
[0053]鍵合處理后，去除支撐硅601及絕緣介質(zhì)材料602，在制備M0SFET906/907的硅層周邊，蝕刻一圈淺溝槽911結(jié)構(gòu)，并外延重?fù)诫s硅材料填充，令其同場(chǎng)板電極901相連接，從而引出娃材料電極場(chǎng)板901 ；
[0054]溝槽911結(jié)構(gòu)同M0SFET906/907結(jié)構(gòu)有一定間距，該間距由像素大小和工藝線上線寬間距尺寸共同決定；
[0055]在外延重?fù)诫s娃材料填充時(shí),保證填充娃911的摻雜類型同電極場(chǎng)板901的摻雜類型相同；
[0056]溝槽1004結(jié)構(gòu)包圍MOSFET區(qū)域1002，溝槽1004可以為矩形包圍結(jié)構(gòu)，且分為外矩形和內(nèi)矩形的包圍結(jié)構(gòu)，兩部分分別引出電極并短接；
[0057]溝槽1104結(jié)構(gòu)包圍MOSFET區(qū)域1102，溝槽1104可以為直邊或弧形或多邊形結(jié)合的包圍結(jié)構(gòu)，且該包圍結(jié)構(gòu)分為外包圍和內(nèi)包圍，兩部分分別引出電極并短接；
[0058]溝槽1204結(jié)構(gòu)包圍MOSFET區(qū)域1202，溝槽1204可以為外矩形和內(nèi)矩形的包圍結(jié)構(gòu)，該兩部分包圍結(jié)構(gòu)可以通過(guò)MOSFET區(qū)域1202的空隙位置聯(lián)通在一起，分別引出電極并短接；
[0059]溝槽1304結(jié)構(gòu)包圍MOSFET區(qū)域1302，溝槽1304可以為直邊或弧形或多邊形結(jié)合的包圍結(jié)構(gòu)，該兩部分包圍結(jié)構(gòu)可以通過(guò)MOSFET區(qū)域1302的空隙位置聯(lián)通在一起，分別引出電極并短接。
[0060]根據(jù)本實(shí)用新型的又一方面，提供了通過(guò)以上方法制造的像素輻射探測(cè)器。
[0061]下面，將參考附圖描述本實(shí)用新型的示范性實(shí)施例。如果對(duì)公知的功能或結(jié)構(gòu)的描述使得本實(shí)用新型的主題不簡(jiǎn)潔，則將其省略。而且，為了清楚地說(shuō)明的目的，附圖中實(shí)處的部分被簡(jiǎn)化或放大。此處，特點(diǎn)層或區(qū)域的位置可以表示相對(duì)位置，但實(shí)際情況不一定與示意圖中比例相同。
[0062]圖1給出了已經(jīng)提出的嵌套阱像素結(jié)構(gòu)。該結(jié)構(gòu)包括N阱101，P阱102，P+區(qū)域103，絕緣介質(zhì)材料104，N型體硅105，N型(或P型)M0SFET106，P型(或N型)M0SFET107，背部電極108，N+區(qū)域109，N+金屬電極110，P+引出電極111等部分。
[0063]圖2給出了已經(jīng)提出的雙絕緣體上硅像素結(jié)構(gòu)。該結(jié)構(gòu)包括電極場(chǎng)板201，P阱202，P+區(qū)域203，絕緣介質(zhì)材料204，N型體硅205，N型(或P型)M0SFET206，P型(或N型)M0SFET207，背部電極208，場(chǎng)板金屬電極209，P+引出電極210等部分。
[0064]圖3給出了本實(shí)用新型提出的帶有氣隙的像素結(jié)構(gòu)。該結(jié)構(gòu)包括電極場(chǎng)板301，P阱302，P+區(qū)域303，絕緣介質(zhì)材料304，N型體硅305，N型(或P型)M0SFET306，P型(或N型)M0SFET307，背部電極308，場(chǎng)板金屬電極309，P+引出電極310，連接場(chǎng)板溝槽311等部分。
[0065]圖4到9是示出根據(jù)本實(shí)用新型一個(gè)實(shí)施例的像素的制造步驟示意圖。圖4到9被示出并且關(guān)注于像素中電路同傳感器間的隔離結(jié)構(gòu)，因此圖中有關(guān)傳感器或者電路中的MOSFET布局，都僅為示意作用。
[0066]根據(jù)本實(shí)用新型的帶有氣隙的像素結(jié)構(gòu)的制造步驟，如圖4所示，在絕緣體上硅的頂層硅401上，掩膜蝕刻出P+注入?yún)^(qū)域406，經(jīng)過(guò)P+離子注入退火后形成P+區(qū)域403，并注入P阱402區(qū)域。
[0067]然后，如圖5所不,在頂層娃501上淀積一層與404相同絕緣介質(zhì)504,表面平坦化后，進(jìn)行掩膜蝕刻，蝕刻出非均勻絕緣介質(zhì)結(jié)構(gòu)504，且蝕刻孔506可以暴露出場(chǎng)板結(jié)構(gòu)501，也可以不暴露出場(chǎng)板結(jié)構(gòu)501。
[0068]然后，如圖6所示，另準(zhǔn)備一絕緣體上硅外延片，其頂層硅603可為非連續(xù)狀態(tài)，且上表面與絕緣介質(zhì)602相平。這里要求頂層硅603布局要與蝕刻孔506想對(duì)應(yīng)，保證頂層硅603作為溝道的部分不與絕緣介質(zhì)結(jié)構(gòu)504相接觸。
[0069]然后，如圖7所示，將準(zhǔn)備的硅絕緣體上硅外延片605翻轉(zhuǎn)后，同絕緣體上硅外延片505對(duì)準(zhǔn)后，進(jìn)行低溫鍵合，且硅706、707同場(chǎng)板間，存在氣隙結(jié)構(gòu)708。待鍵合工藝完成后，去除支撐硅601，并平坦化，令硅706和707漏出表面。
[0070]然后，如圖8所示，經(jīng)過(guò)掩膜蝕刻后，蝕刻出溝槽結(jié)構(gòu)，且該溝槽直通場(chǎng)板結(jié)構(gòu)，夕卜延重?fù)诫s硅材料，將頂層硅806和807包圍起來(lái)。且具體掩膜的具體圖形結(jié)構(gòu)可更具實(shí)際MOSFET所占空間大小而定。之后對(duì)外延重?fù)诫s硅平坦化，令其上表面同頂層硅806和807相平。再進(jìn)行N型和P型雜質(zhì)注入，形成頂層硅806和807M0SFET所需的PN結(jié)構(gòu)。
[0071]然后，如圖9所示，熱生長(zhǎng)柵氧化層后，再淀積多晶硅，蝕刻掉多余部分后，通過(guò)掩膜蝕刻后，打出頂層硅M0SFET906和907的電極接觸孔，同時(shí)在場(chǎng)板溝槽911結(jié)構(gòu)和P+區(qū)域上蝕刻引出金屬電極。之后在淀積絕緣介質(zhì)材料904，背部金屬化。這些工藝在本領(lǐng)域中通常是已知的，所以細(xì)節(jié)被省略。
[0072]圖10到13為本實(shí)用新型溝槽在像素中布局的俯視示意圖。溝槽1004結(jié)構(gòu)包圍MOSFET區(qū)域1002，溝槽1004可以為矩形包圍結(jié)構(gòu)，且分為外矩形和內(nèi)矩形的包圍結(jié)構(gòu)，兩部分分別引出電極并短接；溝槽1104結(jié)構(gòu)包圍MOSFET區(qū)域1102，溝槽1104可以為直邊或弧形或多邊形結(jié)合的包圍結(jié)構(gòu)，且該包圍結(jié)構(gòu)分為外包圍和內(nèi)包圍，兩部分分別引出電極并短接；溝槽1204結(jié)構(gòu)包圍MOSFET區(qū)域1202，溝槽1204可以為外矩形和內(nèi)矩形的包圍結(jié)構(gòu)，該兩部分包圍結(jié)構(gòu)可以通過(guò)MOSFET區(qū)域1202的空隙位置聯(lián)通在一起，分別引出電極并短接；溝槽1304結(jié)構(gòu)包圍MOSFET區(qū)域1302，溝槽1304可以為直邊或弧形或多邊形結(jié)合的包圍結(jié)構(gòu)，該兩部分包圍結(jié)構(gòu)可以通過(guò)MOSFET區(qū)域1302的空隙位置聯(lián)通在一起，分別引出電極并短接。
[0073]圖14和15為本實(shí)用新型同嵌套阱像素結(jié)構(gòu)、雙絕緣體上硅像素結(jié)構(gòu)中N型和P型MOSFET在輻射總劑量效應(yīng)下的閾值電壓偏量對(duì)比圖。由圖可見(jiàn)，本實(shí)用新型提出像素結(jié)構(gòu)不受輻射總劑量效應(yīng)影響，相對(duì)兩種提出像素結(jié)構(gòu)，有更好的輻射加固能力。
[0074]圖16為本實(shí)用新型同嵌套阱像素結(jié)構(gòu)、雙絕緣體上硅像素結(jié)構(gòu)中電路同傳感器電極間寄生電容對(duì)比圖。有圖刻蝕，本實(shí)用新型提出像素結(jié)構(gòu)有較低的電路同傳感器電極間寄生電容，進(jìn)一步降低電極間的串?dāng)_。
[0075]根據(jù)本實(shí)用新型的帶有氣隙及溝槽場(chǎng)板的輻射探測(cè)器像素結(jié)構(gòu)包括:頂層硅同場(chǎng)板電極間存在氣隙結(jié)構(gòu)，該氣隙結(jié)構(gòu)橫向尺寸大于頂層娃MOSFET的溝道尺寸,且小于頂層硅MOSFET的源漏電極邊緣間距；場(chǎng)板結(jié)構(gòu)有溝槽引出，且該溝槽將電路中MOSFET包圍起來(lái)。位于電路MOSFET溝道下方的氣隙結(jié)構(gòu)，可以有效阻止底部電位產(chǎn)生電勢(shì)的擴(kuò)展而導(dǎo)致的背柵效應(yīng)，還可以避免輻射電離總劑量效應(yīng)在絕緣介質(zhì)中產(chǎn)生大量空穴電荷，從而影響N型或者P型MOSFET的閾值電壓改變；溝槽場(chǎng)板結(jié)構(gòu)可以有效保護(hù)電路M0SFET，進(jìn)一步降低電路同傳感器間寄生電容，衰減電極間串?dāng)_，提高輻射探測(cè)器探測(cè)輻射加固能力及探測(cè)能力。因此，實(shí)際上，根據(jù)本實(shí)用新型的氣隙隔離結(jié)構(gòu)可以應(yīng)用于商業(yè)、軍用、航天等領(lǐng)域。
[0076]上述為本實(shí)用新型特舉之實(shí)施例，并非用以限定本實(shí)用新型。本實(shí)用新型提供的串?dāng)_隔離及輻射加固像素結(jié)構(gòu)同樣適用于SOI圖像傳感器。同樣，可以應(yīng)用在所有像素傳感器中，比如像素傳感器，粒子探測(cè)器，輻射探測(cè)器以及它們的變體。在不脫離本實(shí)用新型的實(shí)質(zhì)和范圍內(nèi)，可做些許的調(diào)整和優(yōu)化，本實(shí)用新型的保護(hù)范圍以權(quán)利要求為準(zhǔn)。
[0077]盡管為了說(shuō)明的目的已經(jīng)描述了本實(shí)用新型的示范性實(shí)施例，但本領(lǐng)域的技術(shù)人員應(yīng)該了解的是，可以進(jìn)行各種修改、添加和替換，而不是脫離權(quán)利要求書(shū)所公開(kāi)的本實(shí)用新型的范圍和精神。
【權(quán)利要求】
1.一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，包括電極場(chǎng)板(301)，P阱(302)，P+區(qū)域(303)，絕緣介質(zhì)材料(304)，N 型體硅(305)，N 型 MOSFET (306)，P 型 MOSFET (307)，背部電極(308)，場(chǎng)板金屬電極(309)，P+引出電極(310)，連接場(chǎng)板溝槽(311);在電極場(chǎng)板的上方，兩對(duì)相互配合的N型MOSFET (306)和P型MOSFET (307)安裝在P+引出電極的兩側(cè)，每對(duì)N型MOSFET (306)和P型MOSFET (307)的兩側(cè)安裝有和電極場(chǎng)板連接的場(chǎng)板金屬電極(309)；電極場(chǎng)板、N型MOSFET、P型MOSFET、P+引出電極、場(chǎng)板金屬電極共同封裝在絕緣介質(zhì)材料中；絕緣介質(zhì)材料下方正中為與P+引出電極相連的P+區(qū)域，P+區(qū)域兩側(cè)為P阱，P+區(qū)域和P阱由N型體硅封裝在一起；其特征在于:在電極場(chǎng)板與MOSFET之間有氣隙，氣隙不與MOSFET的溝道接觸，氣隙沿MOSFET源電極與漏電極連線的橫向方向的寬度不超過(guò)源電極與漏電極的最遠(yuǎn)邊界間距；氣隙沿MOSFET源電極與漏電極連線的垂線方向大于MOSFET的寬度；氣隙的水平接觸材料為絕緣介質(zhì)材料。
2.根據(jù)權(quán)利要求1所述的一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，其特征在于:所述的絕緣介質(zhì)材料為氮化硅或氧化硅。
3.根據(jù)權(quán)利要求1所述的一種輻射探測(cè)器串?dāng)_隔離及輻射加固像素結(jié)構(gòu)，其特征在于:所述的氣隙的水平形狀為橢圓形、矩形或圓形。
【文檔編號(hào)】H01L27/146GK204029811SQ201420409094
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2014年7月23日 優(yōu)先權(quán)日:2014年7月23日
【發(fā)明者】胡海帆, 王穎, 刁鳴 申請(qǐng)人:哈爾濱工程大學(xué)