分柵式閃存及其制作方法
【專利摘要】一種分柵式閃存及其制作方法。所述分柵式閃存包括：半導(dǎo)體襯底，包括源線和位線；字線；第一存儲(chǔ)位單元，位于字線和源線之間的半導(dǎo)體襯底上，從下至上依次包括：第一浮柵介質(zhì)層、第一浮柵、第一控制柵介質(zhì)層、第一控制柵、第一阻擋層和第一硅化鎢層；第二存儲(chǔ)位單元，位于字線和位線之間的半導(dǎo)體襯底上，從下至上依次包括：第二浮柵介質(zhì)層、第二浮柵、第二控制柵介質(zhì)層、第二控制柵、第二阻擋層和第二硅化鎢層；隧穿氧化層；三個(gè)金屬硅化層，分別設(shè)置于源線上、位線上和字線上；五個(gè)金屬插塞，分別設(shè)置于第一硅化鎢層上、第二硅化鎢層上以及三個(gè)金屬硅化層上。本發(fā)明可減少控制柵上金屬插塞的數(shù)量，最終減小分柵式閃存的面積。
【專利說明】分柵式閃存及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種分柵式閃存及其制作方法。

【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型:邏輯、存儲(chǔ)器和模擬電路，其中存儲(chǔ)器件在集成電路產(chǎn)品中占了相當(dāng)大的比例。而在存儲(chǔ)器件中，近年來閃速存儲(chǔ)器(閃存，flash memory)的發(fā)展尤為迅速。它的主要特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息，具有高集成度、較快的存取速度、易于擦除和重寫等多項(xiàng)優(yōu)點(diǎn)，因而在微機(jī)、自動(dòng)化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。
[0003]閃存的標(biāo)準(zhǔn)物理結(jié)構(gòu)稱為閃存單元(bit)。閃存單元的結(jié)構(gòu)與常規(guī)MOS晶體管不同。常規(guī)的MOS晶體管的柵極(gate)和導(dǎo)電溝道間由柵極絕緣層隔開，一般為氧化層(oxide);而閃存在控制柵(CG:control gate,相當(dāng)于常規(guī)的MOS晶體管的柵極)與導(dǎo)電溝道間還多了一層物質(zhì)，稱之為浮柵(FG:floating gate)。由于浮柵的存在，使閃存可以完成三種基本操作模式:讀、寫、擦除。即便在沒有電源供給的情況下，浮柵的存在可以保持存儲(chǔ)數(shù)據(jù)的完整性。通常，依據(jù)構(gòu)成存儲(chǔ)單元的晶體管柵極結(jié)構(gòu)的不同，閃存可以分為兩種:堆疊柵式閃存和分柵式閃存。其中，分柵式閃存因?yàn)榭梢杂行П苊饴╇娏鞫鴮?dǎo)致的過擦除問題，具有低編程電壓，而且編程效率高的優(yōu)點(diǎn)而得到了廣泛應(yīng)用。
[0004]圖1和圖2是現(xiàn)有技術(shù)中一種分柵式閃存的結(jié)構(gòu)示意圖，其中圖2是沿圖1中AA方向得到的剖面圖。所述分柵式閃存具體包括:
[0005]半導(dǎo)體襯底10，所述半導(dǎo)體襯底10中具有間隔設(shè)置的源線40和位線50 ；
[0006]字線32，設(shè)置于所述源線40和所述位線50之間的半導(dǎo)體襯底10上；
[0007]第一存儲(chǔ)位單元，位于所述字線32和所述源線40之間的半導(dǎo)體襯底10上，所述第一存儲(chǔ)位單元包括:位于所述半導(dǎo)體襯底10上的第一浮柵介質(zhì)層11、位于所述第一浮柵介質(zhì)層11上的第一浮柵12、位于所述第一浮柵12上的第一控制柵介質(zhì)層13以及位于所述第一控制柵介質(zhì)層13上的第一控制柵14 ；
[0008]第一側(cè)墻結(jié)構(gòu)15，位于所述第一存儲(chǔ)位單元遠(yuǎn)離所述字線32 —側(cè)的半導(dǎo)體襯底10上；
[0009]第二存儲(chǔ)位單元，位于所述字線32和位線50之間的半導(dǎo)體襯底10上，所述第二存儲(chǔ)位單元包括:位于所述半導(dǎo)體襯底10上的第二浮柵介質(zhì)層21、位于所述第二浮柵介質(zhì)層21上的第二浮柵22、位于所述第二浮柵22上的第二控制柵介質(zhì)層23以及位于所述第二控制柵介質(zhì)層23上的第二控制柵24 ；
[0010]第二側(cè)墻結(jié)構(gòu)25，位于所述第二存儲(chǔ)位單元遠(yuǎn)離所述字線32 —側(cè)的半導(dǎo)體襯底10上；
[0011]隧穿氧化層，位于所述第一存儲(chǔ)位單元和所述字線32之間、所述第二存儲(chǔ)位單元和所述字線32之間以及所述字線32和所述半導(dǎo)體襯底10之間；
[0012]第一金屬硅化層47，位于所述源線40上；
[0013]第二金屬娃化層57,位于所述位線50上；
[0014]第三金屬硅化層37，位于所述字線32上；
[0015]第一金屬插塞48，位于所述第一金屬硅化層47上；
[0016]第二金屬插塞58,位于所述第二金屬娃化層57上；
[0017]第三金屬插塞38,位于所述第三金屬娃化層37上；
[0018]第四金屬插塞18，位于所述第一控制柵14上；
[0019]第五金屬插塞28,位于所述第二控制柵24上；
[0020]帽蓋層33，位于所述字線32上。
[0021]所述第一金屬娃化層47、所述第二金屬娃化層57和所述第三金屬娃化層37均在后段制程中形成。
[0022]但是隨著器件的小型化，分柵式閃存中的第一控制柵14和第二控制柵24分別需要很多帶狀排布的第四金屬插塞18和第五金屬插塞28，因此需要在閃存中專門為多個(gè)第四金屬插塞18和多個(gè)第五金屬插塞18設(shè)置一塊區(qū)域(如圖1中虛線區(qū)域所示)，從而增大了分柵式閃存的面積，不利于半導(dǎo)體器件的小型化。


【發(fā)明內(nèi)容】

[0023]本發(fā)明解決的問題是提供一種分柵式閃存及其制作方法，可以減少控制柵上金屬插塞的數(shù)量，從而減小分柵式閃存的面積。
[0024]為解決上述問題，本發(fā)明提供一種分柵式閃存，包括:
[0025]半導(dǎo)體襯底，所述半導(dǎo)體襯底中具有間隔設(shè)置的源線和位線；
[0026]字線，設(shè)置于所述源線和所述位線之間的半導(dǎo)體襯底上；
[0027]第一存儲(chǔ)位單元，位于所述字線和所述源線之間的半導(dǎo)體襯底上，所述第一存儲(chǔ)位單元從下至上依次包括:第一浮柵介質(zhì)層、第一浮柵、第一控制柵介質(zhì)層、第一控制柵、第一阻擋層和第一娃化鶴層；
[0028]第二存儲(chǔ)位單元，位于所述字線和所述位線之間的半導(dǎo)體襯底上，所述第二存儲(chǔ)位單元從下至上依次包括:第二浮柵介質(zhì)層、第二浮柵、第二控制柵介質(zhì)層、第二控制柵、第二阻擋層和第二硅化鎢層；
[0029]隧穿氧化層，位于所述字線與所述半導(dǎo)體襯底、所述字線與所述第一存儲(chǔ)位單元之間以及所述字線與所述第二存儲(chǔ)位之間；
[0030]三個(gè)金屬硅化層，分別設(shè)置于所述源線上、所述位線上和所述字線上；
[0031]五個(gè)金屬插塞，分別設(shè)置于所述第一硅化鎢層上、所述第二硅化鎢層上以及三個(gè)所述金屬硅化層上。
[0032]可選的，所述第一阻擋層和所述第二阻擋層為氮化鎢。
[0033]可選的，所述第一阻擋層的厚度范圍包括:100埃?300埃，所述第二阻擋層的厚度范圍包括:100埃?300埃。
[0034]可選的，所述第一硅化鎢的厚度范圍包括:500埃?600埃，所述第二硅化鎢的厚度范圍包括:500埃?600埃。
[0035]可選的，所述金屬硅化層的材料包括硅化鈷、硅化鎳、硅化鈦和硅化鎢中的一種或多種。
[0036]為解決上述問題，本發(fā)明還提供了一種分柵式閃存的制作方法，包括:
[0037]提供半導(dǎo)體襯底；
[0038]在所述半導(dǎo)體襯底上依次形成浮柵介質(zhì)材料層、浮柵材料層、控制柵介質(zhì)材料層、控制柵材料層、阻擋材料層和硅化鎢材料層；
[0039]在所述硅化鎢材料層上形成具有開口的硬掩膜層，并在所述開口內(nèi)形成覆蓋所述硬掩膜層側(cè)壁的第一側(cè)墻；
[0040]以所述第一側(cè)墻和所述硬掩膜層為掩模，依次刻蝕所述硅化鎢材料層、所述阻擋材料層、所述控制柵材料層和所述控制柵介質(zhì)材料層直至露出所述浮柵材料層的部分上表面，形成第一凹槽；
[0041]在所述第一凹槽的側(cè)壁上形成第二側(cè)墻；
[0042]以所述硬掩膜層、所述第一側(cè)墻和所述第二側(cè)墻為掩模，依次刻蝕所述浮柵材料層和所述浮柵介質(zhì)材料層直至露出所述半導(dǎo)體襯底的部分上表面，形成第二凹槽；
[0043]在所述第二凹槽的內(nèi)壁表面形成隧穿氧化層；
[0044]在所述隧穿氧化層上形成填充滿所述第二凹槽的字線；
[0045]依次去除所述硬掩膜層以及位于所述硬掩膜層下的硅化鎢材料層、阻擋材料層、控制柵材料層、控制柵介質(zhì)材料層、浮柵材料層和浮柵介質(zhì)材料層，形成位于所述字線兩側(cè)的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元；
[0046]在所述第一存儲(chǔ)位單元遠(yuǎn)離所述字線一側(cè)的半導(dǎo)體襯底中進(jìn)行離子注入以形成源線，并在所述第二存儲(chǔ)位單元遠(yuǎn)離所述字線一側(cè)的半導(dǎo)體襯底中進(jìn)行離子注入以形成位線.-^4 ，
[0047]在所述源線上、所述位線上和所述字線上分別形成金屬硅化層；
[0048]在所述金屬硅化層和剩余的所述硅化鎢材料層上分別形成金屬插塞。
[0049]可選的，采用化學(xué)氣相沉積工藝或原子層沉積工藝形成所述硅化鎢材料層。
[0050]可選的，所述硅化鎢材料層的厚度范圍包括:500埃?600埃。
[0051]可選的，采用化學(xué)氣相沉積工藝或原子層沉積工藝形成所述阻擋材料層，所述阻擋材料層為氮化鎢，所述阻擋材料層的厚度范圍包括:100埃?300埃。
[0052]可選的，所述金屬硅化層的材料包括硅化鈷、硅化鎳、硅化鈦和硅化鎢中的一種或多種。
[0053]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0054]本發(fā)明提供的分柵式閃存中，在控制柵與其上的金屬插塞之間依次增加阻擋層和硅化鎢層，其中所述阻擋層可以阻止硅化鎢層中的鎢進(jìn)入控制柵中以不影響控制柵的性能，所述硅化鎢層作為控制柵與金屬插塞之間的金屬硅化層以降低接觸電阻，從而可以減少控制柵上金屬插塞的數(shù)量，最終可以減小分柵式閃存的面積。
[0055]本發(fā)明提供的分柵式閃存的制作方法中，在中段制程工藝中，增加在控制柵材料層上依次形成阻擋材料層和硅化鎢材料層的步驟，并在刻蝕控制柵材料層前依次刻蝕硅化鎢材料層和阻擋材料層，從而剩余的阻擋材料層可以阻止剩余的硅化鎢材料層中的鎢進(jìn)入控制柵中以不影響控制柵的性能，剩余的硅化鎢材料層可以作為控制柵與其上金屬插塞之間的金屬硅化層以降低閃存的控制電阻，從而采用簡(jiǎn)單工藝就可以減少控制柵上金屬插塞的數(shù)量，最終可以減小分柵式閃存的面積。

【專利附圖】

【附圖說明】
[0056]圖1和圖2是現(xiàn)有技術(shù)中分柵式閃存的結(jié)構(gòu)示意圖；
[0057]圖3至圖13是本發(fā)明實(shí)施例提供的分柵式閃存的制作方法的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0058]正如【背景技術(shù)】部分所述，現(xiàn)有技術(shù)中分柵式閃存中的控制柵需要連接比較多的金屬插塞，從而使得分柵式閃存的面積比較大，不利于半導(dǎo)體器件的小型化。
[0059]上述技術(shù)問題產(chǎn)生的原因在于:由于在后段制程中很難在控制柵上形成金屬硅化層，因此現(xiàn)有技術(shù)中直接在第一控制柵上形成第四金屬插塞且直接在第二控制柵上形成第五金屬插塞，即控制柵與金屬插塞之間沒有設(shè)置可以降低接觸電阻的金屬硅化層，從而使得控制柵與金屬插塞之間的接觸阻值比較大。在此基礎(chǔ)上，為了避免其對(duì)分柵式閃存工作速度的影響，需要在第一控制柵上形成帶狀排布的多個(gè)第四金屬插塞且在第二控制柵上形成帶狀排布的多個(gè)第五金屬插塞，從而增加了分柵式閃存的面積。
[0060]針對(duì)上述技術(shù)問題，本發(fā)明提供了一種分柵式閃存單元及其制作方法，在保持后段制程中分別形成源線上、位線上和字線上的金屬硅化層不變的前提下，在中段制程工藝中形成控制柵上的金屬硅化層(即硅化鎢層)，考慮到硅化鎢層中的鎢可能會(huì)進(jìn)入控制柵中，又在硅化鎢層和控制柵之間形成阻擋層，由于所述硅化鎢層可以減小控制柵與其上金屬插塞之間的接觸電阻，從而可以減少控制柵上金屬插塞的數(shù)量(如:將原來帶狀排布的多個(gè)金屬插塞改為一個(gè)金屬插塞)，最終可以減小分柵式閃存的面積。
[0061]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0062]本實(shí)施例提供了一種分柵式閃存的制作方法，具體可以包括以下步驟。
[0063]首先執(zhí)行步驟SI，參考圖3所示，提供半導(dǎo)體襯底100，并在所述半導(dǎo)體襯底100上依次形成浮柵介質(zhì)材料層110、浮柵材料層120、控制柵介質(zhì)材料層130、控制柵材料層140、阻擋材料層150和硅化鎢材料層160。
[0064]所述半導(dǎo)體襯底100可以為P型或N型的硅襯底、鍺襯底、鍺硅襯底或絕緣體上硅襯底中的任一種。
[0065]所述浮柵介質(zhì)材料層110用于形成浮柵介質(zhì)層，其材料可以為氧化硅，其形成工藝可以為熱氧化工藝、原子層沉積工藝或化學(xué)氣相沉積工藝。
[0066]所述浮柵材料層120用于形成浮柵，其材料可以為摻雜有N型或P型雜質(zhì)離子的多晶硅或金屬，其形成工藝可以為化學(xué)氣相沉積工藝或?yàn)R射工藝。
[0067]所述控制柵介質(zhì)材料層130用于形成控制柵介質(zhì)層，其可以為ONO (氧化硅-氮化硅-氧化硅)的層疊結(jié)構(gòu)，也可以為氧化硅的單層結(jié)構(gòu)，其形成工藝可以為熱氧化工藝、原子層沉積工藝或化學(xué)氣相沉積工藝。
[0068]所述控制柵材料層140用于形成控制柵，其材料可以為摻雜有N型或P型雜質(zhì)離子的多晶硅或金屬，其形成工藝可以為化學(xué)氣相沉積工藝或?yàn)R射工藝。
[0069]所述阻擋材料層150用于阻止后續(xù)形成的硅化鎢材料層中的鎢進(jìn)入控制柵材料層140中，因此其可以選擇任意對(duì)硅化鎢起阻擋作用的材料，如:氮化鎢(WN)，其可以采用化學(xué)氣相沉積工藝或原子層沉積工藝等。
[0070]所述阻擋材料層150的厚度不能太厚，否則既浪費(fèi)材料，又不利于半導(dǎo)體器件的小型化；所述阻擋材料層150的厚度也不能太薄，否則不能完全對(duì)硅化鎢起阻擋作用，因此本實(shí)施例中所述阻擋材料層150的厚度范圍可以包括:100埃?300埃，如:100埃、200埃或300埃等。
[0071]所述硅化鎢材料層160用作后續(xù)控制柵的金屬硅化層，從而可以減少控制柵與其上的金屬插塞之間的接觸阻值，進(jìn)而可以減少控制柵上的金屬插塞的數(shù)量，最終在保證較高工作速度的基礎(chǔ)上，減小了分柵式閃存的面積。
[0072]所述硅化鎢材料層160的厚度不能太厚，否則既浪費(fèi)材料，又不利于半導(dǎo)體器件的小型化；所述硅化鎢材料層160的厚度也不能太薄，否則不能有效降低所述接觸電阻，因此本實(shí)施例中所述硅化鎢材料層160的厚度范圍可以包括:500埃?600埃，如:500埃、550?；?00埃等。
[0073]本實(shí)施例中可以采用原子層沉積工藝或化學(xué)氣相沉積工藝等形成所述硅化鎢材料層160。
[0074]接著執(zhí)行步驟S2，參考圖4所示，在所述硅化鎢材料層160上形成具有開口 210的硬掩膜層170。
[0075]所述硬掩膜層170可以為氮化硅材料，其可以采用化學(xué)氣相沉積工藝形成，具體包括:在所述硅化鎢材料層160上依次形成硬掩膜材料層和圖形化的光刻膠層，所述圖形化的光刻膠層限定了后續(xù)形成的開口 210的位置和尺寸；以所述圖形化的光刻膠層為掩膜，刻蝕所述硬掩膜材料層，形成暴露出部分硅化鎢材料層160表面的開口 210 ;去除所述圖形化的光刻膠層。
[0076]接著執(zhí)行步驟S3，參考圖5所示，在所述開口內(nèi)形成覆蓋所述硬掩膜層170側(cè)壁的第一側(cè)墻180。
[0077]所述第一側(cè)墻180的材料與所述硬掩膜層170的材料不相同，本實(shí)施例中所述第一側(cè)墻180的材料可以為氧化硅。
[0078]形成所述第一側(cè)墻180的工藝對(duì)于本領(lǐng)域技術(shù)人員是熟知的，在此不再贅述。
[0079]接著執(zhí)行步驟S4，參考圖6所示，以所述第一側(cè)墻180和所述硬掩膜層170為掩模，依次刻蝕所述硅化鎢材料層160、所述阻擋材料層150、所述控制柵材料層140和所述控制柵介質(zhì)材料層130直至露出所述浮柵材料層120的部分上表面，形成第一凹槽220。
[0080]具體地，以所述控制柵介質(zhì)材料層130為刻蝕停止層，可以采用干法刻蝕工藝或濕法刻蝕工藝或者兩者的結(jié)合來依次刻蝕所述硅化鎢材料層160、所述阻擋材料層150、所述控制柵材料層140和所述控制柵介質(zhì)材料層130，形成第一凹槽220。
[0081]接著執(zhí)行步驟S5，參考圖7所示，在所述第一凹槽的側(cè)壁上形成第二側(cè)墻190。
[0082]所述第二側(cè)墻190可以使后續(xù)形成的浮柵的長(zhǎng)度大于控制柵的長(zhǎng)度，其材料可以為氮化硅。
[0083]本實(shí)施例中所述第二側(cè)墻190同時(shí)位于所述第一凹槽內(nèi)的第一側(cè)墻180的側(cè)面、所述硅化鎢材料層160的側(cè)面、所述阻擋材料層150的側(cè)面、所述控制柵材料層140的側(cè)面和所述控制柵介質(zhì)材料層130的側(cè)面。
[0084]需要說明的是，在本發(fā)明的其它實(shí)施例中，也可以僅在第一凹槽的部分側(cè)壁(如:僅所述硅化鎢材料層160的側(cè)面、所述阻擋材料層150的側(cè)面、所述控制柵材料層140的側(cè)面和所述控制柵介質(zhì)材料層130的側(cè)面)上形成第二側(cè)墻190，其不限制本發(fā)明的保護(hù)范圍。
[0085]接著執(zhí)行步驟S6，參考圖8所示，以所述硬掩膜層170、所述第一側(cè)墻180和所述第二側(cè)墻190為掩模，依次刻蝕所述浮柵材料層120和所述浮柵介質(zhì)材料層110直至露出所述半導(dǎo)體襯底100的部分上表面，形成第二凹槽230。
[0086]具體地，以所述半導(dǎo)體襯底100為刻蝕停止層，可以采用干法刻蝕工藝或濕法刻蝕工藝或者兩者的結(jié)合來依次刻蝕所述浮柵材料層120和所述浮柵介質(zhì)材料層110，形成第二凹槽230。
[0087]接著執(zhí)行步驟S7，參考圖9所示，在所述第二凹槽的內(nèi)壁表面形成隧穿氧化層310。
[0088]所述隧穿氧化層310的材料可以為氧化硅，其厚度范圍可以包括100埃?150埃，具體可以采用化學(xué)氣相沉積工藝或原子層沉積工藝形成。
[0089]接著執(zhí)行步驟S8，參考圖10所示，在所述隧穿氧化層310上形成填充滿所述第二凹槽的字線320，所述字線320的上表面與所述硬掩膜層170的上表面齊平。
[0090]所述字線320的材料為多晶硅，其可以采用化學(xué)氣相沉積工藝形成。
[0091]具體地，形成所述字線的方法包括:在所述隧穿氧化層310表面形成填充滿所述第二凹槽并且覆蓋所述硬掩膜層170表面的字線材料層；以所述硬掩膜層170為停止層，對(duì)所述字線材料層進(jìn)行化學(xué)機(jī)械研磨，去除位于所述硬掩膜層170表面的字線材料層和隧穿氧化層，形成字線320。
[0092]接著執(zhí)行步驟S9，參考圖11所示，在所述字線320上表面形成帽蓋層330。
[0093]所述帽蓋層330用于在后續(xù)刻蝕工藝中保護(hù)所述字線320不受損傷，其材料為氧化硅，具體可以采用熱氧化工工藝在所述字線320表面形成所述帽蓋層330。
[0094]在本發(fā)明的其它實(shí)施例中，也可以采用沉積工藝形成所述帽蓋層330，其不限制本發(fā)明的保護(hù)范圍。
[0095]接著執(zhí)行步驟S10，參考圖12所示，依次去除所述硬掩膜層以及位于所述硬掩膜層下的硅化鎢材料層、阻擋材料層、控制柵材料層、控制柵介質(zhì)材料層、浮柵材料層和浮柵介質(zhì)材料層，形成位于所述字線320兩側(cè)的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元。
[0096]本實(shí)施例中可以先采用濕法刻蝕工藝去除所述硬掩膜層，所述濕法刻蝕工藝采用磷酸溶液；然后采用干法刻蝕工藝，以所述第一側(cè)墻180和所述帽蓋層330為掩模，依次去除所述硬掩膜層下方的硅化鎢層、阻擋材料層、控制柵材料層、控制柵介質(zhì)材料層、浮柵材料層和浮柵介質(zhì)材料層，形成分立于所述字線320兩側(cè)的第一存儲(chǔ)位單元和第二存儲(chǔ)位單
J Li ο
[0097]具體地，所述第一存儲(chǔ)位單元可以包括:位于所述半導(dǎo)體襯底100上的第一浮柵介質(zhì)層410、位于所述第一浮柵介質(zhì)層410上的第一浮柵420、位于所述第一浮柵420上的第一控制柵介質(zhì)層430、位于所述第一控制柵介質(zhì)層430上的第一控制柵440、位于所述第一控制柵440上的第一阻擋層450以及位于所述第一阻擋層450上的第一硅化鎢層460。
[0098]具體地，所述第二存儲(chǔ)位單元可以包括:位于所述半導(dǎo)體襯底100上的第二浮柵介質(zhì)層510、位于所述第二浮柵介質(zhì)層510上的第二浮柵520、位于所述第二浮柵520上的第二控制柵介質(zhì)層530、位于所述第二控制柵介質(zhì)層530上的第二控制柵540、位于所述第二控制柵540上的第二阻擋層550以及位于所述第二阻擋層550上的第二硅化鎢層560。
[0099]本實(shí)施例中所述第一控制柵440、所述第一阻擋層450和所述第一硅化鎢層460采用同一掩模圖案，因此三者的位置、形狀和尺寸均相同；所述第二控制柵540、所述第二阻擋層550和所述第二硅化鎢層560采用同一掩模圖案，因此三者的位置、形狀和尺寸均相同。
[0100]需要說明的是，在本發(fā)明的其它實(shí)施例中，所述第一控制柵440、所述第一阻擋層450和所述第一硅化鎢層460可以采用兩個(gè)或三個(gè)不同的掩模圖案，因此三者的位置、形狀和尺寸可以僅部分相同或完全不同，只要第一硅化鎢層460能夠發(fā)揮金屬硅化物的作用且第一阻擋層450能阻止第一硅化鎢層460中的鎢進(jìn)入第一控制柵440中即可；所述第二控制柵540、所述第二阻擋層550和所述第二硅化鎢層560可以采用兩個(gè)或三個(gè)不同的掩模圖案，因此三者的位置、形狀和尺寸可以僅部分相同或完全不同，只要第二硅化鎢層560能夠發(fā)揮金屬硅化物的作用且第二阻擋層550能阻止第二硅化鎢層560中的鎢進(jìn)入第二控制柵540中即可。
[0101 ] 接著執(zhí)行步驟SI I，繼續(xù)參考圖12所述，在所述第一存儲(chǔ)位單元遠(yuǎn)離所述字線320一側(cè)的半導(dǎo)體襯底100上形成第三側(cè)墻470，并在所述第二存儲(chǔ)位單元遠(yuǎn)離所述字線320 —側(cè)的半導(dǎo)體襯底100上形成第四側(cè)墻570。
[0102]所述第三側(cè)墻470和所述第四側(cè)墻570的材料可以為氮化硅，其可以在后續(xù)工藝中分別用于保護(hù)所述第一存儲(chǔ)位單元和所述第二存儲(chǔ)位單元，且可以用于調(diào)整后續(xù)形成的源線和位線的位置。
[0103]需要說明的是，本實(shí)施例在形成第三側(cè)墻470和第四側(cè)墻570之前，還可以先在第三側(cè)墻470遠(yuǎn)離所述字線320的一側(cè)的半導(dǎo)體襯底100中和第四側(cè)墻570遠(yuǎn)離所述字線320的一側(cè)的半導(dǎo)體襯底100中進(jìn)行輕摻雜離子注入，從而形成輕摻雜區(qū)。
[0104]接著執(zhí)行步驟S12，繼續(xù)參考圖12所示，在所述第三側(cè)墻470遠(yuǎn)離所述字線320的一側(cè)的半導(dǎo)體襯底100中進(jìn)行離子注入以形成源線600，并在所述第四側(cè)墻570遠(yuǎn)離所述字線320的一側(cè)的半導(dǎo)體襯底100中進(jìn)行離子注入以形成位線700。
[0105]形成源線600和位線700的具體過程對(duì)于本領(lǐng)域技術(shù)人員是熟知的，在此不再贅述。
[0106]接著執(zhí)行步驟S13，參考圖13所示，在所述源線600上依次形成第一金屬硅化層670和第一金屬插塞680,在所述位線700上依次形成第二金屬娃化層770和第二金屬插塞780，在所述字線320上依次形成第三金屬硅化層370和第三金屬插塞380，在所述第一硅化鶴層460上形成第四金屬插塞(圖中未不出)，在所述第二娃化鶴層560上形成第五金屬插塞(圖中未不出)。
[0107]上述三個(gè)金屬硅化層和五個(gè)金屬插塞都形成在層間介質(zhì)層(圖中未示出)中，其具體工藝與現(xiàn)有技術(shù)相同，在此不再贅述。
[0108]所述第一金屬娃化層670、所述第二金屬娃化層770和所述第三金屬娃化層370的材料可以包括娃化鉆、娃化鎮(zhèn)、娃化欽和娃化鶴中的一種或多種，其在后段制程工藝中形成。
[0109]本實(shí)施例中通過合理選擇控制柵上的金屬硅化層的材料(即硅化鎢)和形成時(shí)間(即中段制程)，從而可以采用簡(jiǎn)單工藝降低控制柵與其上金屬插塞之間的接觸電阻，進(jìn)而減少控制柵上金屬插塞的數(shù)量，最終就可以減小分柵式閃存的面積；考慮到硅化鎢中的鎢可能進(jìn)入控制柵中，又在硅化鎢層與控制柵之間增加了阻擋層，從而可以消除新增的硅化鎢層對(duì)控制柵的影響，有效保證分柵式閃存的高性能。
[0110]相應(yīng)地，本發(fā)明實(shí)施例還提供了一種分柵式閃存，包括:
[0111]半導(dǎo)體襯底，所述半導(dǎo)體襯底中具有間隔設(shè)置的源線和位線；
[0112]字線，設(shè)置于所述源線和所述位線之間的半導(dǎo)體襯底上；
[0113]第一存儲(chǔ)位單元，位于所述字線和所述源線之間的半導(dǎo)體襯底上，所述第一存儲(chǔ)位單元從下至上依次包括:第一浮柵介質(zhì)層、第一浮柵、第一控制柵介質(zhì)層、第一控制柵、第一阻擋層和第一娃化鶴層；
[0114]第二存儲(chǔ)位單元，位于所述字線和所述位線之間的半導(dǎo)體襯底上，所述第二存儲(chǔ)位單元從下至上依次包括:第二浮柵介質(zhì)層、第二浮柵、第二控制柵介質(zhì)層、第二控制柵、第二阻擋層和第二硅化鎢層；
[0115]隧穿氧化層，位于所述字線與所述半導(dǎo)體襯底、所述字線與所述第一存儲(chǔ)位單元之間以及所述字線與所述第二存儲(chǔ)位之間；
[0116]三個(gè)金屬硅化層，分別設(shè)置于所述源線上、所述位線上和所述字線上；
[0117]五個(gè)金屬插塞，分別設(shè)置于所述第一硅化鎢層上、所述第二硅化鎢層上以及三個(gè)所述金屬硅化層上。
[0118]其中，所述第一阻擋層和所述第二阻擋層可以為氮化鎢。
[0119]其中，所述第一阻擋層的厚度范圍可以包括:100埃?300埃，所述第二阻擋層的厚度范圍可以包括:100埃?300埃。
[0120]其中，所述第一硅化鎢的厚度范圍可以包括:500埃?600埃，所述第二硅化鎢的厚度范圍可以包括:500埃?600埃。
[0121]其中，所述金屬娃化層的材料可以包括娃化鈷、娃化鎳、娃化鈦和娃化鶴中的一種或多種。
[0122]所述分柵式閃存具體可以采用上述制作方法形成，在此不再贅述。
[0123]本實(shí)施例在控制柵與其上的金屬插塞之間依次增加阻擋層和硅化鎢層，其中所述阻擋層可以阻止硅化鎢中的鎢進(jìn)入控制柵中以不影響控制柵的性能，所述硅化鎢層作為控制柵與金屬插塞之間的金屬硅化層以降低接觸電阻，從而可以減少控制柵上金屬插塞的數(shù)量，最終可以減小分柵式閃存的面積。
[0124]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種分柵式閃存，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底中具有間隔設(shè)置的源線和位線； 字線，設(shè)置于所述源線和所述位線之間的半導(dǎo)體襯底上； 第一存儲(chǔ)位單元，位于所述字線和所述源線之間的半導(dǎo)體襯底上，所述第一存儲(chǔ)位單元從下至上依次包括:第一浮柵介質(zhì)層、第一浮柵、第一控制柵介質(zhì)層、第一控制柵、第一阻擋層和第一硅化鎢層； 第二存儲(chǔ)位單元，位于所述字線和所述位線之間的半導(dǎo)體襯底上，所述第二存儲(chǔ)位單元從下至上依次包括:第二浮柵介質(zhì)層、第二浮柵、第二控制柵介質(zhì)層、第二控制柵、第二阻擋層和第二硅化鎢層； 隧穿氧化層，位于所述字線與所述半導(dǎo)體襯底、所述字線與所述第一存儲(chǔ)位單元之間以及所述字線與所述第二存儲(chǔ)位之間； 三個(gè)金屬硅化層，分別設(shè)置于所述源線上、所述位線上和所述字線上； 五個(gè)金屬插塞，分別設(shè)置于所述第一硅化鎢層上、所述第二硅化鎢層上以及三個(gè)所述金屬娃化層上。
2.如權(quán)利要求1所述的分柵式閃存，其特征在于，所述第一阻擋層和所述第二阻擋層為氣化鶴。
3.如權(quán)利要求1或2所述的分柵式閃存，其特征在于，所述第一阻擋層的厚度范圍包括:100埃?300埃，所述第二阻擋層的厚度范圍包括:100埃?300埃。
4.如權(quán)利要求1所述的分柵式閃存，其特征在于，所述第一硅化鎢的厚度范圍包括:500埃?600埃，所述第二硅化鎢的厚度范圍包括:500埃?600埃。
5.如權(quán)利要求1所述的分柵式閃存，其特征在于，所述金屬硅化層的材料包括硅化鈷、硅化鎳、硅化鈦和硅化鎢中的一種或多種。
6.—種分柵式閃存的制作方法,其特征在于,包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上依次形成浮柵介質(zhì)材料層、浮柵材料層、控制柵介質(zhì)材料層、控制柵材料層、阻擋材料層和硅化鎢材料層； 在所述硅化鎢材料層上形成具有開口的硬掩膜層，并在所述開口內(nèi)形成覆蓋所述硬掩膜層側(cè)壁的第一側(cè)墻； 以所述第一側(cè)墻和所述硬掩膜層為掩模，依次刻蝕所述硅化鎢材料層、所述阻擋材料層、所述控制柵材料層和所述控制柵介質(zhì)材料層直至露出所述浮柵材料層的部分上表面，形成第一凹槽； 在所述第一凹槽的側(cè)壁上形成第二側(cè)墻； 以所述硬掩膜層、所述第一側(cè)墻和所述第二側(cè)墻為掩模，依次刻蝕所述浮柵材料層和所述浮柵介質(zhì)材料層直至露出所述半導(dǎo)體襯底的部分上表面，形成第二凹槽； 在所述第二凹槽的內(nèi)壁表面形成隧穿氧化層； 在所述隧穿氧化層上形成填充滿所述第二凹槽的字線； 依次去除所述硬掩膜層以及位于所述硬掩膜層下的硅化鎢材料層、阻擋材料層、控制柵材料層、控制柵介質(zhì)材料層、浮柵材料層和浮柵介質(zhì)材料層，形成位于所述字線兩側(cè)的第一存儲(chǔ)位單元和第二存儲(chǔ)位單元； 在所述第一存儲(chǔ)位單元遠(yuǎn)離所述字線一側(cè)的半導(dǎo)體襯底中進(jìn)行離子注入以形成源線，并在所述第二存儲(chǔ)位單元遠(yuǎn)離所述字線一側(cè)的半導(dǎo)體襯底中進(jìn)行離子注入以形成位線； 在所述源線上、所述位線上和所述字線上分別形成金屬硅化層； 在所述金屬硅化層和剩余的所述硅化鎢材料層上分別形成金屬插塞。
7.如權(quán)利要求6所述的分柵式閃存的制作方法，其特征在于，采用化學(xué)氣相沉積工藝或原子層沉積工藝形成所述硅化鎢材料層。
8.如權(quán)利要求6或7所述的分柵式閃存的制作方法，其特征在于，所述硅化鎢材料層的厚度范圍包括:500埃?600埃。
9.如權(quán)利要求6所述的分柵式閃存的制作方法，其特征在于，采用化學(xué)氣相沉積工藝或原子層沉積工藝形成所述阻擋材料層，所述阻擋材料層為氮化鎢，所述阻擋材料層的厚度范圍包括:100埃?300埃。
10.如權(quán)利要求6所述的分柵式閃存的制作方法，其特征在于，所述金屬硅化層的材料包括硅化鈷、硅化鎳、硅化鈦和硅化鎢中的一種或多種。
【文檔編號(hào)】H01L27/115GK104465664SQ201410854942
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月30日 優(yōu)先權(quán)日:2014年12月30日
【發(fā)明者】劉憲周 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司