硅通孔結構及其形成方法
【專利摘要】一種硅通孔結構及其形成方法，硅通孔結構包括：襯底；位于所述襯底內的通孔；位于所述襯底內的緩沖開口，所述緩沖開口位于所述通孔頂部，所述緩沖開口的側壁相對于襯底表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸；位于所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面的第一絕緣層；位于所述第一絕緣層表面的導電層。所述硅通孔結構的性能改善、可靠性增強。
【專利說明】硅通孔結構及其形成方法

【技術領域】
[0001]本發(fā)明涉及半導體制造【技術領域】，尤其涉及一種硅通孔結構及其形成方法。

【背景技術】
[0002]隨著半導體制造技術的不斷發(fā)展，半導體器件的特征尺寸不斷減小，而芯片的集成度越來越高。然而，目前的二維封裝結構已難以滿足日益增長的芯片集成度需求，因此三維封裝技術成為跨越芯片集成瓶頸的關鍵技術。
[0003]基于硅通孔(Through Silicon Via，TSV)的三維堆疊技術是現(xiàn)有的三維封裝技術中的一種，所述基于硅通孔的三維堆疊技術是提高芯片集成度的主要方法之一。
[0004]所述基于硅通孔的三維堆疊技術具有以下優(yōu)點:高密度集成；大幅地縮短電互連的長度，從而可以很好地解決出現(xiàn)在二維系統(tǒng)級芯片技術中的信號延遲等問題；可以把具有不同功能的芯片(如射頻、內存、邏輯、MEMS等)集成在一起，以實現(xiàn)封裝芯片的多功能。
[0005]現(xiàn)有的硅通孔結構的形成過程如圖1至圖3所示。
[0006]請參考圖1，提供襯底100，所述襯底100具有相對的第一表面110和第二表面120 ;在所述襯底100內形成通孔103，所述通孔103頂部位于所述襯底100的第一表面110。
[0007]請參考圖2，在所述襯底100的第一表面110、以及通孔103 (如圖1所示)的側壁和底部表面形成絕緣膜104 ;在所述絕緣膜104表面形成導電膜105。
[0008]請參考圖3，對所述導電膜105和絕緣膜104進行化學機械拋光，直至暴露出所述襯底100的第一表面110為止，在所述襯底100內形成導電結構105a。
[0009]之后，能夠對所述襯底100的第二表面120進行減薄，直到暴露出導電插塞104為止，使所述導電插塞104貫穿所述襯底100。通過所述導電插塞能夠使不同襯底表面的半導體器件之間實現(xiàn)電學連接，以實現(xiàn)芯片的集成。
[0010]然而，現(xiàn)有的硅通孔結構可靠性較差、電性能不穩(wěn)定。


【發(fā)明內容】

[0011]本發(fā)明解決的問題是提供一種硅通孔結構及其形成方法，所述硅通孔結構的性能改善、可靠性增強。
[0012]為解決上述問題，本發(fā)明提供一種硅通孔的形成方法，包括:提供襯底；在所述襯底內形成通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，所述緩沖開口的側壁相對于襯底表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸；在所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面形成第一絕緣層；在所述第一絕緣層表面形成導電層。
[0013]可選的，所述襯底具有相對的第一表面和第二表面，所述緩沖開口的頂部位于所述襯底的第一表面。
[0014]可選的，還包括:在形成所述導電層之后，對所述襯底的第一表面進行減薄，直至暴露出所述導電層表面為止。
[0015]可選的，所述通孔和緩沖開口的形成方法包括:在所述襯底表面形成掩膜層，所述掩膜層內的掩膜開口投影于襯底表面的圖形與所述預設通孔頂部的形狀和位置一致；以所述掩膜層為掩膜，刻蝕所述襯底，在所述襯底內形成預設通孔，且在所述襯底表面形成掩膜層，所述預設通孔的側壁垂直于所述襯底表面，所述掩膜層內具有暴露出所述預設通孔的掩膜開口，所述掩膜開口的側壁與所述預設通孔的側壁齊平；去除所述預設通孔周圍的部分掩膜層，暴露出所述預設通孔周圍的部分襯底表面，使所述掩膜開口投影于襯底表面的圖形尺寸增大；在去除所述預設通孔周圍的部分掩膜層之后，以所述掩膜層為掩膜，刻蝕所述襯底，在所述襯底內形成緩沖開口，位于所述緩沖開口底部的預設通孔形成所述通孔。
[0016]可選的，所述掩膜層包括光刻膠層。
[0017]可選的，所述去除所述預設通孔周圍的部分掩膜層的工藝為各向同性的干法刻蝕工藝或各向同性的濕法刻蝕工藝。
[0018]可選的，形成所述緩沖開口的工藝為各向異性的干法刻蝕工藝。
[0019]可選的，所述第一絕緣層和導電層的形成工藝包括:在所述襯底表面、緩沖開口側壁表面、以及所述通孔的側壁表面形成第一絕緣層；在所述第一絕緣層表面和通孔的底部表面形成導電膜；對所述導電膜進行圖形化工藝，并暴露出位于襯底表面的第一絕緣層，形成所述導電層，且所述導電層形成電路布線。
[0020]可選的，所述導電膜填充或未填充滿所述緩沖開口和通孔；對所述導電膜進行圖形化工藝之后，在所述導電層和第一絕緣層表面形成防焊層。
[0021]相應的，本發(fā)明還提供一種硅通孔，包括:襯底；位于所述襯底內的通孔；位于所述襯底內的緩沖開口，所述緩沖開口位于所述通孔頂部，所述緩沖開口的側壁相對于襯底表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸；位于所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面的第一絕緣層；位于所述第一絕緣層表面的導電層。
[0022]可選的，所述襯底具有相對的第一表面和第二表面，所述緩沖開口的頂部位于所述襯底的第一表面。
[0023]可選的，所述襯底的第二表面暴露出所述導電層表面。
[0024]可選的，所述襯底包括半導體基底。
[0025]可選的，所述襯底還包括:位于半導體基底包括的器件層，所述襯底的第二表面為器件層表面，所述器件層內包括器件結構、導電結構、以及包圍所述器件結構和導電結構的介質層。
[0026]可選的，所述緩沖開口的側壁相對于襯底表面傾斜的角度為30°?70° ;所述緩沖開口的深度為5微米?50微米。
[0027]可選的，所述導電層填充或未填充滿所述緩沖開口和通孔，所述導電層表面還具有防焊層。
[0028]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0029]本發(fā)明的方法中，在襯底內形成通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，且所述緩沖開口的側壁相對于襯底表面傾斜，所述緩沖開口的頂部尺寸大于底部尺寸。當后續(xù)在所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面形成第一絕緣層，并在所述第一絕緣層表面形成導電層之后，由于所述襯底表面到所述通孔側壁之間具有所述緩沖開口的側壁進行過度，而所述緩沖開口的側壁相對于所述襯底表面傾斜，因此，形成于所述緩沖開口側壁表面使應力被分散，從而避免了應力在襯底表面和通孔側壁之間發(fā)生累積，繼而避免所述第一絕緣層因受到過大應力而斷裂，使得所述導電層與襯底之間的電隔離效果穩(wěn)定。所形成的硅通孔結構的性能穩(wěn)定、可靠性提高。
[0030]進一步，在所述襯底內形成預設通孔，且所述襯底表面具有掩膜層，所述掩膜層內具有掩膜開口，且所述掩膜開口投影于襯底表面的形狀和位置與所述通孔一致；通過去除所述通孔周圍的部分掩膜層，能夠暴露出所述預設通孔周圍的部分襯底表面，繼而通過以所述掩膜層為掩膜刻蝕所述襯底，即能夠在襯底內形成緩沖開口。并且，通過對刻蝕襯底的工藝參數進行調控，例如刻蝕氣體的成分比例、流量、氣壓等參數，能夠控制所形成的緩沖開口的側壁相對于襯底表面的傾斜角度，使所形成的緩沖開口側壁能夠有效地分散應力。
[0031]本發(fā)明的結構中，所述襯底內具有通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，且所述緩沖開口的側壁相對于襯底表面傾斜，所述緩沖開口的頂部尺寸大于底部尺寸。所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面具有第一絕緣層以及導電層，由于所述襯底表面到所述通孔側壁之間具有所述緩沖開口的側壁進行過度，而所述緩沖開口的側壁相對于所述襯底表面傾斜，因此，所述緩沖開口側壁表面使應力被分散，從而避免了應力在襯底表面和通孔側壁之間發(fā)生累積，繼而避免所述第一絕緣層因受到過大應力而斷裂，使得所述導電層與襯底之間的電隔離效果穩(wěn)定。所述硅通孔結構的性能穩(wěn)定、可靠性提聞。

【專利附圖】

【附圖說明】
[0032]圖1至圖3是現(xiàn)有的硅通孔結構的形成過程的剖面結構示意圖；
[0033]圖4至圖11是本發(fā)明實施例的硅通孔結構的形成過程的剖面結示意圖。

【具體實施方式】
[0034]如【背景技術】所述，現(xiàn)有的硅通孔結構可靠性較差、電性能不穩(wěn)定。
[0035]經過研究發(fā)現(xiàn)，請繼續(xù)參考圖2，所述絕緣膜104和導電膜105形成于所述襯底100的第一表面110、以及通孔103(請參考圖1)的側壁和底部表面。由于所形成的通孔103側壁垂直于所述襯底100的第一表面110，即所述通孔103的側壁與襯底100第一表面110能夠構成所述通孔103頂部的頂角，且所述頂角呈直角，而在工藝制程中的應力容易在所述通孔的103頂角處發(fā)生累積。而所述絕緣膜104和導電膜105覆蓋于所述頂角的表面，因此，所述位于通孔103頂部的頂角表面的絕緣膜104容易受到應力影響而發(fā)生斷裂(crack)，繼而容易導致后續(xù)形成于所述絕緣膜104表面的導電膜105直接與襯底100相接觸，使所形成的導電膜105與襯底100之間發(fā)生短路，即所形成的導電結構105a容易與襯底100之間發(fā)生短路。
[0036]為了解決上述問題，本發(fā)明提出一種硅通孔結構及其形成方法。在所述硅通孔的形成方法中，在襯底內形成通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，且所述緩沖開口的側壁相對于襯底表面傾斜，所述緩沖開口的頂部尺寸大于底部尺寸。當后續(xù)在所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面形成第一絕緣層，并在所述第一絕緣層表面形成導電層之后，由于所述襯底表面到所述通孔側壁之間具有所述緩沖開口的側壁進行過度，而所述緩沖開口的側壁相對于所述襯底表面傾斜，因此，形成于所述緩沖開口側壁使應力被分散，從而避免了應力在襯底表面和通孔側壁之間發(fā)生累積，繼而避免所述第一絕緣層因受到過大應力而斷裂，使得所述導電層與襯底之間的電隔離效果穩(wěn)定。所形成的硅通孔結構的性能穩(wěn)定、可靠性提高。
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0038]圖4至圖11是本發(fā)明實施例的硅通孔結構的形成過程的剖面結構示意圖。
[0039]請參考圖4，提供襯底200。
[0040]所述襯底200具有相對的第一表面210和第二表面220，后續(xù)所形成的用于形成導電層的開口頂部位于所述襯底200的第一表面210。
[0041]所述襯底200包括半導體基底。在本實施例中，所述襯底200還包括位于半導體基底包括的器件層，所述器件層的表面為襯底200的第二表面220 ;所述器件層內包括器件結構、導電結構、以及包圍所述器件結構和導電結構的介質層。在其它實施例中，所述襯底200還能夠僅為所述半導體基底。
[0042]所述半導體基底包括硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。
[0043]所述器件結構包括晶體管的柵極結構、熔絲結構、電阻結構、電容結構、電感結構中的一種或多種。所述介質層位于所述半導體基底表面，且所述介質層覆蓋所述器件結構，用于使所述器件結構和導電結構之間相互電隔離；所述介質層的材料為氧化硅、氮化硅、氮氧化硅、低K介質材料、超低K介質材料中的一種或多種。所述導電結構用于使器件結構之間實現(xiàn)電互連，所述導電結構的材料包括金屬或金屬化合物，例如銅、鎢、鋁、鈦、鎳、氮化鈦和氮化鉭中的一種或多種組合。所述導電結構包括:形成于半導體基底表面或器件結構表面的導電插塞、以及形成于導電插塞頂部的電互連線，所述電互連線用于使導電插塞之間實現(xiàn)電連接。而后續(xù)形成于通孔和緩沖開口內的導電層需要與所述導電結構相連接。
[0044]在一實施例中，在所述襯底的第二表面和焊墊之間形成第二絕緣層，所述第二絕緣層的材料為絕緣材料，所述第二絕緣層用于使所述焊墊與襯底之間電隔離；而且，所述第二絕緣層還能夠在后續(xù)刻蝕襯底以形成預設通孔的過程中，作為刻蝕停止層，用于保護所述焊墊表面免受損傷；為了使后續(xù)形成的導電層與所述焊墊相接觸，需要在后續(xù)形成緩沖開口和通孔之后，去除通孔底部所暴露出的第二絕緣層，并暴露出所述焊墊表面。
[0045]在另一實施例中，在后續(xù)形成緩沖開口和通孔，并在所述緩沖開口和通孔內形成所述導電層之后，再對所述襯底的第二表面進行減薄，直至暴露出所述導電層表面為止。在對所述襯底的第二表面進行減薄之后，還能夠在所述襯底第二表面暴露出的導電層表面形成焊墊；在所述襯底和焊墊表面形成鈍化層。
[0046]在本實施例中，在形成后續(xù)的預設通孔之前，對所述襯底200的第一表面210進行減薄；所述減薄工藝為化學機械拋光工藝，對所述襯底200進行減薄之后，所述襯底200的厚度即后續(xù)所形成的預設通孔的深度，即后續(xù)形成的緩沖開口和通孔能夠貫穿所述襯底200,以便形成娃通孔結構。
[0047]在一實施例中，在對所述襯底200的第一表面210進行減薄之后，還在所述襯底200的第二表面220形成焊墊221 ;所述焊墊221的材料包括銅、鎢、鋁、鈦、鎳、氮化鈦和氮化鉭中的一種或多種組合；所述焊墊221的形成工藝包括:在襯底200的第二表面220形成焊墊膜；對所述焊墊膜進行刻蝕，并暴露出襯底200的第二表面220，以形成所述焊墊221 ；所形成的焊墊221的位置與后續(xù)形成的預設通孔的位置相對應，使得后續(xù)形成的預設通孔底部能夠暴露出所述焊墊221，所述焊墊221用于與后續(xù)形成于緩沖開口和通孔內的導電層電連接，用于在后續(xù)工藝中作為所述導電層的電接觸位置。
[0048]在形成所述焊墊221之后，還能夠在所述襯底200的第二表面220和焊墊221表面形成鈍化層222，所述鈍化層222用于在后續(xù)工藝中保護所述襯底200的第二表面220和所述焊墊221 ;所述鈍化層222的材料為無機絕緣材料或聚合物絕緣材料；所述無機絕緣材料包括氧化硅、氮化硅、氮氧化硅中的一種或多種。
[0049]請參考圖5，在所述襯底200內形成預設通孔201，且在所述襯底200表面形成掩膜層202，所述預設通孔201的側壁垂直于所述襯底200表面，所述掩膜層202內具有暴露出所述預設通孔201的掩膜開口 203，所述掩膜開口 203的側壁與所述預設通孔201的側壁齊平。
[0050]在本實施例中，所述襯底200的第一表面210為非器件層表面，所述預設通孔201的頂部位于所述襯底200的第一表面210，所述掩膜層202位于所述襯底200的第一表面210，后續(xù)擴大所述掩膜開口 203的尺寸之后，所述掩膜層202作為刻蝕形成緩沖開口的掩膜。
[0051]在本實施例中，在形成預設通孔201之前，在所述襯底200表面形成掩膜層202，所述掩膜層202還用于作為刻蝕形成預設通孔201的掩膜，所述掩膜層202內的掩膜開口203投影于襯底200表面的圖形與所述預設通孔201頂部的形狀和位置一致；以所述掩膜層202為掩膜，刻蝕所述襯底200，形成所述預設通孔201。其中，掩膜層202包括光刻膠層，所述光刻膠層通過光刻工藝進行圖形化。
[0052]所形成的預設通孔201的側壁垂直于所述襯底200表面，形成所述預設通孔201工藝為各向異性的干法刻蝕工藝；所述各向異性的干法刻蝕工藝的刻蝕方向垂直于襯底200表面，從而能夠形成側壁垂直于襯底200表面的預設通孔201 ;而所述預設通孔201的底部部分后續(xù)用于形成通孔，而所述預設通孔的頂部部分后續(xù)用于形成緩沖開口。
[0053]在本實施例中，由于所述預設通孔201的頂部位于襯底200的第一表面210，而所述襯底200的第一表面210為非器件層表面，則所述各向異性的干法刻蝕工藝除了需要刻蝕半導體基底之外，還需要對所述器件層進行刻蝕。
[0054]在本實施例中，所述半導體基底為硅襯底，所述各向異性的干法刻蝕工藝的參數包括:刻蝕氣體包括ci2、HBr或Cl2和HBr的混合氣體，所述Cl2、HBr用于對硅襯底進行刻蝕，HBr的流量為200標準暈升每分鐘?800標準暈升每分鐘，Cl2的流量為20sccm?10sccm ;偏置功率大于100W，偏置電壓大于10V，壓力為2毫托?200毫托，溫度為40°C?100。。。
[0055]本實施例中，刻蝕氣體還包括碳氟氣體，所述碳氟氣體包括CF4、CHF3> CH2F2, CH3F中的一種或多種，所述碳氟氣體用于刻蝕所述器件層和半導體基底，所述碳氟氣體的流量為50sccm?lOOsccm。所述刻蝕氣體還能夠包括O2,氧氣的流量為50sccm?10sccm, O2用于消耗碳氟氣體所形成的聚合物，所述聚合物層會附著于刻蝕過程中的刻蝕通孔側壁表面，對刻蝕形成的預設通孔側壁與襯底200表面的角度進行調控。所述刻蝕氣體還能夠包括載氣，在本實施例中，所述載氣為惰性氣體，所述載氣的流量為50SCCm?lOOOsccm。
[0056]本實施例中，由于在形成所述預設通孔201之前，對襯底200的第一表面210進行減薄，并且在所述第二表面220形成焊墊221，則刻蝕形成的預設通孔201底部暴露出所述焊墊221，使得后續(xù)形成于緩沖開口和通孔內的導電層能夠與所述焊墊221相接觸。
[0057]請參考圖6，去除所述預設通孔201周圍的部分掩膜層202，暴露出所述預設通孔201周圍的部分襯底200表面，使所述掩膜開口 203投影于襯底200表面的圖形尺寸增大。
[0058]在本實施例中，通過增大所述掩膜開口 203的尺寸，使所述掩膜層202能夠作為后續(xù)刻蝕形成緩沖開口的掩膜，由于增大掩膜開口 203尺寸工藝能夠對所增大的尺寸進行精確的調控，從而能夠使后續(xù)所形成的緩沖開口的頂部尺寸精確。而若直接在形成預設通孔201之后，形成用于刻蝕緩沖開口的掩膜，則受限于光刻工藝對準精度的限制，所述掩膜容易與所述預設通孔201的位置發(fā)生偏差，繼而影響后續(xù)所形成的緩沖開口與通孔的形貌，對所述緩沖開口分散后續(xù)形成的導電層應力的效果造成不良影響。因此，本實施例中通過直接擴大掩膜開口 203的尺寸，以使所述掩膜層202能夠作為刻蝕后續(xù)緩沖開口的掩膜。
[0059]所述去除所述預設通孔201周圍的部分掩膜層202的工藝為各向同性的干法刻蝕工藝或各向同性的濕法刻蝕工藝。由于各向同性的刻蝕工藝在各方向上的刻蝕速率相同，為了避免在擴大所述掩膜開口 203之后，所述掩膜層202也同時被去除，所述掩膜層202的厚度需要大于所述掩膜開口 203擴大的尺寸。在本實施例中，所述掩膜開口 203的側壁到所述預設通孔201側壁的距離為I微米?20微米，即后續(xù)形成的緩沖開口側壁頂部到通孔側壁的距離為5微米?20微米。而所述各向同性的刻蝕工藝能夠精確控制刻蝕厚度，從而能夠對所述掩膜開口 203擴大的尺寸進行調控，從而控制后續(xù)形成的緩沖開口的頂部尺寸。
[0060]在本實施例中，所述掩膜層202為光刻膠層；所述各向同性的干法刻蝕工藝的刻蝕氣體包括含氧氣體，所述含氧氣體包括O2或O3,所述含氧氣體的流量為1sccm?lOOsccm，偏置功率小于100W，偏置電壓小于1V ;所述濕法刻蝕工藝能夠為光刻膠的濕法去膠工藝。
[0061]請參考圖7，在去除所述預設通孔201 (如圖6所示)周圍的部分掩膜層202之后，以所述掩膜層202為掩膜，刻蝕所述襯底200，在所述襯底200內形成緩沖開口 204，位于所述緩沖開口 204底部的預設通孔201形成所述通孔201a，所述緩沖開口 204的側壁相對于襯底200表面傾斜，且所述緩沖開口 204的頂部尺寸大于底部尺寸。
[0062]所述緩沖開口 204以及底部的通孔201a用于形成硅通孔結構。當后續(xù)在所述襯底200表面、緩沖開口 204的側壁表面和所述通孔201a的側壁和底部表面形成導電層之后，由于所述緩沖開口 204的側壁相對于襯底200表面傾斜，且所述緩沖開口 204的頂部尺寸大于底部尺寸，能夠避免所述襯底200表面與通孔201a的側壁之間構成頂角，使得容易累積與頂角處的應力被分散，從而避免在所構成的頂角處累積應力。若所述頂角處累積應力，當后續(xù)于所述襯底200的第一表面210以及預設通孔201的側壁底部表面形成第一絕緣層之后，由于形成于所述頂角處的第一絕緣層厚度較薄，而且所述頂角處累積的應力會釋放，從而容易導致覆蓋于所述頂角處的第一絕緣層發(fā)生斷裂(crack)。而一旦所述第一絕緣層發(fā)生斷裂，后續(xù)在所述第一絕緣層表面形成導電層之后，所述導電層的材料會直接與所述襯底發(fā)生接觸，從而導致導電層與襯底200之間發(fā)生短路。因此，由于在形成所述緩沖開口204之后，能夠分散累積于頂角處的應力，從而能夠避免第一次絕緣層發(fā)生斷裂，避免后續(xù)形成的導電層與襯底200之間發(fā)生短路。
[0063]由于所述緩沖開口 204的側壁方向與襯底200表面以及通孔201a的側壁均不相同，使得形成于所述緩沖開口 204側壁表面的應力，與襯底200表面以及通孔201a側壁的應力方向均不相同，從而使得應力不集中在所述頂角處。
[0064]在本實施例中，所述緩沖開口 204的側壁表面為平面；在另一實施例中，所述緩沖開口的側壁表面為突出的圓弧面。形成所述緩沖開口 204有利于應力的分散，避免了所述第一絕緣層因受到過大的應力而發(fā)生斷裂，從而保證了導電層與襯底200之間的電隔離性能穩(wěn)定，避免導電層與襯底200之間發(fā)生短接，從而保證了所形成的硅通孔結構的性能穩(wěn)定、可罪性提聞。
[0065]形成所述緩沖開口 204的工藝為各向異性的干法刻蝕工藝。由于所述掩膜層202內的掩膜開口 203尺寸被擴大，暴露出所述預設通孔201的部分襯底200表面，沿所述掩膜層202對所述襯底200進行刻蝕，能夠使所形成的緩沖開口 204側壁沿所述掩膜開口 203的側壁向所述預設通孔201的側壁延伸，從而形成側壁傾斜的緩沖開口 204。
[0066]所述緩沖開口 204的側壁相對于襯底200表面傾斜的角度為30°?70° ;所述緩沖開口 204的深度為5微米?50微米。較佳的，所述緩沖開口 204的側壁相對于襯底200表面傾斜的角度為60°?70° ;所述緩沖開口 204的深度為5微米?20微米。
[0067]所述緩沖開口 204的側壁傾斜角度決定了分散應力的能力；若所述緩沖開口 204的側壁相對于襯底200表面傾斜度較小，則所述緩沖開口 204側壁到通孔201a側壁之間的頂角容易發(fā)生應力累積；若所述緩沖開口 204的側壁相對于襯底200表面傾斜度較大，則所述緩沖開口 204側壁到襯底200表面的頂角任容易發(fā)生應力累積。因此，需要對所述緩沖開口 204側壁相對于襯底200表面的傾斜角度進行調整，以使所述緩沖開口 204具有良好的應力分散效果。
[0068]所述各向異性的干法刻蝕工藝包括:偏置功率大于100W,偏置電壓大于10V,壓力為2毫托?200毫托；刻蝕氣體包括碳氟氣體，所述碳氟氣體能夠在對襯底200進行刻蝕的同時，在刻蝕形成的側壁表面形成聚合物層，所述碳氟氣體包括CF4、CHF3> CH2F2, CH3F中的一種或多種，所述碳氟氣體的流量為50sccm?10sccm ;所述刻蝕氣體還能夠包括O2,02的流量為50sccm?lOOsccm,所述O2用于消耗碳氟氣體所形成的聚合物；所述刻蝕氣體還能夠包括載氣，所述載氣為惰性氣體，所述載氣的流量為50sccm?lOOOsccm。通過調節(jié)所述碳氟氣體與O2氣體之間的比例，能夠對刻蝕形成的緩沖開口 204側壁表面相對于襯底200表面的傾斜角度進行調控。
[0069]請參考圖8，在所述襯底200表面、緩沖開口 204側壁表面、以及所述通孔201a的側壁表面形成第一絕緣層205。
[0070]在本實施例中，在形成所述第一絕緣層205之前，去除所述掩膜層202 (請參考圖7);去除所述掩膜層202的工藝能夠為濕法刻蝕工藝或干法刻蝕工藝。
[0071]所述第一絕緣層205用于在后續(xù)形成的導電層和襯底200之間進行電隔離。所述第一絕緣層205材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合；所述第一絕緣層205的形成工藝為化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。
[0072]在本實施例中，為了使后續(xù)形成的導電層與所述焊墊221相接觸，需要刻蝕去除所述通孔201a底部的部分第一絕緣層205材料，并暴露出所述焊墊221表面，在進行所述刻蝕工藝之前，能夠形成暴露出焊墊221表面的第一絕緣層205的圖形化光刻膠層，以所述圖形化光刻膠層為掩膜刻蝕所述第一絕緣層205，并在暴露出焊墊221之后，去除所述圖形化光刻膠層。
[0073]請參考圖9，在所述第一絕緣層205表面和通孔201a的底部表面形成導電層206。
[0074]在本實施例中，所述導電層206未填充滿所述緩沖開口 204和通孔201a。在另一實施例中，所述導電層填充滿所述緩沖開口 204和通孔201a。
[0075]所述導電層206貫穿所述襯底200，用于將與焊墊221連接的導電線路弓I出到襯底200第一表面210上，以便后續(xù)在襯底200的第一表面210進行植球、并進行后制程中的封測。
[0076]本實施例中，所述導電層206的形成工藝包括:在所述第一絕緣層205表面和通孔201a的底部表面形成導電膜；對所述導電膜進行圖形化工藝，直至暴露出位于襯底200第一表面210的第一絕緣層205表面,形成所述導電層206,且所述導電層206形成電路布線。
[0077]所述導電層206的材料為銅、鎢、鋁、鈦、鉭、氮化鈦、氮化鉭中的一種或多種組合；所述導電膜的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝、電鍍工藝或化學鍍工藝。在本實施例中，所述導電膜的材料為銅，所述導電膜的形成工藝為電鍍工藝，所述電鍍工藝包括:采用沉積工藝在第一絕緣層205表面和通孔201a的底部表面形成種子層；采用電鍍工藝在種子層表面生長導電材料，形成導電膜。
[0078]由于所述緩沖開口 204的側壁相對于襯底200表面傾斜，使得所述緩沖開口 204的側壁能夠分散應力，從而避免了所述第一絕緣層205受到的應力發(fā)生積累，從而保證了所述第一絕緣層205不會因過大的應力而發(fā)生斷裂，則由所述第一絕緣層205的電隔離效果穩(wěn)定，所述導電層206不會與襯底200發(fā)生接觸，則所述導電層206與襯底200之間不會發(fā)生短接。
[0079]對所述導電膜進行圖形化工藝包括:采用光刻工藝在所述導電膜表面形成圖形化光刻膠層；以所述圖形化光刻膠層為掩膜，采用各向異性的干法刻蝕工藝刻蝕所述導電膜，直至暴露出襯底200第一表面210為止。
[0080]請參考圖10，在所述導電層206表面形成填充滿所述緩沖開口 204和通孔201a的防焊層207，所述防焊層207暴露出部分導電層206表面。
[0081]在本實施例中，所述導電層206表面還形成有填充滿所述緩沖開口 204和通孔201a的防焊層207。所述防焊層207的材料為聚合物材料或無機絕緣材料，所述聚合物材料能夠為絕緣樹脂，所述無機絕緣材料能夠為氧化娃、氮化娃或氮氧化娃。
[0082]所述防焊層207用于保護由所述導電層206和第一絕緣層205 ;而所述防焊層207暴露出的導電層206表面后續(xù)用于進行焊接錫球的工藝。此外，所述防焊層207還有利于固定并保護所述導電層206和第一絕緣層205。
[0083]請參考圖11，在所暴露出的導電層206表面形成焊球208。
[0084]所述導電層206經過圖形化工藝并形成電路布線，而所述焊球208位于第一表面210的導電層206表面，所述焊球208能夠用于后續(xù)的封裝以及測試。所述刻蝕防焊層207的工藝為各向異性的干法刻蝕工藝；形成所述焊球208的工藝為植球工藝。
[0085]綜上，本實施例中，在襯底內形成通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，且所述緩沖開口的側壁相對于襯底表面傾斜，所述緩沖開口的頂部尺寸大于底部尺寸。當后續(xù)在所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面形成第一絕緣層，并在所述第一絕緣層表面形成導電層之后，由于所述襯底表面到所述通孔側壁之間具有所述緩沖開口的側壁進行過度，而所述緩沖開口的側壁相對于所述襯底表面傾斜，因此，所述緩沖開口側壁表面的應力被分散，從而避免了應力在襯底表面和通孔側壁之間發(fā)生累積，繼而避免所述第一絕緣層因受到過大應力而斷裂，使得所述導電層與襯底之間的電隔離效果穩(wěn)定。所形成的硅通孔結構的性能穩(wěn)定、可靠性提高。
[0086]相應的，本發(fā)明實施例還提供一種采用上述方法所形成的硅通孔結構，請繼續(xù)參考圖11,包括:襯底200 ;位于所述襯底200內的通孔(未示出)；位于所述襯底200內的緩沖開口(未示出)，所述緩沖開口位于所述通孔頂部，所述緩沖開口的側壁相對于襯底200表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸；位于所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面的第一絕緣層205 ;位于所述第一絕緣層205表面的導電層206a
[0087]以下將結合附圖進行詳細說明。
[0088]所述襯底200具有相對的第一表面210和第二表面220，所述緩沖開口頂部位于所述襯底200的第一表面210。
[0089]所述襯底200包括半導體基底。在本實施例中，所述襯底200還包括位于半導體基底包括的器件層，所述襯底200的第一表面210為非器件層表面；所述器件層內包括器件結構、導電結構、以及包圍所述器件結構和導電結構的介質層。在其它實施例中，所述襯底200還能夠僅為所述半導體基底。
[0090]所述半導體基底包括硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或II1-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。
[0091]所述器件結構包括晶體管的柵極結構、熔絲結構、電阻結構、電容結構、電感結構中的一種或多種。所述介質層位于所述半導體基底表面，且所述介質層覆蓋所述器件結構，用于使所述器件結構和導電結構之間相互電隔離；所述介質層的材料為氧化硅、氮化硅、氮氧化硅、低K介質材料、超低K介質材料中的一種或多種。所述導電結構用于使器件結構之間實現(xiàn)電互連，所述導電結構的材料包括金屬或金屬化合物，例如銅、鎢、鋁、鈦、鎳、氮化鈦和氮化鉭中的一種或多種組合。所述導電結構包括:位于半導體基底表面或器件結構表面的導電插塞、以及位于導電插塞頂部的電互連線，所述電互連線用于使導電插塞之間實現(xiàn)電連接，所述導電層206需要與所述導電結構相連接。
[0092]所述襯底200的第二表面220暴露出所述導電層206表面。本實施例中，所述襯底200第二表面220還具有位于導電層206表面的焊墊221 ;所述襯底200和焊墊221表面具有鈍化層222。所述焊墊221的材料包括銅、鎢、鋁、鈦、鎳、氮化鈦和氮化鉭中的一種或多種組合；所述鈍化層222的材料為無機絕緣材料或聚合物絕緣材料；所述無機絕緣材料包括氧化硅、氮化硅、氮氧化硅中的一種或多種。
[0093]在一實施例中，在所述襯底的第二表面和焊墊之間具有第二絕緣層，所述第二絕緣層的材料為絕緣材料，所述第二絕緣層用于使所述焊墊與襯底之間電隔離
[0094]所述緩沖開口以及底部的通孔內具有硅通孔結構，由于所述緩沖開口的側壁相對于襯底200表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸，能夠避免所述襯底200表面與通孔的側壁之間構成頂角，從而避免應力在所述襯底200表面和通孔側壁所構成的頂角處堆積；而由于所述緩沖開口的側壁方向與襯底200表面以及通孔的側壁均不相同，使得應力被分散，避免了所述第一絕緣層205因受到過大的應力累積而發(fā)生斷裂，從而保證了導電層206與襯底200之間的電隔離性能穩(wěn)定，避免導電層206與襯底200之間發(fā)生短接，從而保證了所形成的硅通孔結構的性能穩(wěn)定、可靠性提高。
[0095]所述緩沖開口的側壁相對于襯底200表面傾斜的角度為30°?70° ;所述緩沖開口的深度為5微米?50微米。較佳的，所述緩沖開口的側壁相對于襯底200表面傾斜的角度為60°?70° ;所述緩沖開口的深度為5微米?20微米。所述緩沖開口的側壁傾斜角度決定了應力的分散能力；若所述緩沖開口的側壁相對于襯底200表面傾斜度較小，則所述緩沖開口側壁到通孔側壁之間的頂角容易發(fā)生應力累積；若所述緩沖開口的側壁相對于襯底200表面傾斜度較大，則所述緩沖開口側壁到襯底200表面的頂角仍容易發(fā)生應力累積。因此，需要對所述緩沖開口側壁相對于襯底200表面的傾斜角度進行調整，以使所述緩沖開口具有良好的應力分散效果。
[0096]所述第一絕緣層205材料為氧化硅、氮化硅、氮氧化硅中的一種或多種組合；所述導電層206的材料為銅、鎢、鋁、鈦、鉭、氮化鈦、氮化鉭中的一種或多種組合。
[0097]在本實施例中，所述導電層206未填充滿所述緩沖開口和通孔,所述導電層206表面還具有填充滿所述緩沖開口和通孔的防焊層207，所述防焊層207暴露出部分導電層206表面；所述防焊層207暴露出的導電層206表面具有焊球208。在另一實施例中，所述導電層填充滿所述緩沖開口和通孔。
[0098]綜上，本實施例中，所述襯底內具有通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，且所述緩沖開口的側壁相對于襯底表面傾斜，所述緩沖開口的頂部尺寸大于底部尺寸。所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面具有第一絕緣層以及導電層，由于所述襯底表面到所述通孔側壁之間具有所述緩沖開口的側壁進行過度，而所述緩沖開口的側壁相對于所述襯底表面傾斜，因此，所述緩沖開口側壁表面的應力被分散，從而避免了所述應力在襯底表面和通孔側壁之間發(fā)生累積，繼而避免所述第一絕緣層因受到過大應力而斷裂，使得所述導電層與襯底之間的電隔離效果穩(wěn)定。所述硅通孔結構的性能穩(wěn)定、可罪性提聞。
[0099]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。
【權利要求】
1.一種硅通孔結構的形成方法，其特征在于，包括: 提供襯底； 在所述襯底內形成通孔和緩沖開口，所述緩沖開口位于所述通孔頂部，所述緩沖開口的側壁相對于襯底表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸； 在所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面形成第一絕緣層； 在所述第一絕緣層表面形成導電層。
2.如權利要求1所述的硅通孔結構的形成方法，其特征在于，所述襯底具有相對的第一表面和第二表面，所述緩沖開口的頂部位于所述襯底的第一表面。
3.如權利要求2所述的硅通孔結構的形成方法，其特征在于，還包括:在形成所述導電層之后，對所述襯底的第一表面進行減薄，直至暴露出所述導電層表面為止。
4.如權利要求1所述的硅通孔結構的形成方法，其特征在于，所述通孔和緩沖開口的形成方法包括:在所述襯底表面形成掩膜層，所述掩膜層內的掩膜開口投影于襯底表面的圖形與所述預設通孔頂部的形狀和位置一致；以所述掩膜層為掩膜，刻蝕所述襯底，在所述襯底內形成預設通孔，且在所述襯底表面形成掩膜層，所述預設通孔的側壁垂直于所述襯底表面，所述掩膜層內具有暴露出所述預設通孔的掩膜開口，所述掩膜開口的側壁與所述預設通孔的側壁齊平；去除所述預設通孔周圍的部分掩膜層，暴露出所述預設通孔周圍的部分襯底表面，使所述掩膜開口投影于襯底表面的圖形尺寸增大；在去除所述預設通孔周圍的部分掩膜層之后，以所述掩膜層為掩膜，刻蝕所述襯底，在所述襯底內形成緩沖開口，位于所述緩沖開口底部的預設通孔形成所述通孔。
5.如權利要求4所述的硅通孔結構的形成方法，其特征在于，所述掩膜層包括光刻膠層。
6.如權利要求4所述的硅通孔結構的形成方法，其特征在于，所述去除所述預設通孔周圍的部分掩膜層的工藝為各向同性的干法刻蝕工藝或各向同性的濕法刻蝕工藝。
7.如權利要求4所述的硅通孔結構的形成方法，其特征在于，形成所述緩沖開口的工藝為各向異性的干法刻蝕工藝。
8.如權利要求1所述的硅通孔結構的形成方法，其特征在于，所述第一絕緣層和導電層的形成工藝包括:在所述襯底表面、緩沖開口側壁表面、以及所述通孔的側壁表面形成第一絕緣層；在所述第一絕緣層表面和通孔的底部表面形成導電膜；對所述導電膜進行圖形化工藝，并暴露出位于襯底表面的第一絕緣層，形成所述導電層，且所述導電層形成電路布線。
9.如權利要求8所述的硅通孔結構的形成方法，其特征在于，所述導電膜填充或未填充滿所述緩沖開口和通孔；對所述導電膜進行圖形化工藝之后，在所述導電層和第一絕緣層表面形成防焊層。
10.一種硅通孔結構，其特征在于，包括: 襯底； 位于所述襯底內的通孔； 位于所述襯底內的緩沖開口，所述緩沖開口位于所述通孔頂部，所述緩沖開口的側壁相對于襯底表面傾斜，且所述緩沖開口的頂部尺寸大于底部尺寸； 位于所述緩沖開口側壁表面、以及所述通孔的側壁和底部表面的第一絕緣層； 位于所述第一絕緣層表面的導電層。
11.如權利要求10所述的硅通孔結構，其特征在于，所述襯底具有相對的第一表面和第二表面，所述緩沖開口的頂部位于所述襯底的第一表面。
12.如權利要求11所述的硅通孔結構，其特征在于，所述襯底的第二表面暴露出所述導電層表面。
13.如權利要求10所述的硅通孔結構，其特征在于，所述襯底包括半導體基底。
14.如權利要求13所述的硅通孔結構，其特征在于，所述襯底還包括:位于半導體基底包括的器件層，所述襯底的第二表面為器件層表面，所述器件層內包括器件結構、導電結構、以及包圍所述器件結構和導電結構的介質層。
15.如權利要求10所述的硅通孔結構，其特征在于，所述緩沖開口的側壁相對于襯底表面傾斜的角度為30°?70° ;所述緩沖開口的深度為5微米?50微米。
16.如權利要求10所述的硅通孔結構，其特征在于，所述導電層填充或未填充滿所述緩沖開口和通孔，所述導電層表面還具有防焊層。
【文檔編號】H01L21/768GK104377180SQ201410683126
【公開日】2015年2月25日 申請日期:2014年11月24日 優(yōu)先權日:2014年11月24日
【發(fā)明者】王之奇, 喻瓊, 楊瑩, 王蔚 申請人:蘇州晶方半導體科技股份有限公司