一種ito結構的led芯片結構及其制備方法
【專利摘要】本發(fā)明涉及一種ITO結構的LED芯片結構及其制備方法，在襯底上外延成核層、非摻雜GaN層、N型摻雜GaN層、InGaN/GaN多量子阱結構；外延生長多量子阱結構后，終止生長，采用P型摻雜ITO層代替?zhèn)鹘y(tǒng)的P型GaN外延層；在P型摻雜ITO層上制備P電極，刻蝕至N型摻雜GaN層，在其上制備N電極；所述P電極對應設置在P型摻雜ITO層上；對所述外延片進行刻蝕，在N型摻雜GaN層上制作N電極。本發(fā)明可以避免InGaN/GaN多量子阱結構后升溫生長P-GaN所帶來的In組分布不均勻，有利于提高波長均勻性；避免P-GaN外延生長，降低成本，提高產(chǎn)能；采用高透光、高電導率的ITO超薄層作為P型電流擴展層，可以有效的提高光出射效率，提高外量子效率。
【專利說明】一種ITO結構的LED芯片結構及其制備方法

【技術領域】
[0001]本發(fā)明涉及一種ITO結構的LED芯片結構及其制備方法，屬半導體外延和芯片【技術領域】。

【背景技術】
[0002]隨著現(xiàn)代工業(yè)的發(fā)展，全球能源危機和大氣污染問題日益突出。LED具有高光效、低電耗、長壽命、高安全性、高環(huán)保等優(yōu)勢，是一種理想的照明方式，越來越多國家的重視。
[0003]白熾燈、鹵鎢燈光效為12-24流明/瓦，熒光燈50?70流明/瓦，鈉燈90?140流明/瓦，大部分的耗電變成熱量損耗。LED光效經(jīng)改良后將達到達50?200流明/瓦，而且其光的單色性好、光譜窄，無需過濾可直接發(fā)出有色可見光LED單管功率0.03?0.06瓦，采用直流驅動，單管驅動電壓1.5?3.5伏，電流15?18毫安，反應速度快，可在高頻操作。同樣照明效果的情況下，耗電量是白熾燈泡的八分之一，熒光燈管的二分之一。LED燈體積小、重量輕，環(huán)氧樹脂封裝，可承受高強度機械沖擊和震動，不易破碎。平均壽命達10萬小時，可以大大降低燈具的維護費用。發(fā)熱量低，無熱輻射，冷光源，可以安全觸摸，能精確控制光型及發(fā)光角度，光色柔和，無眩光；不含汞、鈉元素等可能危害健康的物質。內(nèi)置微處理系統(tǒng)可以控制發(fā)光強度，調整發(fā)光方式，實現(xiàn)光與藝術結合。同時，LED為全固體發(fā)光體，耐震、耐沖擊不易破碎，廢棄物可回收，沒有污染。光源體積小，可以隨意組合，易開發(fā)成輕便薄短小型照明產(chǎn)品，也便于安裝和維護。
[0004]開展LED相關研究、發(fā)展照明產(chǎn)業(yè)對國家能源的可持續(xù)發(fā)展具有非常重要的意義。目前，LED照明面臨的主要問題為電光轉換效率不夠高，還有較大提升空間，可靠性較差的問題，尚不能滿足大規(guī)模民用的需求。P-GaN層起形成PN結和電流擴展的作用，優(yōu)化P-GaN層結構與工藝是提高LED發(fā)光效率和均勻性的重要技術方向之一。目前，大多采用交叉電極等方法減小電流橫向電阻，導致電流擴展困難所導致的橫向發(fā)光效率不均勻。但是，不透明的金屬電極會反射和吸收出射光線，從而降低LED有效出光面積，進而降低亮度。為了減少電極對出射光的吸收和反射，萃取更多的光能，透明電極的相關研究成為LED芯片【技術領域】熱點之一。
[0005]ITO膜層的主要成份是氧化銦錫，其禁帶寬度為3.5-4.3eV，在可見光范圍的光透過率大于85%,電阻率小于10 3 Ω.cm。米用ITOP型層,可以避免金屬電極對光的反射和吸收，從而增大出光區(qū)域面積，提高LED芯片的亮度。同時，ITO制備方法成熟，且具備商業(yè)生產(chǎn)標準，現(xiàn)已廣泛地應用于平板顯示器件、太陽能電池、特殊功能窗口涂層及其他光電器件領域，是目前IXD、PDP、0LED、觸摸屏等各類平板顯示器件唯一的透明導電電極材料。ITO具有高度的穩(wěn)定性，可以廣泛應用于各種使用環(huán)境。耐堿為浸入60°C、濃度為10%氫氧化鈉溶液中5分鐘后，ITO層方塊電阻變化值不超過10%。耐酸為浸入250C、濃度為6%鹽酸溶液中5分鐘后，ITO層方塊電阻變化值不超過10%。耐溶劑為在250C、丙酮、無水乙醇或100份去離子水加3分EClOl配制成的清洗液中5分鐘后，ITO層方塊電阻變化值不超過10%。附著力:在膠帶貼附在膜層表面并迅速撕下，膜層無損傷；或連撕三次后，ITO層方塊電阻變化值不超過10%。熱穩(wěn)定性:在300°C的空氣中，加熱30分鐘后，ITO導電膜方塊電阻值應不大于原方塊電阻的300%。較低的電阻率(約為10_4Ω.cm)可見光透過率可達85%以上。它的高透光性和良好的導電性，以及高穩(wěn)定性非常適合作為更加適合作為LED芯片的透明導電層。


【發(fā)明內(nèi)容】

[0006]本發(fā)明利用ITO材料的高電導率和高透光性，可以有效的緩解目前LED芯片存在的金屬電極遮擋面積占芯片有效出光面積較大，P-GaN橫向擴展困難等問題。
[0007]本發(fā)明采用的技術方案為，一種ITO結構的LED，其包括有襯底1、成核層2、非摻雜GaN層3、N型摻雜GaN層4、InGaN/GaN多量子阱結構5、P型摻雜ITO層6、P電極7、N電極8 ;其中，所述襯底1、成核層2、非摻雜GaN層3、N型摻雜GaN層4、InGaN/GaN多量子阱結構5、P型摻雜ITO層6、P電極7從下至上依次層疊設置；所述P電極7對應設置在P型摻雜ITO層6上；對所述外延片進行刻蝕，在N型摻雜GaN層4上制作N電極8。
[0008]外延生長多量子阱結構后，終止生長，采用P型ITO代替?zhèn)鹘y(tǒng)的P型GaN外延層。
[0009]所述襯底I可為藍寶石、Si和SiC等。
[0010]所述成核層2可為低溫GaN層、高溫GaN、高溫AlN層及其組成的多晶格結構層。
[0011]所述P 電極 7 和 N 電極 8 的金屬為 Ti/Au、Ti/Pt/Au、Ti/Al/Au、N1、Ni/Au、Cr/Au、Pd、Ti/Pd/Au、Pd/Au 中的一種。
[0012]所述外延片可為多種材料體系,如GaAs、GaN、ZnO等。
[0013]InGaN/GaN多量子阱結構為5-20個周期，根據(jù)需要可以調整不同的生長溫度以及摻雜濃度。
[0014]一種ITO結構的LED芯片制備方法，制備上述LED芯片的工藝如下，
[0015]I)使用MOCVD或MBE生長LED外延片，在外延InGaN/GaN多量子阱層后終止生長；
[0016]2)對所述外延片進行表面酸洗；
[0017]3)對所述外延片依次進行正面勻膠、曝光、顯影處理，形成由光刻膠構成的InGaN/GaN多量子阱臺面刻蝕圖形，并去除圖形上方的殘膠；
[0018]4)采用ICP對所示外延片的InGaN/GaN多量子阱進行刻蝕，至N-GaN層終止；
[0019]5)對外延片進行依次進行正面勻膠、曝光、顯影處理，形成P型ITO生長臺面圖形，并去P型ITO生長圖形上方的殘膠；
[0020]6)利用光刻膠構成的ITO生長圖形作為掩模，使用磁控濺射法、脈沖電鍍法或電弧離子鍍法制備ITO薄膜，剝離形成P-1TO層；
[0021]7)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的P電極臺面圖形，并去除圖形上方的殘膠；
[0022]8)在P-1TO上制備P電極并退火；
[0023]9)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的N電極臺面圖形，并去除圖形上方的殘膠；
[0024]10)在N-GaN上制備N電極并退火。
[0025]本發(fā)明的有益效果如下:
[0026]采用P型ITO代替與現(xiàn)有P-GaN層，可以避免InGaN/GaN多量子阱結構后升溫生長P-GaN所帶來的In組分布不均勻，有利于提高波長均勻性；避免P-GaN外延生長，降低成本，提高產(chǎn)能；采用高透光、高電導率的ITO超薄層作為P型電流擴展層，可以有效的提高光出射效率，提高外量子效率。

【專利附圖】

【附圖說明】
[0027]圖1是本發(fā)明的一個優(yōu)選LED芯片結構示意圖。
[0028]圖中:1、襯底；2、成核層；3、U_GaN；4,N-GaN ;5、InGaN/GaN 多量子阱；6、P_IT0 層；7、P電極；8、Ν電極。

【具體實施方式】
[0029]下面結合實施例對本發(fā)明作進一步描述，但不應以此限制本發(fā)明的保護范圍。
[0030]實施例一
[0031]參見附圖1所示，一種ITO結構LED芯片結構及其制備方法，包括下列步驟:
[0032]I)使用MOCVD或MBE在襯底I上生長成核層2，生長溫度為520_570°C，厚度為10_30nm ；
[0033]2)在成核層2上生長U-GaN層3，生長溫度為1080°C，厚度為2-4 μ m，為非故意不摻雜層;
[0034]3)在U-GaN層3上生長N-GaN層4，生長溫度為1080°C，厚度為0.2-1 μ m, Si摻雜，濃度為5E17?3E18 ；
[0035]4)在N-GaN層4上生長InGaN/GaN多量子阱層5約5_10周期，其中生長溫度為InGaN層650-850°C，GaN層700-900°C，In組分為10%，最后生長截止層為GaN層；
[0036]5)對所述外延片進行表面酸洗；
[0037]6)對所述外延片依次進行正面勻膠、曝光、顯影處理，形成由光刻膠構成的InGaN/GaN多量子阱層5的臺面刻蝕圖形，并去除圖形上方的殘膠；
[0038]7)采用ICP對所示外延片的InGaN/GaN多量子阱層5進行刻蝕，至N-GaN層4終止;
[0039]8)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的N電極8的臺面圖形，并去除圖形上方的殘膠；
[0040]9)在N-GaN層4上制備N電極8并退火。
[0041]10)對外延片進行依次進行正面勻膠、曝光、顯影處理，形成P型ITO層6的生長臺面圖形，并去P型ITO層6的生長圖形上方的殘膠；
[0042]11)由光刻膠構成的P型ITO層6的生長圖形上，使用磁控濺射法、脈沖電鍍法或電弧離子鍍法制備P型ITO層6 ;
[0043]12)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的P電極7的臺面圖形，并去除圖形上方的殘膠；
[0044]13)在P型ITO層6上制備P電極7并退火，完成芯片制作。制備上述LED芯片的工藝為:
[0045]I)使用MOCVD或MBE在襯底I上生長成核層2，生長溫度為520_570°C，厚度為10_30nm ；
[0046]2)在成核層2上生長U-GaN層3，生長溫度為1080°C，厚度為2-4 μ m，為非故意不摻雜層;
[0047]3)在U-GaN層3上生長N-GaN層4，生長溫度為1080°C，厚度為0.2-1 μ m, Si摻雜，濃度為5E17?3E18 ；
[0048]4)在N-GaN層4上生長InGaN/GaN多量子阱層5約5_10周期，其中生長溫度為InGaN層650-850°C，GaN層700-900°C，In組分為10%，最后生長截止層為GaN層；
[0049]5)對所述外延片進行表面酸洗；
[0050]所述酸洗采用如下兩步清洗流程:①有機溶劑一去離子水一無機酸一氫氟酸一去離子水；②堿性過氧化氫溶液一去離子水一酸性過氧化氫溶液一去離子水；
[0051]6)對所述外延片依次進行正面勻膠、曝光、顯影處理，形成由光刻膠構成的InGaN/GaN多量子阱層5的臺面刻蝕圖形，并去除圖形上方的殘膠；
[0052]7)采用ICP對所示外延片的InGaN/GaN多量子阱層5進行刻蝕，至N-GaN層4終止;
[0053]8)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的N電極8的臺面圖形，并去除圖形上方的殘膠；
[0054]9)在N-GaN層4上制備N電極8并退火。
[0055]10)對外延片進行依次進行正面勻膠、曝光、顯影處理，形成P型ITO層6的生長臺面圖形，并去P型ITO層6的生長圖形上方的殘膠；
[0056]11)由光刻膠構成的P型ITO層6的生長圖形上，使用磁控濺射法、脈沖電鍍法或電弧離子鍍法制備P型ITO層6，要求最大透過率大于90%，方阻小于60 Ω / 口，電阻率為小于 5E-4 Ω.cm ;
[0057]12)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的P電極7的臺面圖形，并去除圖形上方的殘膠；
[0058]13)在P型ITO層6上制備P電極7并退火，完成芯片制作。
【權利要求】
1.一種ITO結構的LED，其特征在于:該結構包括有襯底(I)、成核層(2)、非摻雜GaN層(3)、N型摻雜GaN層(4)、InGaN/GaN多量子阱結構(5)、P型摻雜ITO層(6)、P電極(7)、N電極(8);其中，所述襯底(I)、成核層(2)、非摻雜GaN層(3)、N型摻雜GaN層(4)、InGaN/GaN多量子阱結構(5)、P型摻雜ITO層(6)、P電極(7)從下至上依次層疊設置；所述P電極(7)對應設置在P型摻雜ITO層(6)上；對所述外延片進行刻蝕，在N型摻雜GaN層(4)上制作N電極⑶； 外延生長多量子阱結構后，終止生長，采用P型ITO代替?zhèn)鹘y(tǒng)的P型GaN外延層； 所述襯底(I)可為藍寶石、Si和SiC ； 所述成核層(2)可為低溫GaN層、高溫GaN、高溫AlN層及其組成的多晶格結構層； 所述 P 電極(7)和 N 電極(8)的金屬為 Ti/Au、Ti/Pt/Au、Ti/Al/Au、N1、Ni/Au、Cr/Au、Pd、Ti/Pd/Au、Pd/Au 中的一種； 所述外延片可為多種材料體系，如GaAs、GaN、ZnO ； InGaN/GaN多量子阱結構為5-20個周期，根據(jù)需要可以調整不同的生長溫度以及摻雜濃度。
2.—種ITO結構的LED芯片制備方法，其特征在于:其制備工藝如下， 1)使用MOCVD或MBE生長LED外延片，在外延InGaN/GaN多量子阱層后終止生長； 2)對所述外延片進行表面酸洗； 3)對所述外延片依次進行正面勻膠、曝光、顯影處理，形成由光刻膠構成的InGaN/GaN多量子阱臺面刻蝕圖形，并去除圖形上方的殘膠； 4)采用ICP對所示外延片的InGaN/GaN多量子阱進行刻蝕，至N-GaN層終止； 5)對外延片進行依次進行正面勻膠、曝光、顯影處理，形成P型ITO生長臺面圖形，并去P型ITO生長圖形上方的殘膠； 6)利用光刻膠構成的ITO生長圖形作為掩模，使用磁控濺射法、脈沖電鍍法或電弧離子鍍法制備ITO薄膜，剝離形成P-1TO層； 7)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的P電極臺面圖形，并去除圖形上方的殘膠； 8)在P-1TO上制備P電極并退火； 9)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的N電極臺面圖形，并去除圖形上方的殘膠； 10)在N-GaN上制備N電極并退火。
3.根據(jù)權利要求2所述的一種ITO結構的LED芯片制備方法，其特征在于:該方法包括下列步驟， 1)使用MOCVD或MBE在襯底(I)上生長成核層(2)，生長溫度為520_570°C，厚度為10_30nm ； 2)在成核層(2)上生長U-GaN層(3)，生長溫度為1080°C，厚度為2_4μ m,為非故意不摻雜層； 3)在U-GaN層(3)上生長N-GaN層(4)，生長溫度為1080°C，厚度為0.2-1 μ m, Si摻雜，濃度為5E17?3E18 ； 4)在N-GaN層(4)上生長InGaN/GaN多量子阱層(5)約5_10周期，其中生長溫度為InGaN層650-850°C，GaN層700-900°C，In組分為10%，最后生長截止層為GaN層； 5)對所述外延片進行表面酸洗； 6)對所述外延片依次進行正面勻膠、曝光、顯影處理，形成由光刻膠構成的InGaN/GaN多量子阱層(5)的臺面刻蝕圖形，并去除圖形上方的殘膠； 7)采用ICP對所示外延片的InGaN/GaN多量子阱層(5)進行刻蝕，至N-GaN層(4)終止; 8)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的N電極(8)的臺面圖形，并去除圖形上方的殘膠； 9)在N-GaN層(4)上制備N電極⑶并退火； 10)對外延片進行依次進行正面勻膠、曝光、顯影處理，形成P型ITO層(6)的生長臺面圖形，并去P型ITO層(6)的生長圖形上方的殘膠； 11)由光刻膠構成的P型ITO層(6)的生長圖形上，使用磁控濺射法、脈沖電鍍法或電弧離子鍍法制備P型ITO層(6)； 12)對所述外延片依次進行勻膠、曝光、顯影處理，形成由光刻膠構成的P電極(7)的臺面圖形，并去除圖形上方的殘膠； 13)在P型ITO層(6)上制備P電極(7)并退火，完成芯片制作。
【文檔編號】H01L33/06GK104300053SQ201410535949
【公開日】2015年1月21日 申請日期:2014年10月11日 優(yōu)先權日:2014年10月11日
【發(fā)明者】王智勇, 楊翠柏, 張楊, 楊光輝 申請人:北京工業(yè)大學