寄生晶閘管以及靜電保護(hù)電路的制作方法
【專利摘要】本發(fā)明的寄生晶閘管，包括有半導(dǎo)體襯底、N阱、P阱、第一偽柵、第二偽柵、P型觸發(fā)電壓調(diào)整區(qū)、N型摻雜區(qū)以及P型摻雜區(qū)。本發(fā)明中，在N阱與P阱之間的半導(dǎo)體襯底表面形成第一偽柵，使得晶閘管在工作時(shí)，電流通過可以直接在N阱和P阱的表面流通，使得電流通路路徑縮短，電路通路的內(nèi)阻減小，因而具有開啟速度快、觸發(fā)電壓低的特點(diǎn)，另一方面，通過在P阱中設(shè)置P型觸發(fā)電壓調(diào)整區(qū)，并且在P型觸發(fā)電壓調(diào)整區(qū)外接一觸發(fā)電路形成的靜電保護(hù)電路，通過觸發(fā)電路提升P型觸發(fā)電壓調(diào)整區(qū)的電位，使得寄生晶閘管觸發(fā)，因此，能夠進(jìn)一步降低寄生晶閘管觸發(fā)導(dǎo)通電壓。
【專利說明】寄生晶閘管以及靜電保護(hù)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路靜電保護(hù)電路設(shè)計(jì)領(lǐng)域，尤其涉及一種寄生晶閘管以及靜電保護(hù)電路。

【背景技術(shù)】
[0002]如今，隨著集成電路制造工藝的改進(jìn)，CMOS集成電路的特征尺寸也越來越小。然而，隨之而來的，集成電路對于靜電放電(ESD,Electrostatic Discharge)的防護(hù)能力也越來越弱，即隨著器件尺寸的越來越小，器件所能承受的靜電電壓也越來越小。并且，由于集成電路所處的工作環(huán)境中的靜電并不會(huì)因?yàn)榧呻娐烦叽绲目s小而有任何改變，因此，與大尺寸集成電路相比，現(xiàn)今采用深亞微米制造工藝制造的集成電路更容易受到靜電放電的影響而損壞。
[0003]集成電路組件中首先遭遇靜電放電的通常為直接耦接至集成電路芯片的焊墊或端子的輸入/輸出電路。因而，靜電放電保護(hù)電路通常也與輸入/輸出電路相連。目前，晶閘管又稱為可控娃整流器(SCR, Silicon Controlled Rectifier)由于具有良好的靜電放電保護(hù)特性以及相對較小的器件面積而被廣泛應(yīng)用于集成電路的靜電放電保護(hù)電路上。通常都是通過設(shè)計(jì)器件結(jié)構(gòu)來生成寄生的晶閘管來提供靜電放電保護(hù)。
[0004]圖1為現(xiàn)有的一種寄生晶閘管的半導(dǎo)體剖面結(jié)構(gòu)圖，P型注入?yún)^(qū)150、N阱110以及P阱120構(gòu)成寄生PNP管T1，N阱110、P阱120以及N型注入?yún)^(qū)160構(gòu)成寄生NPN管T2。寄生PNP管Tl的發(fā)射極(P+型注入?yún)^(qū)150)連接至陽極，集電極(P阱120)通過P阱120的寄生內(nèi)阻Rpwell以及P型連接區(qū)170連接至陰極；所述寄生NPN管的發(fā)射極(N型注入?yún)^(qū)160)連接至陰極，集電極(N阱110)通過N阱110的寄生內(nèi)阻Rnwell以及N型連接區(qū)140連接至陽極；同時(shí)，由于所述寄生PNP管Tl的基極(N阱110)以及寄生NPN管T2的基極(P阱120)同時(shí)作為對方的集電極，因此可視為寄生PNP管Tl以及寄生NPN管T2的基極與對方的集電極直接連接。
[0005]如圖1中箭頭的方向所示，寄生晶閘管工作時(shí)，主要電流的流經(jīng)區(qū)域依次為陽極、P+型注入?yún)^(qū)150、N阱110、P阱120、N型注入?yún)^(qū)160、陰極。即PNPN結(jié)構(gòu)。由于淺溝槽隔離180的阻隔，上述電流需要繞過淺溝槽隔離180的底部，路徑太長。一方面，在寄生晶閘管導(dǎo)通時(shí)，內(nèi)阻過高容易影響晶閘管開啟速度；另一方面，對于寄生晶閘管的PNPN結(jié)構(gòu)，其觸發(fā)電壓的大小取決于中間N阱110與P阱120的反向擊穿電壓的大小，而圖1中N阱110與P阱120的接觸界面位于淺溝槽隔離180的底部，電流路徑將使得該界面處形成的反向電壓小于加載在寄生晶閘管陽極以及陰極上的電壓，相當(dāng)于抬高了寄生晶閘管的觸發(fā)電壓。
[0006]為了解決以上問題，本領(lǐng)域技術(shù)人員提出如圖2所示的低壓寄生晶閘管，其觸發(fā)電壓取決于N型注入?yún)^(qū)260與P阱270之間的擊穿電壓，N型注入?yún)^(qū)260與P阱270之間的擊穿電壓要低于圖1中所示的寄生晶閘管的N阱110與P阱120之間的擊穿電壓，同時(shí)，其中的電流回路也縮短了，但是，圖2所示的寄生晶閘管還不能解決問題。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于，提供一種觸發(fā)電壓低的寄生晶閘管，以及與寄生晶體管外接一觸發(fā)電路構(gòu)成的靜電保護(hù)電路，避免由于電流通路路徑過長以及點(diǎn)穿電壓高導(dǎo)致的觸發(fā)電壓太高、開啟速度過慢的問題。
[0008]為解決上述技術(shù)問題，本發(fā)明提供一種寄生晶閘管，包括；
[0009]半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)包括有相鄰的N阱和P阱；
[0010]第一偽柵和第二偽柵，所述第一偽柵和所述第二偽柵位于所述半導(dǎo)體襯底的表面，所述第一偽柵同時(shí)覆蓋部分所述N阱和部分所述P阱，所述第二偽柵覆蓋部分所述P講；
[0011]P型觸發(fā)電壓調(diào)整區(qū)，所述P型觸發(fā)電壓調(diào)整區(qū)位于所述第一偽柵和所述第二偽柵之間的所述P阱內(nèi)；以及
[0012]N型摻雜區(qū)和P型摻雜區(qū)，所述N型摻雜區(qū)位于所述第二偽柵相對于所述P型觸發(fā)電壓調(diào)整區(qū)另一側(cè)的所述P阱內(nèi)，所述P型摻雜區(qū)位于所述第一偽柵相對于所述P型觸發(fā)電壓調(diào)整區(qū)另一側(cè)的所述N阱內(nèi)。
[0013]進(jìn)一步的，所述寄生晶閘管還包括N型連接區(qū)和P型連接區(qū)，所述N型連接區(qū)位于所述P型摻雜區(qū)的相對于所述第一偽柵的另一側(cè)的所述N阱內(nèi)，所述P型連接區(qū)位于所述N型摻雜區(qū)相對于所述第二偽柵的另一側(cè)的所述P阱內(nèi)。
[0014]進(jìn)一步的，所述寄生晶閘管還包括陽極和陰極，所述陽極連接至所述P型摻雜區(qū)和所述N型連接區(qū)，所述陰極連接至所述N型摻雜區(qū)和所述P型連接區(qū)。
[0015]進(jìn)一步的，所述寄生晶閘管還包括有淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)隔離所述P型摻雜區(qū)和所述N型連接區(qū)以及所述N型摻雜區(qū)和所述P型連接區(qū)。
[0016]本發(fā)明還提供一種靜電保護(hù)電路，包括；以上所述的寄生晶閘管以及與所述P型觸發(fā)電壓調(diào)整區(qū)連接的觸發(fā)電路。
[0017]進(jìn)一步的，所述觸發(fā)電路包括RC回路以及反相器電路。
[0018]進(jìn)一步的，所述反相器電路包括柵極和漏極相互連接的PMOS和NM0S，所述漏極與所述P型觸發(fā)電壓調(diào)整區(qū)連接。
[0019]進(jìn)一步的，所述PMOS的源極連接所述陰極，所述NMOS的源極連接所述陽極。
[0020]進(jìn)一步的，所述RC回路中的電阻和電容的耦合點(diǎn)連接所述柵極。
[0021 ] 進(jìn)一步的，所述電阻連接所述陰極，所述電容連接所述陽極。
[0022]與現(xiàn)有技術(shù)相比，本發(fā)明寄生晶閘管以及靜電保護(hù)電路具有以下優(yōu)點(diǎn)；
[0023]本發(fā)明提供的寄生晶閘管，包括有半導(dǎo)體襯底、N阱、P阱、第一偽柵、第二偽柵、P型觸發(fā)電壓調(diào)整區(qū)、N型摻雜區(qū)以及P型摻雜區(qū)。本發(fā)明中，在N阱與P阱之間的半導(dǎo)體襯底表面形成第一偽柵，使得晶閘管在工作時(shí)，電流通過可以直接在N阱和P阱的表面流通，使得電流通路路徑縮短，電路通路的內(nèi)阻減小，因而具有開啟速度快、觸發(fā)電壓低的特點(diǎn)，另一方面，通過在P阱中設(shè)置P型觸發(fā)電壓調(diào)整區(qū)，并且在P型觸發(fā)電壓調(diào)整區(qū)外接一觸發(fā)電路形成的靜電保護(hù)電路，通過觸發(fā)電路提升P型觸發(fā)電壓調(diào)整區(qū)的電位，使得寄生晶閘管觸發(fā)，因此，能夠進(jìn)一步降低寄生晶閘管觸發(fā)導(dǎo)通電壓。

【專利附圖】

【附圖說明】
[0024]圖1為現(xiàn)有技術(shù)中寄生晶閘管的靜電保護(hù)結(jié)構(gòu)示意圖；
[0025]圖2為現(xiàn)有技術(shù)中低壓寄生晶閘管的靜電保護(hù)結(jié)構(gòu)示意圖；
[0026]圖3為本發(fā)明中寄生晶閘管的靜電保護(hù)電路的結(jié)構(gòu)示意圖；
[0027]圖4為本發(fā)明中第一實(shí)施例中靜電保護(hù)電路的結(jié)構(gòu)示意圖；
[0028]圖5為本發(fā)明中第二實(shí)施例中靜電保護(hù)電路的結(jié)構(gòu)示意圖；
[0029]圖6為本發(fā)明中第三實(shí)施例中靜電保護(hù)電路的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0030]下面將結(jié)合示意圖對本發(fā)明的寄生晶閘管以及靜電保護(hù)電路進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0031]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0032]本發(fā)明的核心思想在于，提供的寄生晶閘管包括有半導(dǎo)體襯底、N阱、P阱、第一偽柵、第二偽柵、P型觸發(fā)電壓調(diào)整區(qū)、N型摻雜區(qū)以及P型摻雜區(qū)。本發(fā)明中，在N阱與P阱之間的半導(dǎo)體襯底表面形成第一偽柵，使得晶閘管在工作時(shí)，電流通過可以直接在N阱和P阱的表面流通，使得電流通路路徑縮短，電路通路的內(nèi)阻減小，因而具有開啟速度快、觸發(fā)電壓低的特點(diǎn)，另一方面，通過在P阱中設(shè)置P型觸發(fā)電壓調(diào)整區(qū)，并且在P型觸發(fā)電壓調(diào)整區(qū)外接一觸發(fā)電路形成的靜電保護(hù)電路，通過觸發(fā)電路提升P型觸發(fā)電壓調(diào)整區(qū)的電位，使得寄生晶閘管觸發(fā)，因此，能夠進(jìn)一步降低寄生晶閘管觸發(fā)導(dǎo)通電壓。
[0033]具體的結(jié)合上述核心思想，本發(fā)明的寄生晶閘管的結(jié)構(gòu)參考圖3所示，寄生晶閘管包括半導(dǎo)體襯底300，位于所述半導(dǎo)體襯底300內(nèi)相鄰的N阱310和P阱320，在本發(fā)明中，所述半導(dǎo)體襯底300以P型襯底為例進(jìn)行說明。
[0034]寄生晶閘管還包括第一偽柵330和第二偽柵340，所述第一偽柵330和所述第二偽柵340位于所述半導(dǎo)體襯底300的表面，所述第一偽柵330同時(shí)覆蓋部分所述N阱310和部分所述P阱320，所述第二偽柵340覆蓋部分所述P阱320。
[0035]P型觸發(fā)電壓調(diào)整區(qū)350，所述P型觸發(fā)電壓調(diào)整區(qū)350位于所述第一偽柵330和所述第二偽柵340之間的所述P阱320內(nèi)。
[0036]N型摻雜區(qū)360和P型摻雜區(qū)370，所述N型摻雜區(qū)360位于所述第二偽柵相340對于所述P型觸發(fā)電壓調(diào)整區(qū)350另一側(cè)的所述P阱320內(nèi)，所述P型摻雜區(qū)370位于所述第一偽柵330相對于所述P型觸發(fā)電壓調(diào)整區(qū)350另一側(cè)的所述N阱310內(nèi)。
[0037]所述寄生晶閘管還包括N型連接區(qū)380和P型連接區(qū)390，所述N型連接區(qū)380位于所述P型摻雜區(qū)370的相對于所述第一偽柵330的另一側(cè)的所述N阱310內(nèi)，所述P型連接區(qū)390位于所述N型摻雜區(qū)360相對于所述第二偽柵340的另一側(cè)的所述P阱320內(nèi)。
[0038]所述寄生晶閘管還包括陽極和陰極，所述陽極連接至所述P型摻雜區(qū)370和所述N型連接區(qū)380，所述陰極連接至所述N型摻雜區(qū)360和所述P型連接區(qū)390。
[0039]所述寄生晶閘管還包括有淺溝槽隔離結(jié)構(gòu)400，所述淺溝槽隔離結(jié)構(gòu)400隔離所述P型摻雜區(qū)370和所述N型連接區(qū)380以及所述N型摻雜區(qū)360和所述P型連接區(qū)390。
[0040]在本發(fā)明的寄生晶閘管中，所述P型注入?yún)^(qū)370、所述N阱310以及所述P阱320構(gòu)成寄生PNP管Tl，所述N阱310、所述P阱320以及所述N型注入?yún)^(qū)360構(gòu)成寄生NPN管T2。則所述寄生PNP管Tl的發(fā)射極(P型注入?yún)^(qū)370)直接連接至晶閘管的陽極，集電極(P阱320)則通過P阱320的寄生內(nèi)阻Rpwell經(jīng)由P型連接區(qū)390連接至晶閘管的陰極；同樣所述寄生PNP管T2的發(fā)射極(N型注入?yún)^(qū)360)直接連接至晶閘管的陰極，而集電極(N阱310)則通過N阱310的寄生內(nèi)阻Rnwell經(jīng)由N型連接區(qū)380連接至晶閘管的陽極。由于所述寄生PNP管Tl的基極(N型310)以及寄生NPN管T2的基極(P阱320)同時(shí)作為對方的集電極，因此可視為寄生PNP管Tl以及寄生NPN管T2的基極與對方的集電極直接連接，上述連接方式即構(gòu)成了典型的晶閘管電路。而P型注入?yún)^(qū)370、N阱310、P阱320、N型注入?yún)^(qū)360即形成寄生晶閘管的PNPN結(jié)構(gòu)。由于P型注入?yún)^(qū)370以及N型注入?yún)^(qū)360均位于半導(dǎo)體襯底的表面區(qū)域，且其間不存在淺溝槽隔離，只需在離子注入時(shí)，通過第一偽柵330以及第二偽柵340的自對準(zhǔn)功能，將兩者間隔開。因此上述PNPN結(jié)構(gòu)中的電流通路也形成于半導(dǎo)體襯底的表面區(qū)域，電流路徑相比于現(xiàn)有的寄生晶閘管大大縮短。
[0041]參考圖3所示，本發(fā)明的還提供靜電保護(hù)電路，包括以上所述的寄生晶閘管以及與所述P型觸發(fā)電壓調(diào)整區(qū)350連接的觸發(fā)電路。本發(fā)明中，所述P型觸發(fā)電壓調(diào)整區(qū)350由于位于第一偽柵330以及第二偽柵340之間的P阱320內(nèi)，且與所述P阱320的摻雜類型相同。故所述N阱310、所述P阱320以及所述N型注入?yún)^(qū)360構(gòu)成寄生NPN管T2中，P型觸發(fā)電壓調(diào)整區(qū)350即可等同于直接連接于寄生NPN管T2的基極。在實(shí)際的電路連接中，僅需所述P型觸發(fā)電壓調(diào)整區(qū)連接至觸發(fā)電壓調(diào)整電路，用以提高寄生NPN管T2的基極電位，使得寄生NPN管T2迅速導(dǎo)通，便可以實(shí)現(xiàn)調(diào)整降低晶閘管的觸發(fā)電壓的目的。
[0042]參考圖4所示，圖4為本發(fā)明所述靜電保護(hù)電路的第一實(shí)施例示意圖，所述觸發(fā)電路500包括RC回路510以及反相器電路520。所述反相器電路520包括柵極和漏極相互連接的PMOS和NM0S，所述漏極與所述P型觸發(fā)電壓調(diào)整區(qū)350連接。所述PMOS的源極連接所述陰極，所述NMOS的源極連接所述陽極。所述RC回路510中的電阻和電容的耦合點(diǎn)連接所述柵極。所述電阻連接所述陰極，所述電容連接所述陽極。
[0043]在非靜電保護(hù)的情況下，保證所述陽極與所述陰極之間的晶閘管的觸發(fā)導(dǎo)通電壓大于外部電路正常工作時(shí)述陽極與所述陰極之間的電壓差即可。由于反相器電路520的輸入端通過RC回路510的電阻與所述陽極連接，因此反相器中PMOS管導(dǎo)通而NMOS管關(guān)閉。此時(shí)寄生NPN管T2的基極(P型觸發(fā)電壓調(diào)整區(qū))通過PMOS管與所述陽極連接，電位應(yīng)當(dāng)與所述陽極的電位相同。
[0044]假設(shè)外部電路中發(fā)生了靜電破壞，而在所述陽極形成了一個(gè)瞬時(shí)的靜電脈沖，需要通過所述陰極釋放至地。此時(shí)所述陽極與所述陽極之間的瞬時(shí)電勢差突然增大，因此首先在所述RC回路510中產(chǎn)生耦合效應(yīng)。使得反相器電路520中的PMOS開啟，電流流入所述P阱320，寄生內(nèi)阻Rpwell兩端迅速產(chǎn)生壓降，使得寄生NPN管T2的基極-發(fā)射極正偏，寄生NPN管T2導(dǎo)通，而寄生NPN管T2的集電極與寄生PNP管Tl的基極直接連接，使得寄生PNP管Tl的基極-發(fā)射極正偏，寄生PNP管Tl也迅速導(dǎo)通，使得寄生晶閘管被觸發(fā)。由上述過程可知，上述RC耦合回路在所述陽極以及所述陰極產(chǎn)生瞬時(shí)電勢差時(shí)，能夠誘發(fā)晶閘管的導(dǎo)通，也即所述觸發(fā)電路等效于調(diào)整降低了晶閘管的觸發(fā)電壓。隨著寄生晶閘管的導(dǎo)通，聚集于所述陽極的靜電脈沖，將迅速通過晶閘管經(jīng)由所述陰極接地釋放。最終靜電脈沖釋放結(jié)束后，晶閘管關(guān)閉，所述靜電保護(hù)電路完成靜電保護(hù)的功能，重新截止關(guān)閉。
[0045]參考圖5所示，圖5為本發(fā)明所述靜電保護(hù)電路的第二實(shí)施例示意圖，所述觸發(fā)電路600包括RC回路610以及反相器電路620。所述反相器電路620為三級反相器回路，每一級中均包括柵極和漏極相互連接的PMOS和NM0S，其中，第一級反相器回路中的漏極與所述P型觸發(fā)電壓調(diào)整區(qū)350連接。并且PMOS的源極連接所述陰極，NMOS的源極連接所述陽極。所述RC回路510中的電阻和電容的耦合點(diǎn)連接至第三極反相器回路的柵極。所述RC回路510中的電阻連接所述陰極，電容連接所述陽極。
[0046]與第一實(shí)施例相同，在非靜電保護(hù)的情況下，寄生NPN管T2的基極(P型觸發(fā)電壓調(diào)整區(qū))通過PMOS管與所述陽極連接，電位應(yīng)當(dāng)與所述陽極的電位相同。當(dāng)外部電路中發(fā)生了靜電破壞，PMOS迅速開啟，使得寄生NPN管T2以及寄生PNP管Tl迅速導(dǎo)通，使得寄生晶閘管觸發(fā)，將靜電脈沖釋放。
[0047]在本實(shí)施例中，所述反相器電路620并不限于三級反相器回路，還可以為五級反相器回路等奇數(shù)級反相器回路，只要使得PMOS開啟，匪OS關(guān)閉，使得P型觸發(fā)電壓調(diào)整區(qū)通過PMOS管與所述陽極連接，電位應(yīng)當(dāng)與所述陽極的電位相同，亦在本發(fā)明的保護(hù)范圍之內(nèi)。
[0048]參考圖6所示，圖6為本發(fā)明所述靜電保護(hù)電路的第三實(shí)施例示意圖，所述靜電保護(hù)電路包括寄生晶閘管以及與所述P型觸發(fā)電壓調(diào)整區(qū)350連接的觸發(fā)電路，所述觸發(fā)電路為一 RC回路700，所述RC回路700的電阻與電容的耦合點(diǎn)與所述P型觸發(fā)電壓調(diào)整區(qū)350連接。所述RC回路700中的電容與所述陽極連接，
[0049]在非靜電保護(hù)的情況下，寄生NPN管T2的基極(P型觸發(fā)電壓調(diào)整區(qū))通過電容與所述陽極連接，電位與所述陽極的電位相同。當(dāng)外部電路中發(fā)生了靜電破壞，在所述陽極產(chǎn)生靜電脈沖，所述P型觸發(fā)電壓調(diào)整區(qū)350的電位迅速提升，使得寄生NPN管T2迅速導(dǎo)通，同時(shí)寄生PNP管Tl也隨著導(dǎo)通，使得寄生晶閘管觸發(fā)，將靜電脈沖有所述陰極釋放。
[0050]綜上所述，本發(fā)明提供的寄生晶閘管包括有半導(dǎo)體襯底、N阱、P阱、第一偽柵、第二偽柵、P型觸發(fā)電壓調(diào)整區(qū)、N型摻雜區(qū)以及P型摻雜區(qū)。本發(fā)明中，在N阱與P阱之間的半導(dǎo)體襯底表面形成第一偽柵，使得晶閘管在工作時(shí)，電流通過可以直接在N阱和P阱的表面流通，使得電流通路路徑縮短，電路通路的內(nèi)阻減小，因而具有開啟速度快、觸發(fā)電壓低的特點(diǎn)，另一方面，通過在P阱中設(shè)置P型觸發(fā)電壓調(diào)整區(qū)，并且在P型觸發(fā)電壓調(diào)整區(qū)外接一觸發(fā)電路形成的靜電保護(hù)電路，通過觸發(fā)電路提升P型觸發(fā)電壓調(diào)整區(qū)的電位，使得寄生晶閘管觸發(fā)，因此，能夠進(jìn)一步降低寄生晶閘管觸發(fā)導(dǎo)通電壓。
[0051]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種寄生晶閘管，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)包括有相鄰的N阱和P阱； 第一偽柵和第二偽柵，所述第一偽柵和所述第二偽柵位于所述半導(dǎo)體襯底的表面，所述第一偽柵同時(shí)覆蓋部分所述N阱和部分所述P阱，所述第二偽柵覆蓋部分所述P阱； P型觸發(fā)電壓調(diào)整區(qū)，所述P型觸發(fā)電壓調(diào)整區(qū)位于所述第一偽柵和所述第二偽柵之間的所述P阱內(nèi)；以及 N型摻雜區(qū)和P型摻雜區(qū)，所述N型摻雜區(qū)位于所述第二偽柵相對于所述P型觸發(fā)電壓調(diào)整區(qū)另一側(cè)的所述P阱內(nèi)，所述P型摻雜區(qū)位于所述第一偽柵相對于所述P型觸發(fā)電壓調(diào)整區(qū)另一側(cè)的所述N阱內(nèi)。
2.如權(quán)利要求1所述的寄生晶閘管，其特征在于，所述寄生晶閘管還包括N型連接區(qū)和P型連接區(qū)，所述N型連接區(qū)位于所述P型摻雜區(qū)的相對于所述第一偽柵的另一側(cè)的所述N阱內(nèi)，所述P型連接區(qū)位于所述N型摻雜區(qū)相對于所述第二偽柵的另一側(cè)的所述P阱內(nèi)。
3.如權(quán)利要求2所述的寄生晶閘管，其特征在于，所述寄生晶閘管還包括陽極和陰極，所述陽極連接至所述P型摻雜區(qū)和所述N型連接區(qū)，所述陰極連接至所述N型摻雜區(qū)和所述P型連接區(qū)。
4.如權(quán)利要求3所述的寄生晶閘管，其特征在于，所述寄生晶閘管還包括有淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)隔離所述P型摻雜區(qū)和所述N型連接區(qū)以及所述N型摻雜區(qū)和所述P型連接區(qū)。
5.一種靜電保護(hù)電路，其特征在于，包括:如權(quán)利要求1至4任意一項(xiàng)所述的寄生晶閘管以及與所述P型觸發(fā)電壓調(diào)整區(qū)連接的觸發(fā)電路。
6.如權(quán)利要求5所述的靜電保護(hù)電路，其特征在于，所述觸發(fā)電路包括RC回路以及反相器電路。
7.如權(quán)利要求6所述的靜電保護(hù)電路，其特征在于，所述反相器電路包括柵極和漏極相互連接的PMOS和NM0S，所述漏極與所述P型觸發(fā)電壓調(diào)整區(qū)連接。
8.如權(quán)利要求7所述的靜電保護(hù)電路，其特征在于，所述PMOS的源極連接所述陰極，所述NMOS的源極連接所述陽極。
9.如權(quán)利要求7所述的靜電保護(hù)電路，其特征在于，所述RC回路中的電阻和電容的耦合點(diǎn)連接所述柵極。
10.如權(quán)利要求8所述的靜電保護(hù)電路，其特征在于，所述電阻連接所述陰極，所述電容連接所述陽極。
【文檔編號(hào)】H01L23/60GK104269396SQ201410503230
【公開日】2015年1月7日 申請日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】單毅 申請人:武漢新芯集成電路制造有限公司