制造半導(dǎo)體器件的方法和半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明涉及制造半導(dǎo)體器件的方法和半導(dǎo)體器件。改進(jìn)了高電子遷移率晶體管的特性。平行于[0001]晶軸方向在Ga平面之上以生長模式形成具有n型接觸層(n型AlGaN層)、電子供應(yīng)層(未摻雜AlGaN層)溝道層(未摻雜GaN層)的層疊體。然后，在將該層疊體翻轉(zhuǎn)使得n型接觸層(n型AlGaN層)處于上表面的位置并且形成溝槽之后，經(jīng)由柵絕緣膜形成柵電極。通過在[000-1]方向上接連層疊體溝道層(未摻雜GaN層)和電子供應(yīng)層(未摻雜AlGaN層)，(1)常關(guān)操作和(2)增大耐壓可容易地彼此兼顧。
【專利說明】制造半導(dǎo)體器件的方法和半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]包括說明書、附圖和摘要的2013年9月24日提交的日本專利申請(qǐng)N0.2013-197426的公開的全文以引用方式并入本文中。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及例如一種制造半導(dǎo)體器件的方法和所述半導(dǎo)體器件，其能夠通過例如使用氮化物半導(dǎo)體來被合適地用于半導(dǎo)體器件。

【背景技術(shù)】
[0004]由于GaN型氮化物半導(dǎo)體具有比Si和GaAs更大的帶隙和更高的電子速度，因此已經(jīng)預(yù)期將它們應(yīng)用于高耐壓、高功率和高頻晶體管，并且近年來已經(jīng)大力進(jìn)行了開發(fā)。
[0005]例如，日本未經(jīng)審查專利公開N0.2012-178495公開了一種半導(dǎo)體器件，在該半導(dǎo)體器件中，緩沖層、溝道層和電子供應(yīng)層以平行于
[0001]或[000-1]晶軸的生長模式層疊。另外，日本未經(jīng)審查專利公開N0.2009-283690公開了一種MOS場(chǎng)效應(yīng)晶體管，并且日本未經(jīng)審查專利公開N0.2008-270310公開了使用氮化物型半導(dǎo)體的垂直晶體管。
[0006]另夕卜，在日本期干1J《物理.應(yīng)用》(Jpn.J.Appl.Phys.) 2006年第45卷第 L666-L668 頁的“Effect of bottom SiN thickness for AlGaN/GaNmetal-1nsulator-semiconductor high electron mobility transistors by using SiN/Si02/SiN triple-layer insulators (使用 SiN/Si02/SiN 三層絕緣體的 AlGaN/GaN 金屬-絕緣體-半導(dǎo)體高電子遷移率晶體管的底部SiN厚度的效果)”中，由Y.Yamashita等人公開了一種使用氮化物半導(dǎo)體的橫向晶體管。另外，在2002年器件資源會(huì)議的會(huì)議文摘(Conference Digest of Device Res.Conf.)中的第 31 至 32 頁由 1.Ben-Yaacov 等人公開了一種使用氮化物型半導(dǎo)體的垂直晶體管。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的發(fā)明人已經(jīng)致力于通過使用氮化物半導(dǎo)體的半導(dǎo)體器件的研究和開發(fā)，并且現(xiàn)在已經(jīng)在認(rèn)真研究半導(dǎo)體器件的特性改進(jìn)。在研究的過程中，已經(jīng)發(fā)現(xiàn)，通過使用氮化物半導(dǎo)體，使半導(dǎo)體器件特性有進(jìn)一步的改進(jìn)空間。
[0008]通過結(jié)合附圖閱讀對(duì)本申請(qǐng)的描述，本發(fā)明的其它主題和新穎特征將變得清楚。
[0009]將簡(jiǎn)要描述本申請(qǐng)中公開的典型實(shí)施方式的概況。
[0010]在制造如本申請(qǐng)中公開的優(yōu)選實(shí)施方式中示出的半導(dǎo)體器件的方法中，在第一氮化物半導(dǎo)體層之上形成層疊體，在該層疊體中在
[0001]方向上外延生長有第二氮化物半導(dǎo)體層，該層疊體被布置成使得層疊體的[000-1]方向變成朝上，并且在第一氮化物半導(dǎo)體層側(cè)上形成柵電極。
[0011]本申請(qǐng)中公開的優(yōu)選實(shí)施例中示出的一種半導(dǎo)體器件具有這樣的柵電極，該柵電極形成在第一氮化物半導(dǎo)體層之上并且布置在帶隙比第一氮化物半導(dǎo)體層的帶隙大的第二氮化物半導(dǎo)體層之上，其中，從第一氮化物半導(dǎo)體層到第二氮化物半導(dǎo)體層的晶軸方向是處于[000-1]方向。
[0012]根據(jù)本發(fā)明中公開的以下典型實(shí)施例中示出的制造半導(dǎo)體器件的方法，可制造優(yōu)選特性的半導(dǎo)體器件。
[0013]根據(jù)本發(fā)明中公開的以下典型實(shí)施例中示出的半導(dǎo)體器件，可改進(jìn)半導(dǎo)體器件的特性。

【專利附圖】

【附圖說明】
[0014]圖1是示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖；
[0015]圖2是示出GaN的晶體結(jié)構(gòu)的視圖；
[0016]圖3是示出晶體中的平面和取向之間的關(guān)系的視圖；
[0017]圖4是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖；
[0018]圖5是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖4之后的制造步驟的剖視圖；
[0019]圖6是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖5之后的制造步驟的剖視圖；
[0020]圖7是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖6之后的制造步驟的剖視圖；
[0021]圖8是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖7之后的制造步驟的剖視圖；
[0022]圖9是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖8之后的制造步驟的剖視圖；
[0023]圖10是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖9之后的制造步驟的剖視圖；
[0024]圖11是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖10之后的制造步驟的剖視圖；
[0025]圖12是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖11之后的制造步驟的剖視圖；
[0026]圖13是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖12之后的制造步驟的剖視圖；
[0027]圖14是示出制造第一實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖13之后的制造步驟的剖視圖；
[0028]圖15是示出相對(duì)于第一實(shí)施例的第一比較例的半導(dǎo)體器件的構(gòu)造的剖視圖；
[0029]圖16是示出相對(duì)于第一實(shí)施例的第二比較例的半導(dǎo)體器件的構(gòu)造的剖視圖；
[0030]圖17A是示出處于柵電壓(OV)的比較例I的半導(dǎo)體器件的柵電極正下方(部分A-A’)的導(dǎo)帶能量的分布的視圖；
[0031]圖17B是示出處于柵電壓(閾值Vt)的比較例I的半導(dǎo)體器件的柵電極正下方(部分A-A’)的導(dǎo)帶能量的分布的視圖；
[0032]圖18A是示出處于柵電極(OV)的第一實(shí)施方式(圖1)的半導(dǎo)體器件的導(dǎo)帶能量的分布的視圖；
[0033]圖18B是示出處于柵電極(閾值Vt)的第一實(shí)施方式(圖1)的半導(dǎo)體器件的導(dǎo)帶能量的分布的視圖；
[0034]圖19是示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖；
[0035]圖20是示出制造第二實(shí)施例的半導(dǎo)體器件的步驟的剖視圖；
[0036]圖21是示出制造第二實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖20之后的制造步驟的剖視圖；
[0037]圖22是示出制造第二實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖21之后的制造步驟的剖視圖；
[0038]圖23是示出制造第二實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，是其示出繼圖22之后的制造步驟的剖視圖；
[0039]圖24是示出制造第二實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖23之后的制造步驟的剖視圖；
[0040]圖25是示出制造第二實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖24之后的制造步驟的剖視圖；
[0041]圖26是示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖；
[0042]圖27是示出制造第三實(shí)施例的半導(dǎo)體器件的步驟的剖視圖；
[0043]圖28是示出制造第三實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖27之后的制造步驟的剖視圖；
[0044]圖29是示出制造第三實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖28之后的制造步驟的剖視圖；
[0045]圖30是示出制造第三實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖29之后的制造步驟的剖視圖；
[0046]圖31是示出制造第三實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖30之后的制造步驟的剖視圖；
[0047]圖32是示出制造第三實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖31之后的制造步驟的剖視圖；
[0048]圖33是示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖；
[0049]圖34是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖；
[0050]圖35是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖34之后的制造步驟的剖視圖；
[0051]圖36是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖35之后的制造步驟的剖視圖；
[0052]圖37是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖36之后的制造步驟的剖視圖；
[0053]圖38是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖37之后的制造步驟的剖視圖；
[0054]圖39是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖38之后的制造步驟的剖視圖；
[0055]圖40是示出制造第四實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖39之后的制造步驟的剖視圖；
[0056]圖41是示出制造第五實(shí)施例的半導(dǎo)體器件的步驟的剖視圖；
[0057]圖42是示出制造第五實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖41之后的制造步驟的剖視圖；
[0058]圖43是示出制造第五實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖42之后的制造步驟的剖視圖；
[0059]圖44是示出制造第五實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖43之后的制造步驟的剖視圖；
[0060]圖45是示出制造第五實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖44之后的制造步驟的剖視圖；
[0061]圖46是示出制造第六實(shí)施例的半導(dǎo)體器件的步驟的剖視圖；
[0062]圖47是示出制造第六實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖46之后的制造步驟的剖視圖；
[0063]圖48是示出制造第六實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖47之后的制造步驟的剖視圖；
[0064]圖49是示出制造第六實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖48之后的制造步驟的剖視圖；
[0065]圖50是示出制造第六實(shí)施例的半導(dǎo)體器件的步驟的剖視圖，其是示出繼圖49之后的制造步驟的剖視圖；
[0066]圖51是示出其中η型雜質(zhì)層被布置于溝道層的一部分的橫向半導(dǎo)體器件的構(gòu)造示例的剖視圖；
[0067]圖52是示出其中η型雜質(zhì)層被布置于溝道層的一部分的垂直半導(dǎo)體器件的其它構(gòu)造示例的剖視圖。

【具體實(shí)施方式】
[0068]在下面的實(shí)施例中，為了方便的緣故，如有需要，可用多個(gè)被劃分的部分或?qū)嵤├齺砻枋鰧?shí)施例。然而，除非另外指明，否則它們彼此獨(dú)立，但處于這樣一種關(guān)系，即，一個(gè)是另一個(gè)的一部分或者全部的修改形式、應(yīng)用實(shí)例、詳細(xì)說明、補(bǔ)充說明等。另外，在下面的實(shí)施例中，當(dāng)對(duì)元件等的數(shù)目(包括件數(shù)、數(shù)值、數(shù)量、范圍等)進(jìn)行引用時(shí)，該元件的數(shù)目不限于該特定數(shù)目，而是可大于或小于該指定數(shù)目，除非另外指明以及除了該數(shù)目在原則上顯然應(yīng)限于該特定數(shù)目的情況之外。
[0069]另外，在下面的實(shí)施例中，其構(gòu)成元件(包括元件步驟等)不一定是必要的，除非另外指明以及除了在原則上它們顯然被認(rèn)為是必要的情況之外。類似地，在下面的實(shí)施例中，當(dāng)對(duì)成元件等的形狀、位置關(guān)系等進(jìn)行引用時(shí)，它們包括與這些形狀基本上相似或類似的形狀，除非另外指明以及除了在原則上顯然認(rèn)為它們不是這樣的情況之外。這對(duì)于上述數(shù)目等(包括件數(shù)、數(shù)值、數(shù)量、范圍等)也是適用的。
[0070]下面，將參照附圖詳細(xì)描述本發(fā)明的實(shí)施例。在用于描述實(shí)施例的附圖中，具有相同功能的構(gòu)件被賦予相同或?qū)?yīng)的參考符號(hào)，省略對(duì)其的重復(fù)描述。另外，當(dāng)存在多個(gè)類似構(gòu)件(部分)時(shí)，有時(shí)通過在共同標(biāo)志上添加符號(hào)來示出個(gè)別的或特定的部分。另外，在下面的實(shí)施例中，除非特別要求，否則在原則上將不對(duì)相同或類似部分的描述進(jìn)行重復(fù)。
[0071 ] 另外，在用于實(shí)施例的附圖中，為了容易理解附圖，甚至在剖視圖中有時(shí)也省去剖面線。
[0072]另外，在剖視圖中，每個(gè)部分的大小不對(duì)應(yīng)于實(shí)際器件的大小，但為了容易理解附圖，特定部分有時(shí)被示出為相對(duì)更大。
[0073]第一實(shí)施例
[0074]以下，將參照附圖具體描述優(yōu)選實(shí)施例的半導(dǎo)體器件。
[0075][對(duì)結(jié)構(gòu)的說明]
[0076]圖1是示出優(yōu)選實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖1中示出的半導(dǎo)體器件是使用氮化物半導(dǎo)體的場(chǎng)效應(yīng)晶體管(FET)。這也被稱為高電子遷移率晶體管(HEMT)。
[0077]如圖1中所示，在這個(gè)實(shí)施例的半導(dǎo)體器件中，通過鍵合層AL將包括溝道層(也被稱為電子遷移層)CH、電子供應(yīng)層ES和η型接觸層CL的層疊體布置在支承襯底2S之上。該層疊體包括氮化物半導(dǎo)體。電子供應(yīng)層ES包括帶隙比溝道層CH的帶隙大的氮化物半導(dǎo)體。
[0078]在這個(gè)實(shí)施例中，使用未摻雜GaN層作為溝道層CH，使用未摻雜AlGaN層作為電子供應(yīng)層ES，以及使用η型AlGaN層作為接觸層CL。在溝道層CH側(cè)上，在電子供應(yīng)層ES和溝道層CH之間的界面附近產(chǎn)生二維電子氣2DEG。
[0079]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。從溝道層(未摻雜GaN層)CH到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。換句話講，從結(jié)平面(產(chǎn)生二維電子氣2DEG的表面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0080]圖2是示出GaN的晶體結(jié)構(gòu)的視圖，并且圖3是示出晶體中的平面和取向之間的關(guān)系的視圖。
[0081][000-1]方向(也被稱為[000-1]晶軸方向)意指如圖2和圖3中所示的與c軸方向(
[0001]方向)相反的方向。因此，[000-1]方向是(000-1)平面的外向法向向量的方向。在GaN晶體結(jié)構(gòu)中，(000-1)平面是N平面(氮側(cè)上的平面，N極面)。
[0082]
[0001]方向(也被稱為
[0001]晶軸方向)意指如圖2和圖3中所示的c軸方向(
[0001]方向)。因此，
[0001]方向是(0001)平面的外向法向向量的方向。在GaN晶體結(jié)構(gòu)中，(0001)平面是Ga平面(鎵側(cè)上的平面，Ga極面)。
[0083]另外，柵電極GE經(jīng)由柵絕緣膜GI布置于溝槽T內(nèi)部，溝槽T貫通η型接觸層(η型AlGaN層)CL并且允許電子供應(yīng)層(未摻雜AlGaN層)ES從底部暴露。在η型接觸層(η型AlGaN層)CL之上在柵電極GE兩側(cè)分別布置源電極SE和漏電極DE。
[0084]在柵電極GE之上布置層間絕緣膜(未示出)。另外，在源電極SE和漏電極DE之上，布置形成在層間絕緣層中的接觸孔中填充的導(dǎo)電膜(栓塞，未示出)。
[0085][對(duì)制造方法的說明]
[0086]然后，將參照?qǐng)D4至圖14描述制造這個(gè)實(shí)施例的半導(dǎo)體器件的方法，使半導(dǎo)體器件的構(gòu)造更清楚。圖4至圖14是示出制造這個(gè)實(shí)施例的半導(dǎo)體器件的步驟的剖視圖。
[0087]如圖4中所示，包括例如氮化鎵(GaN)的襯底(也被稱為用于生長的襯底)IS被布置為襯底。
[0088]然后，通過成核層(未示出)在襯底IS之上形成犧牲層SL。犧牲層SL包括例如GaN層。通過使用金屬有機(jī)化學(xué)氣相沉積方法(簡(jiǎn)稱為M0CVD)，在包括例如氮化鎵(GaN)的襯底IS之上沉積大約I μ m厚的犧牲層(GaN層)SL。
[0089]然后，在犧牲層(GaN層)SL之上形成η型接觸層CL。例如，通過使用MOCVD沉積大約50nm厚的η型AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。例如，Si (硅)被用作η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約lX1019/cm3。然后，在η型接觸層(η型AlGaN層)CL之上形成電子供應(yīng)層ES。例如，通過使用MOCVD沉積大約20nm厚的未摻雜AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成溝道層CH。例如，通過使用MOCVD沉積大約I μ m厚的未摻雜GaN層。
[0090]通過使用MOCVD形成的生長膜被稱為外延層(外延膜)。通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、n型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH的層疊體。換句話講，在與
[0001]晶軸方向平行的Ga平面之上接連地生長各個(gè)層。
[0091]具體地，在包括氮化鎵(GaN)的襯底IS的Ga平面((0001)平面)之上在
[0001]方向上生長GaN，以形成犧牲層(GaN層)SL。然后，在犧牲層(GaN層)SL的Ga平面((0001)平面)之上，在
[0001]方向上生長AlGaN，以形成η型接觸層(η型AlGaN層)CL。然后，在η型接觸層(η型AlGaN層)CL的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜AlGaN，以形成電子供應(yīng)層(未摻雜AlGaN層)ES。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜GaN，以形成溝道層(未摻雜 GaN 層)CH。
[0092]在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面附近產(chǎn)生(形成)二維電子氣(二維電子氣層)2DEG。產(chǎn)生二維電子氣2DEG的表面，也就是說，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面(界面)，是Ga平面((0001)平面))，并且從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到溝道層(未摻雜GaN層)CH的方向是
[0001]方向。
[0093]如上所述，通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成層疊體中的各層(犧牲層(GaN層)SL、n型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH)，可得到包括具有較小的不平坦度的更平坦的外延層的層疊體。
[0094]雖然AlGaN和GaN的晶格常數(shù)不同，但通過將AlGaN的總膜厚度設(shè)置成臨界膜厚度或更小，可得到發(fā)生位錯(cuò)更少的優(yōu)良晶體質(zhì)量的層疊體。
[0095]至于襯底1S，還可使用除了包括氮化鎵(GaN)的襯底外的襯底。通過使用包括氮化鎵(GaN)的襯底，可生長發(fā)生位錯(cuò)較少的優(yōu)良晶體質(zhì)量的層疊體。諸如位錯(cuò)的晶體缺陷造成泄露電流。因此，通過抑制晶體缺陷，泄露電流可減少并且晶體管的截止耐壓可得以改進(jìn)。
[0096]至于襯底IS之上的成核層(未示出)，可使用通過重復(fù)層疊均包括氮化鎵(GaN)層和氮化鋁(AlN)層的層疊膜(AlN/GaN膜)而形成的超晶格層。
[0097]然后，如圖5中所示，在溝道層(未摻雜GaN層)CH的(0001)平面之上形成鍵合層Al并且在鍵合層Al之上安裝支承襯底2S。例如，可使用諸如含氫的矽酸鹽類(縮寫為HSQ)的涂層型絕緣膜作為鍵合層AL。另外，可使用包括例如硅(Si)的襯底作為支承襯底2S。
[0098]例如，在溝道層(未摻雜GaN層)CH上涂覆HSQ前體并且安裝支承襯底2S之后，應(yīng)用大約200°C的熱處理。因此，HSQ被硬化并且可通過鍵合層AL粘附(鍵合)溝道層(未摻雜GaN層)CH和支承襯底2S，如圖6中所示。當(dāng)使用HSQ作為鍵合層AL時(shí)，它可耐受高達(dá)大約900°C的熱負(fù)荷。
[0099]然后，如圖7中所示，犧牲層(GaN層)SL和襯底IS從犧牲層(GaN層)SL和η型接觸層(η型AlGaN層)CL之間的界面分離。例如，可使用激光剝離方法作為分離方法。例如，向犧牲層(GaN層)SL和η型接觸層(η型AlGaN層)CL之間的界面施加激光，造成犧牲層(GaN層)SL和η型接觸層(η型AlGaN層)CL之間的界面處磨蝕，以形成間隙。然后，犧牲層(GaN層)SL和襯底IS從間隙分離。結(jié)果，形成層疊結(jié)構(gòu)，在該結(jié)構(gòu)中，在η型接觸層(η型AlGaN層)CL之上層疊有電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH,并且在其之上層疊有鍵合層AL和支承襯底2S。
[0100]然后，如圖8中所示，層疊結(jié)構(gòu)被翻轉(zhuǎn)，使得層疊結(jié)構(gòu)的η型接觸層(η型AlGaN層)CL變成朝上。換句話講，層疊結(jié)構(gòu)被布置成使得層疊結(jié)構(gòu)的[000-1]方向變得朝上。因此，通過鍵合層AL在支承襯底2S之上布置包括溝道層(未摻雜GaN層)CH、電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型AlGaN層)CL的層疊體。如上所述，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面處于Ga平面((0001)平面)。然后，從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0101]然后，如圖9和圖10中所示，在η型接觸層(η型AlGaN層)CL之上用于形成柵電極GE的區(qū)域兩側(cè)形成源電極SE和漏電極DE?？赏ㄟ^使用例如剝離方法形成源電極SE和漏電極DE。例如，如圖9中所示，在η型接觸層(η型AlGaN層)CL之上形成光致抗蝕劑膜PRlO并且應(yīng)用曝光和顯影，以從用于形成源電極SE和漏電極DE的區(qū)域之上去除光致抗蝕劑膜PRlO。
[0102]然后，在包括光致抗蝕劑膜PRlO之上的一部分的η型接觸層(η型AlGaN層)CL之上形成金屬膜ML。因此，在用于形成源電極SE和漏電極DE的區(qū)域中，金屬膜ML直接形成在η型接觸層(η型AlGaN層)CL之上。另一方面，在其它區(qū)域中，金屬膜ML形成在光致抗蝕劑膜PRlO之上。
[0103]金屬膜ML包括例如鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al膜)。可通過使用例如真空氣相沉積，形成構(gòu)成金屬膜ML的各膜。
[0104]然后，去除光致抗蝕劑膜PR10。在這個(gè)步驟中，還將形成在光致抗蝕劑膜PRlO之上的金屬膜ML與光致抗蝕劑膜PRlO —起去除，以只保留被形成為直接接觸η型接觸層(η型AlGaN層)CL的金屬膜ML (源電極SE和漏電極DE)(圖10)。
[0105]然后，向支承襯底2S應(yīng)用熱處理(合金化處理)。至于熱處理,應(yīng)用例如在氮?dú)鈿夥罩性诖蠹s600°C下進(jìn)行I分鐘的熱處理。通過熱處理,源電極SE和形成二維電子氣2DEG的溝道層(未摻雜GaN層)CH可以形成歐姆接觸。以相同的方式，漏電極DE和溝道層(未摻雜GaN層)CH也可以形成歐姆接觸。也就是說，源電極SE和漏電極DE處于分別電連接到二維電子氣2DEG的狀態(tài)。
[0106]然后，如圖11和圖12中所示，通過去除η型接觸層(η型AlGaN層)的中心部分，換句話講，去除旨在形成柵電極GE的區(qū)域附近的η型接觸層(η型AlGaN層)CL，分離η型接觸層(η型AlGaN層)CL。首先，如圖11中所示，在包括源電極SE和漏電極DE的一部分的η型接觸層(η型AlGaN層)CL之上形成光致抗蝕劑膜PRl I，將光致抗蝕劑膜PRl I曝光和顯影，以去除旨在形成柵電極GE的區(qū)域附近的光致抗蝕劑膜PR11。
[0107]然后，如圖12中所示，通過在使用光致抗蝕劑膜PRll作為掩模的同時(shí)使用例如干法蝕刻方法，去除η型接觸層(η型AlGaN層)CL。至于蝕刻氣體，可使用氯化硼(BCl3)型氣體。在這個(gè)步驟中，暴露η型接觸層(η型AlGaN層)CL下方的電子供應(yīng)層(未摻雜AlGaN層)ES。換句話講，形成貫通η型接觸層(η型AlGaN層)CL并且延伸到和電子供應(yīng)層(未摻雜AlGaN層)ES—樣遠(yuǎn)的溝槽(也被稱為凹陷部)。然后，去除光致抗蝕劑膜PR11。
[0108]然后，如圖13和圖14中所示，在形成柵絕緣膜GI之后，形成柵電極GE。首先，如圖13中所示，形成柵絕緣膜GI。至于柵絕緣膜GI，可使用氧化鋁(氧化鋁Al2O3)。例如，通過使用例如原子層沉積(被簡(jiǎn)稱為ALD)在包括溝槽T的內(nèi)部的之上一部分的η型接觸層(η型AlGaN層)CL、漏電極DE和源電極SE之上形成成為柵絕緣膜GI的氧化鋁膜。然后，去除源電極SE和漏電極DE之上的柵絕緣膜GI。還可在源電極SE和漏電極DE之上形成接觸孔時(shí)，去除柵絕緣膜GI。
[0109]然后，在柵絕緣膜GI之上形成柵電極GE?？赏ㄟ^使用例如剝離方法形成柵電極GE。例如，如圖13中所示，在柵絕緣膜GI之上形成光致抗蝕劑膜PR12，將光致抗蝕劑膜PR12曝光和顯影，以去除用于形成柵電極GE的區(qū)域之上的光致抗蝕劑膜PR12。
[0110]然后，在包括光致抗蝕劑膜PR12之上的一部分的柵絕緣膜GI之上形成金屬膜ML2。因此，在用于形成柵電極GE的區(qū)域中，金屬膜ML2直接形成在柵絕緣膜GI上。另一方面，在其它區(qū)域中，金屬膜ML2形成在光致抗蝕劑膜PR12之上。金屬膜ML2包括例如鎳(Ni)膜和形成在鎳膜之上的金(Au)膜的層疊膜(Ni/Au膜)?？赏ㄟ^使用例如真空氣相沉積，形成構(gòu)成金屬膜ML2的各膜。
[0111]然后，去除光致抗蝕劑膜PR12。在這個(gè)步驟中，還將光致抗蝕劑膜PR12之上形成的金屬膜ML2與光致抗蝕劑膜PR12 —起去除，以只保留溝槽T內(nèi)部和其附近的金屬膜ML2(柵電極GE)(圖14)。
[0112]通過上述步驟，基本上完成這個(gè)實(shí)施例的半導(dǎo)體器件。在上述步驟中，雖然通過使用剝離方法形成柵電極GE、源電極SE和漏電極DE，但還可通過將金屬膜圖案化來形成電極。
[0113]如上所述，由于這個(gè)實(shí)施例的半導(dǎo)體器件具有在[000-1]方向上層疊溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的構(gòu)造，因此可容易地兼顧:(I)常關(guān)操作和(2)改進(jìn)耐壓。
[0114]圖15是示出這個(gè)實(shí)施例的比較例I的半導(dǎo)體器件的構(gòu)造的剖視圖。另外，圖16是示出相對(duì)于這個(gè)實(shí)施例的比較例2的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0115]圖15中的比較例I的半導(dǎo)體器件是所謂的橫向FET。半導(dǎo)體器件具有形成在襯底S之上的溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體，以及經(jīng)由柵絕緣膜GI形成在電子供應(yīng)層(未摻雜AlGaN層)ES之上的柵電極GE。在溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES之間的界面附近形成二維電子氣2DEG。在電子供應(yīng)層(未摻雜AlGaN層)ES之上的柵電極GE兩側(cè)形成源電極SE和漏電極
DE0
[0116]通過在
[0001]方向上外延生長,形成溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體。換句話講，通過所謂鎵(Ga)平面生長模式形成層疊體。
[0117]具有比較例I的構(gòu)造的半導(dǎo)體器件是具有負(fù)閾值電壓(Vt)的常開晶體管并且難以得到常關(guān)操作。例如，閾值電壓(Vt)是大約-4V至-9V。另外，在具有比較例I的構(gòu)造的半導(dǎo)體器件中，隨著柵絕緣膜GI的厚度增加，閾值電壓(Vt)減小。也就是說，在具有比較例I的構(gòu)造的半導(dǎo)體器件中，兼顧常關(guān)操作和高耐壓的改進(jìn)是極其困難的。
[0118]圖17是示出比較例I的半導(dǎo)體器件的柵電極正下方(部分A-A’)的導(dǎo)帶能量的分布的視圖。橫坐標(biāo)代表柵電極正下方(部分A-A’)的位置并且縱坐標(biāo)代表能級(jí)。圖17A示出柵電壓Vg = OV時(shí)的導(dǎo)帶能量的分布，圖17B示出柵電壓Vg =閾值電壓(Vt)時(shí)的導(dǎo)帶能量的分布。
[0119]電子供應(yīng)層(未摻雜AlGaN層)ES的晶格常數(shù)小于溝道層(未摻雜GaN層)CH的晶格常數(shù)，以在電子供應(yīng)層(未摻雜AlGaN層)ES中感生拉伸應(yīng)力。因此，由于自發(fā)極化效應(yīng)和壓電極化效應(yīng)，導(dǎo)致在電子供應(yīng)層(未摻雜AlGaN層)ES中產(chǎn)生極化。在
[0001]方向上外延生長并且電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH在Ga平面上對(duì)準(zhǔn)的比較例I的構(gòu)造中，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生正電荷(+O)。以相同方式，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(_0)(圖17幻。然而，由于負(fù)電荷(-ο)被與柵絕緣膜GI的界面處的能級(jí)補(bǔ)償，因此它們被電中和。
[0120]被極化電荷的面密度σ可逼近以下等式(I):
[0121]O /q ?6.4X 113 [cm-2] Xx...(I)。
[0122]其中，X代表作為電子供應(yīng)層ES的AlGaN層的Al組分并且q代表元電荷。例如，當(dāng)Al組分X = 0.2時(shí)，計(jì)算出被極化電荷的面密度σ為1.2X1013[cm_2]。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，二維電子氣2DEG也被感生在異質(zhì)界面附近，以提供常開操作(圖17A)。
[0123]另一方面，在柵電壓:Vg=閾值電壓(Vt)的關(guān)狀態(tài)下，在柵絕緣膜GI內(nèi)部產(chǎn)生電場(chǎng)，并且從襯底S (溝道層(未摻雜GaAlN層))到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能增大(圖17B)。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)減小。因此，為了得到理想的閾值電壓(Vt)，必須減小柵絕緣膜GI的厚度。如上所述，難以兼顧常關(guān)操作和增大耐壓。
[0124]圖16中的比較例2的半導(dǎo)體器件是所謂的垂直FET。在這個(gè)半導(dǎo)體器件中，也難以兼顧常關(guān)操作和增大耐壓。在這種情況下，在襯底S之上形成具有開口的P型電流阻擋層(GaN層)CB和η型漂移層(GaN層)DL。開口形成電流限制部分。在P型電流阻擋層(GaN層)CB之上形成包括溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成柵電極GE。在溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES之間的界面附近形成二維電子氣2DEG。另外，在電子供應(yīng)層(未摻雜AlGaN層)ES之上的柵電極GE兩側(cè)上形成源電極SE。另外，在η型漂移層(GaN層)DL的前部之上形成漏電極DE。另外，在比較例2中，以與比較例I中相同的方式，也難以兼顧常關(guān)操作和增大耐壓。
[0125]相反，在圖18中示出這個(gè)實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布。圖18是示出這個(gè)實(shí)施方式(圖1)的半導(dǎo)體器件的導(dǎo)帶能量的分布的視圖。橫坐標(biāo)表示位置并且縱坐標(biāo)表示能級(jí)。圖18A示出柵電極正下方(A-A’部分)的導(dǎo)電能量的分布，圖18B是示出位于柵電極和源電極(漏電極)之間的一部分正下方(部分B-B’)的導(dǎo)帶能量的分布。
[0126]電子供應(yīng)層(未摻雜AlGaN層)ES的晶格常數(shù)小于溝道層(未摻雜GaN層)CH的晶格常數(shù)，以在電子供應(yīng)層(未摻雜AlGaN層)ES中感生拉伸應(yīng)力。因此，由于自發(fā)極化效應(yīng)和壓電極化效應(yīng)，導(dǎo)致在電子供應(yīng)層(未摻雜AlGaN層)ES中產(chǎn)生極化。然而，在這個(gè)實(shí)施例中，由于晶面被翻轉(zhuǎn)，因此在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-O)。換句話講，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH在N平面上對(duì)準(zhǔn)的這個(gè)實(shí)施例的半導(dǎo)體器件中，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-σ )。以相同方式，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生正電荷(+σ )(圖18Α)。然而，由于正電荷(+σ )被與柵絕緣膜GI的界面處的能級(jí)補(bǔ)償，因此它們被電中和。
[0127]依據(jù)等式(I),當(dāng)作為電子供應(yīng)層ES的AlGaN層的Al組分χ = 0.2時(shí),計(jì)算出被極化電荷的面密度σ為1.2X1013[cm_2]。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，柵電極正下方(部分A-A’)的二維電子氣(溝道)2DEG被耗盡，以能夠進(jìn)行常關(guān)操作(圖18A)。另一方面，在柵電壓:Vg=閾值電壓(Vt)的關(guān)狀態(tài)下，由于在柵絕緣膜GI內(nèi)部產(chǎn)生的電場(chǎng)的方向也與比較例I的方向相反，因此從襯底2S (溝道層)(未摻雜GaN層)CH到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能減小。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)減小。如上所述，在這個(gè)實(shí)施例的半導(dǎo)體器件中，容易兼顧常關(guān)操作和增大耐壓。
[0128]另外，在除了柵電極正下方的一部分(部分Β-Β’)以外的區(qū)域中，接觸層(η型AlGaN層)CL中的η型雜質(zhì)被離化，形成正電荷。在這種情況下，η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)的面密度被設(shè)置成例如5X1013cm_2，以至大于負(fù)電荷的面密度σ。另夕卜，由于溝道層(未摻雜GaN層)CH的帶隙小于電子供應(yīng)層(未摻雜AlGaN層)ES的帶隙，因此在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生二維電子氣2DEG，以減小導(dǎo)通電阻(圖18Β)。
[0129]修改形式
[0130]在圖1中示出的構(gòu)造中，η型雜質(zhì)層(η型半導(dǎo)體層:也被稱為η型半導(dǎo)體區(qū))(η型接觸層(η型AlGaN層)CL)設(shè)置于AlGaN層(η型接觸層(η型AlGaN層)CL)和電子供應(yīng)層(未摻雜AlGaN層)ES的一部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。
[0131]例如，在層疊溝道層(未摻雜GaN層)CH、η型接觸層(η型GaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES之后，可通過去除電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型GaN層)CL形成溝槽Τ。
[0132]另外，圖1中的實(shí)施例示出其中柵電極GE經(jīng)由柵絕緣膜GI布置在電子供應(yīng)層(未摻雜AlGaN層)ES之上的所謂MIS (金屬-絕緣體-半導(dǎo)體)型柵電極構(gòu)造的示例，但還可采用其中柵電極GE直接布置在電子供應(yīng)層(未摻雜AlGaN層)ES上的所謂肖特基型柵電極構(gòu)造。
[0133]為了將電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH在N平面上對(duì)準(zhǔn)，可考慮使用在溝道層(未摻雜GaN層)CH之上在[000-1]方向上結(jié)晶化生長電子供應(yīng)層(未摻雜AlGaN層)ES的N平面(氮平面)之上的所謂生長模式。然而，難以在溝道層(未摻雜GaN層)CH的N平面之上得到鏡面平面生長，因?yàn)闇系缹?未摻雜GaN層)CH的N平面之上的蝕刻速率高于Ga平面之上的蝕刻速率。結(jié)果，不能通過在N平面之上的生長模式得到令人滿意的晶體。
[0134]另一方面，在這個(gè)實(shí)施例中，可得到電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH在N平面之上對(duì)準(zhǔn)的層疊體，該層疊體是通過在能夠提供優(yōu)良晶體的Ga平面模式中生長晶體并且將該層疊體翻轉(zhuǎn)得到的。具體地，可通過在Ga平面模式下生長晶體并且使用例如激光剝離方法從η型接觸層(η型AlGaN層)CL剝離犧牲層(GaN層)SL來形成高平面性的層疊體。
[0135]第二實(shí)施例
[0136]在第一實(shí)施例中，雖然使用所謂凹柵結(jié)構(gòu)的柵電極，但在這個(gè)實(shí)施例中使用平面柵結(jié)構(gòu)的柵電極。
[0137][對(duì)結(jié)構(gòu)的描述]
[0138]圖19是示出這個(gè)實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖19中示出的半導(dǎo)體器件是使用氮化物半導(dǎo)體的場(chǎng)效應(yīng)晶體管。它也被稱為高電子遷移率晶體管(HEMT)。
[0139]如圖19中所示，在這個(gè)實(shí)施例的半導(dǎo)體器件中，通過鍵合層AL將包括溝道層(也被稱為電子遷移層)CH、電子供應(yīng)層ES和η型接觸層CL的層疊體布置在支承襯底2S之上。該層疊體包括氮化物半導(dǎo)體。電子供應(yīng)層ES包括帶隙比溝道層CH的帶隙大的氮化物半導(dǎo)體。
[0140]在這個(gè)實(shí)施例中，使用未摻雜GaN層作為溝道層CH，使用未摻雜AlGaN層作為電子供應(yīng)層ES，使用η型AlGaN層作為接觸層CL。在溝道層CH側(cè)上，在電子供應(yīng)層ES和溝道層CH之間的界面附近產(chǎn)生二維電子氣2DEG。
[0141]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。從溝道層(未摻雜GaN層)CH到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。換句話講，從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0142]另外，柵電極GE經(jīng)由柵絕緣膜GI布置在通過η型接觸層(η型AlGaN層)CL的開口暴露的電子供應(yīng)層(未摻雜AlGaN層)ES之上。換句話講，η型接觸層(η型AlGaN層)CL經(jīng)由柵絕緣膜GI布置在柵電極GE兩側(cè)，電子供應(yīng)層(未摻雜AlGaN層)ES經(jīng)由柵絕緣膜GI布置在柵電極GE下方。在η型接觸層(η型AlGaN層)CL之上在柵電極GE兩側(cè)分別布置源電極SE和漏電極DE。
[0143]在柵電極GE之上布置層間絕緣層(未示出)。另外，在源電極SE和漏電極DE之上，布置形成在層間絕緣膜中的接觸孔中填充的導(dǎo)電膜(栓塞，未示出)。
[0144][對(duì)制造方法的說明]
[0145]然后，將參照?qǐng)D20至圖25描述制造這個(gè)實(shí)施例的半導(dǎo)體器件的方法，使半導(dǎo)體器件的構(gòu)造更明確。圖20至圖25是示出制造這個(gè)實(shí)施例的半導(dǎo)體器件的步驟的剖視圖。
[0146]如圖20中所示，包括例如氮化鎵(GaN)的襯底IS被設(shè)置為襯底(也被稱為用于生長的襯底)IS。
[0147]然后，通過成核層(未示出)在襯底IS之上形成犧牲層SL。犧牲層SL包括例如GaN層。通過使用M0CVD，在包括例如氮化鎵(GaN)的襯底IS之上沉積大約I μ m厚的犧牲層(GaN 層)SL。
[0148]然后，在犧牲層(GaN層)SL之上形成電子供應(yīng)層ES。通過使用例如MOCVD沉積大約50nm厚的未摻雜AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成溝道層CH。例如，通過使用MOCVD沉積大約I μ m厚的未慘雜GaN層。
[0149]上述通過使用MOCVD形成的生長膜被稱為外延層(外延膜)。通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH的層疊體。換句話講，在與
[0001]晶軸方向平行的Ga平面上接連地生長各個(gè)層。
[0150]具體地，在包括氮化鎵(GaN)的襯底IS的Ga平面((0001)平面)之上在
[0001]方向上生長GaN，以形成犧牲層(GaN層)SL。然后，在犧牲層(GaN層)SL的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜AlGaN，以形成電子供應(yīng)層(未摻雜AlGaN層)ES。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜GaN，以形成溝道層(未摻雜GaN層)CH。
[0151]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(結(jié)平面)是Ga平面((0001)平面))并且從該界面到溝道層(未摻雜GaN層)CH的方向是
[0001]方向。
[0152]如上所述，通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH的層疊體中的各層，可得到包括較小的不平坦度的更平坦的外延層的層疊體。
[0153]雖然AlGaN和GaN的晶格常數(shù)不同，但通過將AlGaN的總膜厚度設(shè)置成臨界膜厚度或更小，可得到發(fā)生位錯(cuò)更少的優(yōu)良晶體質(zhì)量的層疊體。
[0154]至于襯底1S，還可使用除了包括氮化鎵(GaN)的襯底外的襯底。然而，當(dāng)使用包括氮化鎵(GaN)的襯底時(shí)，可生長發(fā)生位錯(cuò)較少的優(yōu)良晶體質(zhì)量的層疊體。諸如上述位錯(cuò)的晶體缺陷造成泄露電流。因此，通過抑制晶體缺陷，泄露電流可減少并且晶體管的截止耐壓可得以改進(jìn)。
[0155]至于襯底IS之上的成核層(未示出)，可使用通過重復(fù)層疊均包括氮化鎵(GaN)層和氮化鋁(AlN)層的層疊膜(AlN/GaN膜)而形成的超晶格層。
[0156]然后，如圖21中所示，在溝道層(未摻雜GaN層)CH的(0001)平面之上形成鍵合層AL并且在鍵合層AL之上安裝支承襯底2S。例如，可使用包括例如HSQ涂層型絕緣膜作為鍵合層AL。另外，可使用包括例如硅(Si)的襯底作為支承襯底2S。
[0157]例如，在溝道層(未摻雜GaN層)CH上涂覆HSQ前體并且安裝支承襯底2S之后，應(yīng)用大約200°C的熱處理。因此，HSQ被硬化并且可通過鍵合層AL鍵合溝道層(未摻雜GaN層)CH和支承襯底2S，如圖6中所示。當(dāng)使用HSQ作為鍵合層AL時(shí)，它可耐受高達(dá)大約900°C的熱負(fù)荷。
[0158]然后，從犧牲層(GaN層)SL和電子供應(yīng)層(未摻雜AlGaN層)ES之間的界面剝離犧牲層(GaN層)SL和襯底1S。以與第一實(shí)施例中相同的方式，例如，可使用激光剝離方法作為剝離方法。因此形成這樣的層疊結(jié)構(gòu)，在該結(jié)構(gòu)中層疊有電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH,并且另外在其之上層疊鍵合層AL和支承襯底2S。
[0159]然后，如圖22中所示，層疊結(jié)構(gòu)被翻轉(zhuǎn)，使得層疊結(jié)構(gòu)的電子供應(yīng)層(未摻雜AlGaN層)ES處于上表面的位置。因此，通過鍵合層AL在支承襯底2S之上布置包括溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體。如上所述，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。從結(jié)平面到電子供應(yīng)層ES的方向是[000-1]方向。
[0160]然后，如圖23中所示，通過離子注入形成η型接觸層(η型AlGaN層)CL。首先，如圖23中所述，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成光致抗蝕劑膜PR21并且進(jìn)行曝光和顯影，使得去除除了旨在形成柵電極GE的區(qū)域外的區(qū)域的光致抗蝕劑膜PR21。然后，將η型雜質(zhì)注入電子供應(yīng)層(未摻雜AlGaN層)ES的上層部分中。因此，在電子供應(yīng)層(未摻雜AlGaN層)ES之上的旨在形成柵電極GE的區(qū)域兩側(cè)形成η型接觸層(η型AlGaN層)CL。例如，使用Si (硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約IXlO19/cm3。η型接觸層(η型AlGaN層)CL的厚度是例如大約30nm。然后，去除光致抗蝕劑膜PR2。然后，例如，在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)(在這個(gè)實(shí)施例中，Si)。通過熱處理，η型接觸層(η型AlGaN層)CL中的電子濃度是例如大約2X1019/cm3。
[0161]然后，如圖24中所示，在η型接觸層(η型AlGaN層)CL之上的旨在形成柵電極GE的區(qū)域兩側(cè)形成源電極SE和漏電極DE。以與第一實(shí)施例中相同的方式，使用例如剝離方法形成源電極SE和漏電極DE。然后，以與第一實(shí)施例中相同的方式，向支承襯底2S應(yīng)用熱處理(退火處理)。通過熱處理，源電極SE和形成二維電子氣2DEG的溝道層(未摻雜GaN層)CH可形成歐姆接觸。以相同方式，漏電極DE和溝道層(未摻雜GaN層)CH可形成歐姆接觸。也就是說，源電極SE和漏電極DE處于分別電連接到二維電子氣2DEG的狀態(tài)。
[0162]然后，如圖25中所示，在形成柵絕緣膜GI之后，形成柵電極GE。首先，以與第一實(shí)施例中相同的方式，形成柵絕緣膜GI。例如，通過使用原子層沉積，在源電極SE、漏電極DE、電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型AlGaN層)CL之上，形成氧化鋁膜作為柵絕緣膜GI。然后，去除源電極SE和漏電極DE之上的柵絕緣膜GI。還在源電極SE和漏電極DE之上形成接觸孔時(shí)，去除柵絕緣膜GI。
[0163]然后，在柵絕緣膜GI之上形成柵電極GE。以與第一實(shí)施例中相同的方式，通過使用例如剝離方法形成柵電極GE。
[0164]通過上述步驟，基本上完成這個(gè)實(shí)施例的半導(dǎo)體器件。在上述步驟中，雖然柵電極GE、源電極SE和漏電極DE是通過使用剝離方法形成的，但還可通過將金屬膜圖案化來形成電極。
[0165]如上所述，在這個(gè)實(shí)施例的半導(dǎo)體器件中，由于溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES在[000-1]方向上接連層疊，因此可容易地兼顧:(I)常關(guān)操作和(2)增大耐壓，如具體在第一實(shí)施例中描述的。
[0166]也就是說，這個(gè)實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布與第一實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布相同(圖18)。因此，如在第一實(shí)施例中具體描述的，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-σ )。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，柵電極正下方(部分Α-Α’)的二維電子氣(溝道)2DEG被耗盡，以能夠進(jìn)行常關(guān)操作(參照?qǐng)D18A)。另外，在柵電壓:Vg =閾值電壓(Vt)的關(guān)狀態(tài)下，從襯底2S(溝道層(未摻雜GaN層))CH側(cè)到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能減小。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)增大。如上所述,在這個(gè)實(shí)施例的半導(dǎo)體器件中，可容易地兼顧常關(guān)操作和增大耐壓。
[0167]另外，在不包括柵電極正下方的一部分的區(qū)域(部分Β-Β’)中，η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)被離化，形成正電荷，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生二維電子氣2DEG，以減小導(dǎo)通電阻(圖18Β)。
[0168]另外，在這個(gè)實(shí)施例中，由于形成溝槽T的步驟不是必須的，因此相比于第一實(shí)施例的情況，可更容易地控制閾值電壓(Vt)。
[0169]修改形式
[0170]在圖19中示出的構(gòu)造中，η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)被提供于AlGaN層(η型接觸層(η型AlGaN層)CL和電子供應(yīng)層(未摻雜AlGaN層)ES)的一部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。
[0171]例如，在進(jìn)行圖23中示出的離子注入時(shí)，還可通過η型雜質(zhì)的離子注入，在旨在用于形成溝道層(未摻雜GaN層)CH的上層部分的區(qū)域兩側(cè)上形成η型接觸層(η型AlGaN層)CL，其中，所述溝道層(未摻雜GaN層)CH的上層部分用于形成柵電極GE。
[0172]另外，圖19中示出的實(shí)施例示出其中柵電極GE經(jīng)由柵絕緣膜GI布置在電子供應(yīng)層(未摻雜AlGaN層)ES之上的所謂MIS (金屬-絕緣體-半導(dǎo)體)型柵電極構(gòu)造的示例，但還可采用其中柵電極GE直接布置在電子供應(yīng)層(未摻雜AlGaN層)ES上的所謂肖特基型柵電極構(gòu)造。
[0173]第三實(shí)施例
[0174]在第一實(shí)施例和第二實(shí)施例中，雖然描述的是所謂橫向FET的示例，但在第三實(shí)施例至第六實(shí)施例中描述所謂的垂直FET。將參照附圖具體描述這個(gè)實(shí)施例的半導(dǎo)體器件。
[0175][對(duì)結(jié)構(gòu)的描述]
[0176]圖26是示出這個(gè)實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖26中示出的半導(dǎo)體器件是使用氮化物半導(dǎo)體的場(chǎng)效應(yīng)晶體管。它也被稱為高電子遷移率晶體管(HEMT)。
[0177]如圖26中所示，在這個(gè)實(shí)施例的半導(dǎo)體器件中，通過鍵合層AL將包括η型漂移層DL、電流阻擋層CB、溝道層(也被稱為電子遷移層)CH、電子供應(yīng)層ES和η型接觸層CL的層疊體布置在支承襯底2S之上。該層疊體包括氮化物半導(dǎo)體。電子供應(yīng)層ES包括帶隙比溝道層CH的帶隙大的氮化物半導(dǎo)體。電流阻擋層CB具有位置對(duì)應(yīng)于柵電極GE的開口部分(隔離部分)。電流阻擋層CB的開口形成電流限制部分。
[0178]在這個(gè)實(shí)施例中，使用η型GaN層作為η型漂移層DL并且使用ρ型GaN層作為電流阻擋層CB。使用未摻雜GaN層作為溝道層CH，使用未摻雜AlGaN層作為電子供應(yīng)層ES，使用η型AlGaN層作為接觸層CL。在溝道層CH側(cè)，在電子供應(yīng)層ES和溝道層CH之間的界面附近產(chǎn)生二維電子氣2DEG。
[0179]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。從溝道層(未摻雜GaN層)CH到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。換句話講，從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0180]柵電極GE經(jīng)由柵絕緣膜GI布置于溝槽T內(nèi)部，溝槽T貫通η型接觸層(η型AlGaN層)CL并且允許電子供應(yīng)層(未摻雜AlGaN層)ES從其表面暴露。在η型接觸層(η型AlGaN層)CL之上在柵電極GE兩側(cè)分別布置源電極SE。漏電極DE布置在支承襯底2S的后面。
[0181]這種構(gòu)造的半導(dǎo)體器件被稱為垂直FET，在垂直FET中，在垂直于支承襯底2S的方向上，載流子從溝道層(未摻雜GaN層)CH經(jīng)過開口(電流限制部分)行進(jìn)到η型漂移層(η型GaN層)DL。通過用柵電壓來調(diào)制二維電子氣2DEG的載流子濃度，執(zhí)行FET操作。
[0182]在柵電極GE之上布置層間絕緣膜(未示出)。在源電極SE之上，布置形成在層間絕緣層中的接觸孔中填充的導(dǎo)電膜(栓塞，未示出)。
[0183][對(duì)制造方法的說明]
[0184]然后，將參照?qǐng)D27至圖32描述制造這個(gè)實(shí)施例的半導(dǎo)體器件的方法，使半導(dǎo)體器件的構(gòu)造更明確。圖27至圖32是示出這個(gè)實(shí)施例的半導(dǎo)體器件的制造步驟的剖視圖。
[0185]如圖27中所示，包括例如氮化鎵(GaN)的襯底IS被提供為襯底(也被稱為用于生長的襯底)IS。
[0186]然后，通過成核層(未示出)在襯底IS之上形成犧牲層SL。犧牲層SL包括例如GaN層。通過使用M0CVD，在包括例如氮化鎵(GaN)的襯底IS之上沉積大約I μ m厚的犧牲層(GaN 層)SL。
[0187]然后，在犧牲層(GaN層)SL之上形成η型接觸層CL。例如，通過使用MOCVD沉積大約50nm厚的η型AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。例如，Si (硅)被用作η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約lX1019/cm3。然后，在η型接觸層(η型AlGaN層)CL之上形成電子供應(yīng)層ES。例如，通過使用MOCVD在η型接觸層(η型AlGaN層)CL之上沉積大約20nm厚的未摻雜AlGaN層。AlGaN層具有用Ala2Ga0.8N表示的組分比。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成溝道層CH。例如，通過使用MOCVD沉積大約0.1ym厚的未摻雜GaN層。然后，在溝道層(未摻雜GaN層)CH之上，形成ρ型電流阻擋層(P型雜質(zhì)層，也被稱為P型半導(dǎo)體區(qū))CB。例如，通過使用MOCVD沉積大約0.5 μ m厚的P型GaN層。例如，使用Mg(鎂)作為ρ型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約
IXlO1Vcm3O
[0188]上述通過使用MOCVD形成的生長膜被稱為外延層(外延膜)。在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、η型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH和ρ型電流阻擋層(P型GaN層)CB的層疊體。換句話講，在與
[0001]晶軸方向平行的Ga平面之上接連地生長各個(gè)層。
[0189]具體地，在包括氮化鎵(GaN)的襯底IS的Ga平面((0001)平面)之上在
[0001]方向上生長GaN，以形成犧牲層(GaN層)SL。然后，在犧牲層(GaN層)SL的Ga平面((OOOl)平面)之上，在
[0001]方向上生長AlGaN，以形成η型接觸層(η型AlGaN層)CL。然后，在η型接觸層(η型AlGaN層)CL的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜AlGaN，以形成電子供應(yīng)層(未摻雜AlGaN層)ES。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜GaN，以形成溝道層(未摻雜GaN層)CH。然后，在溝道層(未摻雜GaN層)CH的Ga平面((0001)平面)之上，在
[0001]方向上生長ρ型GaN，以形成電流阻擋層(ρ型GaN層)CB。
[0190]在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面附近產(chǎn)生(形成)二維電子氣(二維電子氣層)2DEG。產(chǎn)生二維電子氣2DEG的平面，也就是說，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面(界面)，是Ga平面((0001)平面)，并且從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到溝道層(未摻雜GaN層)CH的方向是
[0001]方向。
[0191]如上所述，通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成層疊體中的各層(η型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH和ρ型電流阻擋層(P型GaN層)CB)，可得到包括較小的不平坦度的更平坦的外延層的層疊體。
[0192]雖然AlGaN和GaN的晶格常數(shù)不同，但通過將AlGaN的總膜厚度設(shè)置成臨界膜厚度或更小，可得到發(fā)生位錯(cuò)更少的優(yōu)良晶體質(zhì)量的層疊體。
[0193]至于襯底1S，還可使用除了包括氮化鎵(GaN)的襯底外的襯底。然而，當(dāng)使用包括氮化鎵(GaN)的襯底時(shí)，可生長發(fā)生位錯(cuò)較少的優(yōu)良晶體質(zhì)量的層疊體。諸如上述位錯(cuò)的晶體缺陷造成泄露電流。因此，通過抑制晶體缺陷，泄露電流可減少并且晶體管的截止耐壓可改進(jìn)。
[0194]至于襯底IS之上的成核層(未示出)，可使用通過重復(fù)層疊均包括氮化鎵(GaN)層和氮化鋁(AlN)層的層疊膜(AlN/GaN膜)而形成的超晶格層。
[0195]然后，例如，在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活電流阻擋層(P型GaN層)CB中的ρ型雜質(zhì)(在這個(gè)實(shí)施例中，Mg)。通過熱處理，電流阻擋層(P型GaN層)CB中的空穴濃度是例如大約2X 1018/cm3。
[0196]然后，如圖28中所示，通過去除電流阻擋層(P型GaN層)CB的中心部分，換句話講，去除旨在形成柵電極GE的區(qū)域附近的電流阻擋層(P型GaN層)CB，將開口形成到電流阻擋層(P型GaN層)。例如，在電流阻擋層(P型GaN層)CB之上形成覆蓋旨在形成柵電極GE的區(qū)域的光致抗蝕劑膜(未示出)，并且通過使用例如干法蝕刻去除電流阻擋層(P型GaN層)CB。至于蝕刻氣體，可使用氯化硼(BCl3)型氣體。通過該步驟，在電流阻擋層(P型GaN層)CB中形成開口并且溝道層(未摻雜GaN層)CH從其底部暴露。然后，去除光致抗蝕劑膜(未不出)。
[0197]然后，如圖29中所示，在包括溝道層(未摻雜GaN層)CH的被暴露部分的電流阻擋層(P型GaN層)CB之上，形成η型漂移層(η型GaN層)DL。例如，通過使用MOCVD，在包括開口內(nèi)部的電流阻擋層(P型GaN層)CB之上生長10 μ m厚的η型漂移層(η型GaN層)DL0例如，使用Si (硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約5X1016/cm3。如上所述的包括開口內(nèi)部的電流阻擋層(P型GaN層)CB之上的外延生長被稱為填充再生長。
[0198]至于電流阻擋層CB，還可使用包括ρ型GaN層和其之上的AlN層(氮化鋁層:大約0.0lym厚)的層疊膜。在這種情況下，在層疊膜中形成開口并且通過使用MOCVD在包括開口內(nèi)部的電流阻擋層(層疊膜)CB之上形成η型漂移層(η型GaN層)。在這種情況下，從開口中的溝道層(未摻雜GaN層)CH的被暴露部分外延生長η型漂移層(η型GaN層)DL,并且在AlN層之上外延生長η型漂移層(η型GaN層)DL的其它部分。相比于未摻雜GaN層之上的生長速率，AlN層之上的η型GaN層的生長速率更小。因此，優(yōu)先在開口中沉積膜。另外，在開口被η型GaN層完全填充之后，在開口兩側(cè)在橫向方向上進(jìn)行生長。因此，在進(jìn)行填充再生長時(shí)，η型漂移層(η型GaN層)DL的表面的平面性可提高。填充在開口中的η型漂移層(η型GaN層)DL形成電流限制部分(開孔)。
[0199]然后，如圖30中所示，在η型漂移層(η型GaN層)DL的(0001)平面之上形成鍵合層AL并且在其上安裝支承襯底2S。例如，可使用包括Au(金)和錫(Sn)的合金的焊料層作為鍵合層AL。另外，還可在焊料層上方和下方布置金屬膜(金屬化膜)。例如，在η型漂移層(η型GaN層)DL的(0001)平面之上形成包括鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜，在金屬膜之上形成焊料層?？晒┻x擇地，在支承襯底2S之上，形成包括鈦(Ti)膜、鈦膜上形成的鉬(Pt)膜和鉬膜上形成的金(Au)膜的層疊膜(Ti/Pt/Au)作為金屬膜?？墒褂冒ü?Si)的襯底作為支承襯底2S。
[0200]然后，作為鍵合層AL的焊料層和支承襯底2S的金屬膜相對(duì)，并且通過焊料層(鍵合層AL)融合η型漂移層(η型GaN層)DL和支承襯底2S。
[0201]然后，從犧牲層(GaN層)SL和η型接觸層(η型AlGaN層)CL之間的界面剝離犧牲層(GaN層)SL和襯底1S。以與第一實(shí)施例中相同的方式，可使用激光剝離方法作為剝離方法。
[0202]因此，形成這樣的層疊結(jié)構(gòu)，在結(jié)構(gòu)中，層疊有η型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH、電流阻擋層(ρ型GaN層)CB和η型漂移層(η型GaN層)DL并且另外在其之上層疊鍵合層AL和支承襯底2S。
[0203]然后，如圖31中所示，層疊結(jié)構(gòu)被翻轉(zhuǎn)，使得層疊結(jié)構(gòu)的η型接觸層(η型AlGaN層)CL處于上表面的位置。因此，通過鍵合層AL在支承襯底2S之上布置層疊體。如上所述，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。然后，從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0204]然后，如圖32中所示，在η型接觸層(η型AlGaN層)CL之上形成源電極SE。以與第一實(shí)施例中相同的方式，可通過使用剝離方法形成源電極SE。例如，形成在用于形成源電極SE的區(qū)域中具有開口的光致抗蝕劑膜(未示出)。然后，在包括光致抗蝕劑膜之上的一部分的η型接觸層(η型AlGaN層)CL之上形成金屬膜，并且將光致抗蝕劑之上的金屬膜與光致抗蝕劑膜一起去除。因此，可在η型接觸層(η型AlGaN層)CL之上形成源電極SE。
[0205]然后，向支承襯底2S應(yīng)用熱處理(合金化處理)。例如,應(yīng)用在氮?dú)鈿夥罩性诖蠹s600°C下進(jìn)行I分鐘的熱處理作為熱處理。通過熱處理，源電極SE和產(chǎn)生二維電子氣2DEG的溝道層(未摻雜GaN層)CH可以形成歐姆接觸。
[0206]然后，以與第一實(shí)施例中相同的方式，在形成溝槽T之后，形成柵絕緣膜GI，另外，形成柵電極GE。也就是說，通過使用干法蝕刻去除η型接觸層(η型AlGaN層)CL，以形成溝槽T，溝槽T貫通η型接觸層(η型AlGaN層)CL并且允許電子供應(yīng)層(未摻雜AlGaN層)ES被暴露。然后，例如，通過使用ALD，在包括源電極SE之上的一部分的電子供應(yīng)層(未摻雜AlGaN層)ES之上形成氧化鋁膜作為柵絕緣膜GI。然后，去除源電極SE之上的柵絕緣膜G10然后，通過使用例如剝離方法，在溝槽T內(nèi)部的柵絕緣膜GI之上，形成柵電極GE。
[0207]然后，將支承襯底2S翻轉(zhuǎn)，使得支承襯底2S的后面處于上表面的位置(圖32)。例如，通過在支承襯底2S之上形成金屬膜，形成漏電極DE。例如，可使用包括鈦(Ti)膜和形成在鈦膜上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜。可通過使用例如真空氣相沉積形成該金屬膜。
[0208]用上述步驟，基本上完成這個(gè)實(shí)施例的半導(dǎo)體器件。然后，雖然在上述通過使用剝離方法的步驟中形成柵電極GE和源電極SE，但還可通過將金屬膜圖案化形成電極。
[0209]如上所述，在這個(gè)實(shí)施例的半導(dǎo)體器件中，由于溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES在[000-1]方向上順序?qū)盈B，因此可容易地兼顧:(I)常關(guān)操作和(2)增大耐壓，如具體在第一實(shí)施例中描述的。
[0210]也就是說，這個(gè)實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布與第一實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布相同(圖18)。因此，如在第一實(shí)施例中具體描述的，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-σ )。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，柵電極正下方(部分Α-Α’)的二維電子氣(溝道)2DEG被耗盡，以能夠進(jìn)行常關(guān)操作(參照?qǐng)D18A)。另外，在柵電壓:Vg =閾值電壓(Vt)的關(guān)狀態(tài)下，從襯底2S (溝道層(未摻雜GaN層)CH)側(cè)到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能減小。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)增大。如上所述,在這個(gè)實(shí)施例的半導(dǎo)體器件中，可容易地兼顧常關(guān)操作和增大耐壓。
[0211]另外，在不包括柵電極正下方的一部分的區(qū)域(部分Β-Β’)中，η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)被離化，形成正電荷，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生二維電子氣2DEG，以減小導(dǎo)通電阻(圖18Β)。
[0212]另外，在這個(gè)實(shí)施例中，由于在電流阻擋層(P型GaN層)CB中形成開口(電流限制部分)，因此載流子可被有效引入漏極。另外，根據(jù)這個(gè)實(shí)施例，還可容易地形成電流阻擋層(P型GaN層)CB及其開口(電流限制部分)。
[0213]修改形式
[0214]在圖26中示出的實(shí)施例中，η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)被提供于AlGaN層(η型接觸層(η型AlGaN層)CL和電子供應(yīng)層(未摻雜AlGaN層)ES)的一部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。
[0215]例如，在層疊溝道層(未摻雜GaN層)CH、n型接觸層(η型AlGaN層)CL和電子供應(yīng)層(未摻雜AlGaN層)ES之后，可去除電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型AlGaN層)CL，以形成溝槽Τ。
[0216]另外，圖26中示出的實(shí)施例示出其中柵電極GE經(jīng)由柵絕緣膜GI布置在電子供應(yīng)層(未摻雜AlGaN層)ES之上的所謂MIS (金屬-絕緣體-半導(dǎo)體)型柵電極構(gòu)造的示例，但還可采用其中柵電極GE直接布置在電子供應(yīng)層(未摻雜AlGaN層)ES上的所謂肖特基型柵電極構(gòu)造。
[0217]第四實(shí)施例
[0218]將參照附圖具體描述這個(gè)實(shí)施例的半導(dǎo)體器件。
[0219][對(duì)結(jié)構(gòu)的描述]
[0220]圖33是示出這個(gè)實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖33中示出的半導(dǎo)體器件是使用氮化物半導(dǎo)體的場(chǎng)效應(yīng)晶體管。它也被稱為高電子遷移率晶體管(HEMT)。
[0221 ] 如圖33中所示，在這個(gè)實(shí)施例的半導(dǎo)體器件中，通過鍵合層AL將包括η型漂移層DL、電流阻擋層CB、溝道層(也被稱為電子遷移層)CH、電子供應(yīng)層ES和η型接觸層CL的層疊體布置在支承襯底2S之上。該層疊體包括氮化物半導(dǎo)體。電子供應(yīng)層ES包括帶隙比溝道層CH的帶隙大的氮化物半導(dǎo)體。
[0222]電流阻擋層CB具有位置對(duì)應(yīng)于柵電極GE的開口。電流阻擋層CB的開口部分形成電流限制部分。
[0223]在這個(gè)實(shí)施例中，使用η型GaN層作為η型漂移層DL并且使用ρ型GaN層作為電流阻擋層CB。使用未摻雜GaN層作為溝道層CH，使用未摻雜AlGaN層作為電子供應(yīng)層ES，使用η型AlGaN層作為接觸層CL。在溝道層CH側(cè)上，在電子供應(yīng)層ES和溝道層CH之間的界面附近產(chǎn)生二維電子氣2DEG。
[0224]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。那么，從溝道層(未摻雜GaN層)CH到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。換句話講，從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0225]另外，柵電極GE經(jīng)由柵絕緣膜GI布置在通過η型接觸層(η型AlGaN層)CL的開口暴露的電子供應(yīng)層(未摻雜AlGaN層)ES之上。換句話講，η型接觸層(η型AlGaN層)CL經(jīng)由柵絕緣膜GI布置在柵電極GE兩側(cè)，電子供應(yīng)層(未摻雜AlGaN層)ES經(jīng)由柵絕緣膜GI布置在柵電極GE下方。在η型接觸層(η型AlGaN層)CL之上在柵電極GE兩側(cè)布置源電極SE。另外，在支承襯底2S的后面布置漏電極DE。
[0226]這種構(gòu)造的半導(dǎo)體器件被稱為垂直FET，在垂直FET中，在垂直于支承襯底2S的方向上，載流子從溝道層(未摻雜GaN層)CH穿過開口(電流限制部分)行進(jìn)到η型漂移層(η型GaN層)DL。通過用柵電壓調(diào)制二維電子氣2DEG的載流子濃度，執(zhí)行FET操作。
[0227]在柵電極GE之上布置層間絕緣膜(未示出)。另外，在源電極SE之上，布置形成在層間絕緣層中的接觸孔中填充的導(dǎo)電膜(栓塞，未示出)。
[0228][對(duì)制造方法的說明]
[0229]然后，將參照?qǐng)D34至圖40描述制造這個(gè)實(shí)施例的半導(dǎo)體器件的方法，使半導(dǎo)體器件的構(gòu)造更明確。圖30至圖40是示出這個(gè)實(shí)施例的半導(dǎo)體器件的制造步驟的剖視圖。
[0230]如圖34中所示，包括例如氮化鎵(GaN)的襯底IS被提供為襯底(也被稱為用于生長的襯底)IS。
[0231]然后，通過成核層(未示出)在襯底IS之上形成犧牲層SL。犧牲層SL包括例如GaN層。例如，通過使用M0CVD，在包括氮化鎵(GaN)的襯底IS之上沉積大約I μ m厚的犧牲層(GaN層)SL。
[0232]然后，在犧牲層(GaN層)SL之上形成電子供應(yīng)層ES。通過使用例如MOCVD沉積大約20nm厚的未摻雜AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成溝道層CH。通過使用例如MOCVD沉積大約0.1 μ m厚的未摻雜GaN。然后，在溝道層CH(未摻雜GaN層)之上形成ρ型電流阻擋層CB。通過使用例如M0CVD，沉積大約0.5 μ m厚的ρ型GaN層。例如，使用Mg(鎂)作為ρ型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約I X 1019/cm3。
[0233]上述通過使用MOCVD形成的生長膜被稱為外延層(外延膜)。在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH和ρ型電流阻擋層(ρ型GaN層)CB的層疊體。換句話講，在與
[0001]晶軸方向平行的Ga平面之上接連地生長各個(gè)層。
[0234]具體地，在包括氮化鎵(GaN)的襯底IS的Ga平面((0001)平面)之上在
[0001]方向上生長GaN，以形成犧牲層(GaN層)SL。然后，在犧牲層(GaN層)SL的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜AlGaN,以形成電子供應(yīng)層(未摻雜AlGaN層)ES。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜GaN,以形成溝道層(未摻雜GaN層)CH。然后,在溝道層(未摻雜GaN層)CH的Ga平面((0001)平面)之上，在
[0001]方向上生長ρ型GaN，以形成電流阻擋層(P 型 GaN 層)CB。
[0235]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(結(jié)平面)是Ga平面((0001)平面))并且從界面(結(jié)平面)到溝道層(未摻雜GaN層)CH的方向是
[0001]方向。
[0236]如上所述，通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成層疊體CB的各層(犧牲層(GaN層)SL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH)和ρ型電流阻擋層(P型GaN層)，可得到包括較小的不平坦度的更平坦的外延層的層疊體。
[0237]雖然AlGaN和GaN的晶格常數(shù)不同，但通過將AlGaN的總膜厚度布置成臨界膜厚度或更小，可得到發(fā)生位錯(cuò)更少的優(yōu)良晶體質(zhì)量的層疊體。
[0238]至于襯底1S，還可使用除了包括氮化鎵(GaN)的襯底外的襯底。當(dāng)使用包括氮化鎵(GaN)的襯底時(shí)，可生長發(fā)生位錯(cuò)較少的優(yōu)良晶體質(zhì)量的層疊體。諸如上述位錯(cuò)的晶體缺陷造成泄露電流。因此，通過抑制晶體缺陷，泄露電流可減少并且晶體管的截止耐壓可得到改進(jìn)。
[0239]至于襯底IS之上的成核層(未示出)，可使用通過重復(fù)層疊包括氮化鎵(GaN)層和氮化鋁(AlN)層的層疊膜(AlN/GaN膜)而形成的超晶格層。
[0240]然后，例如，在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活電流阻擋層(P型GaN層)CB中的ρ型雜質(zhì)(在這個(gè)實(shí)施例中，Mg)。通過熱處理，電流阻擋層(P型GaN層)CB中的空穴濃度是例如大約2X 1018/cm3。
[0241]然后，如圖35中所示，通過去除電流阻擋層(ρ型GaN層)CB的中心部分，換句話講，去除旨在形成柵電極GE的區(qū)域附近的電流阻擋層(P型GaN層)CB，將開口形成到電流阻擋層(P型GaN層)。例如，在電流阻擋層(P型GaN層)CB之上形成覆蓋旨在形成柵電極GE的區(qū)域的光致抗蝕劑膜(未示出)并且通過使用干法蝕刻去除電流阻擋層(ρ型GaN層)CB。至于蝕刻氣體，可使用氯化硼(BCl3)型氣體。通過該步驟，在電流阻擋層(ρ型GaN層)CB中形成開口并且溝道層(未摻雜GaN層)CH從其底部暴露。然后，去除光致抗蝕劑膜(未不出)。
[0242]然后，如圖36中所示，在包括溝道層(未摻雜GaN層)CH的被暴露部分的電流阻擋層(P型GaN層)CB之上，形成η型漂移層(η型GaN層)DL。例如，通過使用MOCVD，在包括開口內(nèi)部的電流阻擋層(P型GaN層)CB之上生長大約10 μ m厚的η型漂移層(η型GaN層)DL。例如，使用Si(硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約5 X 116/cm3。如上所述的包括開口內(nèi)部的電流阻擋層(P型GaN層)CB之上的外延生長被稱為填充再生長。
[0243]至于電流阻擋層CB，還可使用包括ρ型GaN層和其之上的AlN層(氮化鋁層:大約0.0lym厚)的層疊膜。在這種情況下，在層疊膜中形成開口并且通過使用MOCVD在包括開口內(nèi)部的電流阻擋層(層疊膜)CB之上形成η型漂移層(η型GaN層)DL(填充再生長)。在這種情況下，從開口中的溝道層(未摻雜GaN層)CH的被暴露部分外延生長η型漂移層(η型GaN層)DL，并且在AlN層之上外延生長η型漂移層(η型GaN層)DL的其它部分。相比于未摻雜GaN層之上的生長速率，AlN層之上的η型GaN層的生長速率更小。因此，優(yōu)先在開口中沉積膜。另外，在開口被η型GaN層完全填充之后，在開口兩側(cè)在橫向方向上進(jìn)行生長。因此，在進(jìn)行填充再生長時(shí)，η型漂移層(η型GaN層)DL的表面的平面性可提高。填充在開口中的η型漂移層(η型GaN層)DL形成電流限制部分。
[0244]然后，如圖37中所示，在η型漂移層(η型GaN層)DL的(0001)平面之上形成鍵合層AL并且在其上安裝支承襯底2S。例如，可使用包括Ag(銀)膏作為鍵合層AL。另外，還可在Ag(銀)膏上方和下方提供金屬膜(金屬化膜)。例如，在η型漂移層(η型GaN層)DL的(0001)平面之上形成包括鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜，在金屬膜之上形成Ag(銀)膏?？晒┻x擇地，在支承襯底2S之上，形成包括鈦(Ti)膜、鈦膜上形成的鉬(Pt)膜和鉬膜上形成的金(Au)膜的層疊膜(Ti/Pt/Au)作為金屬膜?？墒褂冒ü?Si)的襯底作為支承襯底2S。
[0245]然后，作為鍵合層AL的Ag (銀)膏和支承襯底2S的金屬膜相對(duì)，并且通過Ag (銀)膏(鍵合層AL)融合η型漂移層(η型GaN層)DL和支承襯底2S。
[0246]然后，從犧牲層(GaN層)SL和電子供應(yīng)層(未摻雜AlGaN層)ES之間的界面剝離犧牲層(GaN層)SL和襯底1S。以與第一實(shí)施例中相同的方式，可使用激光剝離方法作為剝離方法。
[0247]因此，形成下述層疊結(jié)構(gòu)，其中，層疊電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH、電流阻擋層(ρ型GaN層)CB和η型漂移層(η型GaN層)DL,并且另外在其之上層疊鍵合層AL和支承襯底2S。
[0248]然后，如圖38中所示，層疊結(jié)構(gòu)被翻轉(zhuǎn)，使得層疊結(jié)構(gòu)的電子供應(yīng)層(未摻雜AlGaN層)ES處于上表面的位置。因此，通過鍵合層AL在支承襯底2S之上布置層疊體。如上所述，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0249]然后，如圖39中所示，通過離子注入形成η型接觸層(η型AlGaN層)CL。首先，在電子供應(yīng)層(未摻雜AlGaN層)ES之上的旨在形成柵電極GE的區(qū)域中形成光致抗蝕劑膜PR41。然后，通過使用光致抗蝕劑膜PR41作為掩模將η型雜質(zhì)注入電子供應(yīng)層(未摻雜AlGaN層)ES的上層部分中。因此，在電子供應(yīng)層(未摻雜AlGaN層)ES的上層部分中，在旨在形成柵電極GE的區(qū)域兩側(cè)上形成η型接觸層(η型AlGaN層)CL。例如，使用Si (硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約I X 1019/cm3。η型接觸層(η型AlGaN層)CL的厚度是例如大約30nm。然后，去除光致抗蝕劑膜PR41。然后，例如，在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)(在這個(gè)實(shí)施例中，Si)。通過熱處理，η型接觸層(η型AlGaN層)CL中的電子濃度是例如大約2 X 1019/cm3。
[0250]然后，如圖40中所示，在η型接觸層(η型AlGaN層)CL之上的旨在形成柵電極GE的區(qū)域兩側(cè)上形成源電極SE。以與第一實(shí)施例中相同的方式，使用剝離方法形成源電極SE。例如，形成在用于形成源電極SE的區(qū)域中具有開口的光致抗蝕劑膜(未示出)。然后，在包括光致抗蝕劑膜之上的一部分的η型接觸層(η型AlGaN層)CL之上形成金屬膜，將光致抗蝕劑之上的金屬膜與光致抗蝕劑膜一起去除。因此，可在η型接觸層(η型AlGaN層)CL之上形成源電極SE。
[0251]然后，向支承襯底2S應(yīng)用例如熱處理(合金化處理)。應(yīng)用在氮?dú)鈿夥罩性诖蠹s600°C下進(jìn)行I分鐘的熱處理作為熱處理。通過熱處理，源電極SE和產(chǎn)生二維電子氣2DEG的溝道層(未摻雜GaN層)CH可以形成歐姆接觸。
[0252]然后，以與第二實(shí)施例中相同的方式，形成柵絕緣膜GI，另外，形成柵電極GE。例如，通過使用ALD，在包括源電極SE之上的一部分的電子供應(yīng)層(未摻雜AlGaN層)ES之上，形成氧化鋁膜作為柵絕緣膜GI。然后，去除源電極SE之上的柵絕緣膜GI。然后，通過使用例如剝離方法，在柵絕緣膜GI之上形成柵電極GE。
[0253]然后，將支承襯底2S翻轉(zhuǎn)，使得支承襯底2S的后面處于上表面的位置，漏電極DE形成在支承襯底2S之上(圖40)。例如，通過在支承襯底2S之上形成金屬膜，形成漏電極DE0可使用包括例如鈦(Ti)膜和形成在鈦膜上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜?？赏ㄟ^使用例如真空氣相沉積形成該金屬膜。
[0254]用上述步驟，基本上完成這個(gè)實(shí)施例的半導(dǎo)體器件。在上述步驟中，雖然通過使用剝離方法形成柵電極GE和源電極SE，但還可通過將金屬膜圖案化形成電極。
[0255]如上所述，在這個(gè)實(shí)施例的半導(dǎo)體器件中，由于溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES在[000-1]方向上順序?qū)盈B，因此可容易地兼顧:(I)常關(guān)操作和(2)增大耐壓，如具體在第一實(shí)施例中描述的。
[0256]也就是說，這個(gè)實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布與第一實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布相同(圖18)。因此，如在第一實(shí)施例中具體描述的，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-σ )。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，柵電極正下方(部分Α-Α’)的二維電子氣(溝道)2DEG被耗盡，以能夠進(jìn)行常關(guān)操作(參照?qǐng)D18A)。另外，在柵電壓:Vg =閾值電壓(Vt)的關(guān)狀態(tài)下，從襯底2S(溝道層(未摻雜GaN層))CH側(cè)到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能減小。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)增大。如上所述,在這個(gè)實(shí)施例的半導(dǎo)體器件中，可容易地兼顧常關(guān)操作和增大耐壓。
[0257]另外，在不包括柵電極正下方的一部分的區(qū)域(部分B-B’)中，η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)被離化，形成正電荷，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生二維電子氣2DEG，以減小導(dǎo)通電阻(圖18Β)。
[0258]另外，在這個(gè)實(shí)施例中，由于在電流阻擋層(P型GaN層)CB中形成開口(電流限制部分)，因此載流子可被有效引入漏極。另外，根據(jù)這個(gè)實(shí)施例，還可容易地形成電流阻擋層(P型GaN層)CB及其開口(電流限制部分)。
[0259]修改形式
[0260]在圖33中示出的實(shí)施例中，η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)提供于AlGaN層(η型接觸層(η型AlGaN層)CL)和電子供應(yīng)層(未摻雜AlGaN層)ES的一部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。
[0261]例如，將η型雜質(zhì)離子注入到包括溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體中的溝道層(未摻雜GaN層)CH的上層部分，以形成η型接觸層(η 型 AlGaN 層)CL。
[0262]另外，圖33中示出的實(shí)施例示出其中柵電極GE經(jīng)由柵絕緣膜GI布置在電子供應(yīng)層(未摻雜AlGaN層)ES之上的所謂MIS (金屬-絕緣體-半導(dǎo)體)型柵電極構(gòu)造的示例，但還可采用其中柵電極GE直接布置在電子供應(yīng)層(未摻雜AlGaN層)ES上的所謂肖特基型柵電極構(gòu)造。
[0263]第五實(shí)施例
[0264]在這個(gè)實(shí)施例中，通過離子注入形成第三實(shí)施例中的電流阻擋層(P型GaN層)CB。以下，將參照附圖具體描述這個(gè)實(shí)施例的半導(dǎo)體器件。
[0265][對(duì)結(jié)構(gòu)的描述]
[0266]由于這個(gè)實(shí)施例的半導(dǎo)體器件的構(gòu)造與第三實(shí)施例的構(gòu)造(圖26)相同，因此將省略對(duì)其的詳細(xì)描述。
[0267][對(duì)制造方法的描述]
[0268]然后，將參照?qǐng)D41至圖45描述制造這個(gè)實(shí)施例的半導(dǎo)體器件的方法，使半導(dǎo)體器件的構(gòu)造更明確。圖41至圖45是示出這個(gè)實(shí)施例的半導(dǎo)體器件的制造步驟的剖視圖。
[0269]如圖41中所示，包括例如氮化鎵(GaN)的襯底IS被提供為襯底(也被稱為用于生長的襯底)IS。
[0270]然后，通過成核層(未示出)在襯底IS之上形成犧牲層SL。犧牲層SL包括例如GaN層。通過使用M0CVD，在包括例如氮化鎵(GaN)的襯底IS之上沉積大約I μ m厚的犧牲層(GaN 層)SL。
[0271]然后，在犧牲層(GaN層)SL之上形成η型接觸層CL。例如，通過使用MOCVD沉積大約50nm厚的η型AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。例如，Si (硅)被用作η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約lX1019/cm3。然后，在η型接觸層(η型AlGaN層)CL之上形成電子供應(yīng)層ES。例如，通過使用MOCVD沉積大約20nm厚的未摻雜AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成溝道層CH。通過使用例如MOCVD沉積大約0.1 μ m厚的未摻雜GaN層。然后，在溝道層(未摻雜GaN層)CH之上，形成η型漂移層(η型GaN層)DL。例如，通過使用MOCVD,在溝道層(未摻雜GaN層)CH之上生長大約10 μ m厚的η型漂移層(η型GaN層)DL0例如，使用Si (硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約5Χ 1016/cm3。
[0272]上述通過使用MOCVD形成的生長膜被稱為外延層(外延膜)。在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、n型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH的層疊體。換句話講，在與
[0001]晶軸方向平行的Ga平面之上接連地生長各個(gè)層。
[0273]具體地，在包括氮化鎵(GaN)的襯底IS的Ga平面((0001)平面)之上在
[0001]方向上生長GaN，以形成犧牲層(GaN層)SL。然后，在犧牲層(GaN層)SL的Ga平面((0001)平面)之上，在
[0001]方向上生長η型AlGaN，以形成η型接觸層(η型AlGaN層)CL。然后，在η型接觸層(η型AlGaN層)CL的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜AlGaN,以形成電子供應(yīng)層(未摻雜AlGaN層)ES。然后,在電子供應(yīng)層(未摻雜AlGaN層)ES的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜GaN，以形成溝道層(未摻雜GaN層)CH。然后，在溝道層(未摻雜GaN層)CH的Ga平面((0001)平面)之上，在
[0001]方向上生長η型GaN，以形成η型漂移層(η型GaN層)DL。
[0274]在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面附近產(chǎn)生(形成)二維電子氣(二維電子氣層)2DEG。產(chǎn)生二維電子氣2DEG的平面，也就是說，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面(界面)，是Ga平面((0001)平面))，并且從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到溝道層(未摻雜GaN層)CH的方向是
[0001]方向。
[0275]如上所述，通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成層疊體中的各層(η型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH和η型漂移層(η型GaN層)DL)，可得到包括較小的不平坦度的更平坦的外延層的層疊體。
[0276]雖然AlGaN和GaN的晶格常數(shù)不同，但通過將AlGaN的總膜厚度布置成臨界膜厚度或更小，可得到發(fā)生位錯(cuò)更少的優(yōu)良晶體質(zhì)量的層疊體。
[0277]至于襯底1S，還可使用除了包括氮化鎵(GaN)的襯底外的襯底。當(dāng)使用包括氮化鎵(GaN)的襯底時(shí)，可生長發(fā)生位錯(cuò)較少的優(yōu)良晶體質(zhì)量的層疊體。諸如上述位錯(cuò)的晶體缺陷造成泄露電流。因此，通過抑制晶體缺陷，泄露電流可減少并且晶體管的截止耐壓可得以改進(jìn)。
[0278]至于襯底IS之上的成核層(未示出)，可使用通過重復(fù)層疊包括氮化鎵(GaN)層和氮化鋁(AlN)層的層疊膜而形成的超晶格層(AlN/GaN膜)。
[0279]然后，如圖42中所示，通過離子注入形成ρ型電流阻擋層(ρ型GaN層)CB。首先，η型漂移層(η型GaN層)DL之上的旨在形成柵電極GE的區(qū)域中形成光致抗蝕劑膜PR51。然后，通過使用光致抗蝕劑膜PR51作為掩模將P型雜質(zhì)注入η型漂移層(η型GaN層)DL的底部中。因此，在η型漂移層(η型GaN層)DL的底部的旨在形成柵電極GE的區(qū)域兩側(cè)上，也就是說，在η型漂移層(η型GaN層)DL和溝道層(未摻雜GaN層)CH之間的界面附近，形成P型電流阻擋層(P型GaN層)CB。例如，使用Mg(鎂)作為ρ型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約lX1019/cm3。ρ型電流阻擋層(P型GaN層)CB的厚度是例如大約0.5ym0隨后，去除光致抗蝕劑膜PR51。然后，例如，在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活P型電流阻擋層(P型GaN層)CB中的P型雜質(zhì)(在這個(gè)實(shí)施例中，Mg)。通過熱處理，η型接觸層(η型AlGaN層)CL中的空穴濃度是例如大約2Χ 1018/cm3。
[0280]在形成ρ型電流阻擋層(P型GaN層)CB時(shí)，當(dāng)比較例2的ρ型電流阻擋層(ρ型GaN層)CB是通過離子注入形成的時(shí)，必須通過電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(二維電子氣2DEG)從電子供應(yīng)層ES注入雜質(zhì)離子。因此，會(huì)存在這些層因雜質(zhì)離子的注入而受損的可能性，從而降低界面(二維電子氣2DEG)處的載流子遷移率和載流子濃度。
[0281]相反，根據(jù)這個(gè)實(shí)施例，由于可從η型漂移層(η型GaN層)DL注入雜質(zhì)離子，因此電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(二維電子氣2DEG)不太因雜質(zhì)離子的注入而受損。因此，界面(二維電子氣2DEG)處的載流子遷移率和載流子濃度可被改進(jìn)。
[0282]然后，如圖43中所示，在η型漂移層(η型GaN層)DL的(0001)平面之上形成鍵合層AL并且在其上安裝支承襯底2S。可使用包括例如Au (金)和錫(Sn)的合金的焊料層作為鍵合層AL。另外，還可在焊料層上方和下方布置金屬膜(金屬化膜)。例如，在η型漂移層(η型GaN層)DL的(0001)平面之上形成包括鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜，在金屬膜之上形成焊料層。可供選擇地，在支承襯底2S之上，形成包括鈦(Ti)膜、鈦膜之上形成的鉬(Pt)膜和鉬膜之上形成的金(Au)膜的層疊膜(Ti/Pt/Au)作為金屬膜?？墒褂冒ü?Si)的襯底作為支承襯底2S。
[0283]然后，作為鍵合層AL的焊料層和支承襯底2S的金屬膜相對(duì)并且通過焊料層(鍵合層AL)融合η型漂移層(η型GaN層)DL和支承襯底2S。
[0284]然后，從犧牲層(GaN層)SL和η型接觸層(η型AlGaN層)CL之間的界面剝離犧牲層(GaN層)SL和襯底1S。以與第一實(shí)施例中相同的方式，可使用激光剝離方法作為剝離方法。
[0285]因此，形成下述層疊結(jié)構(gòu)，其中層疊η型接觸層(η型AlGaN層)CL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH、電流阻擋層(ρ型GaN層)CB和η型漂移層(η型GaN層)DL，并且另外在其之上層疊鍵合層AL和支承襯底2S。
[0286]然后，如圖44中所示，層疊結(jié)構(gòu)被翻轉(zhuǎn)，使得層疊結(jié)構(gòu)的η型接觸層(η型AlGaN層)CL處于上表面的位置。因此，通過鍵合層AL在支承襯底2S之上布置層疊體。如上所述，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。然后，從結(jié)平面(產(chǎn)生二維電子氣2DEG的平面)到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0287]然后，如圖45中所示，在η型接觸層(η型AlGaN層)CL之上形成源電極SE。以與第一實(shí)施例中相同的方式，可通過使用剝離方法形成源電極SE。例如，形成在用于形成源電極SE的區(qū)域中具有開口的光致抗蝕劑膜(未示出)。然后，在包括光致抗蝕劑膜之上的一部分的η型接觸層(η型AlGaN層)CL之上形成金屬膜，將光致抗蝕劑之上的金屬膜與光致抗蝕劑膜一起去除。因此，可在η型接觸層(η型AlGaN層)CL之上形成源電極SE。
[0288]然后，向支承襯底2S應(yīng)用熱處理(合金化處理)。例如,應(yīng)用在氮?dú)鈿夥罩性诖蠹s600°C下進(jìn)行I分鐘的熱處理作為熱處理。通過熱處理，源電極SE和產(chǎn)生二維電子氣2DEG的溝道層(未摻雜GaN層)CH可以形成歐姆接觸。
[0289]然后，以與第一實(shí)施例中相同的方式，在形成溝槽T之后，形成柵絕緣膜GI，另外，形成柵電極GE。也就是說，通過使用例如干法蝕刻去除η型接觸層(η型AlGaN層)CL，以形成溝槽Τ，溝槽T貫通η型接觸層(η型AlGaN層)CL并且允許電子供應(yīng)層(未摻雜AlGaN層)ES被暴露。然后，例如，通過使用ALD，在包括源電極SE之上的一部分的電子供應(yīng)層(未摻雜AlGaN層)ES之上形成氧化鋁膜作為柵絕緣膜GI。然后，去除源電極SE之上的柵絕緣膜GI。然后，通過使用例如剝離方法，在溝槽T內(nèi)部的柵絕緣膜GI之上，形成柵電極GE。
[0290]然后，將支承襯底2S翻轉(zhuǎn)，使得支承襯底2S的后面處于上表面的位置并且形成漏電極DE。例如，通過在支承襯底2S之上形成金屬膜，形成漏電極DE。可使用包括例如鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜。可通過使用例如真空氣相沉積形成該金屬膜。
[0291]用上述步驟，基本上完成這個(gè)實(shí)施例的半導(dǎo)體器件。雖然在上述通過使用剝離方法的步驟中形成柵電極GE和源電極SE，但還可通過將金屬膜圖案化形成電極。
[0292]如上所述，在這個(gè)實(shí)施例的半導(dǎo)體器件中，由于溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES在[000-1]方向上順序?qū)盈B，因此可容易地兼顧:(I)常關(guān)操作和(2)增大耐壓，如具體在第一實(shí)施例中描述的。
[0293]也就是說，這個(gè)實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布與第一實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布相同(圖18)。因此，如在第一實(shí)施例中具體描述的，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-σ )。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，柵電極正下方(部分Α-Α’)的二維電子氣(溝道)2DEG被耗盡，以能夠進(jìn)行常關(guān)操作(參照?qǐng)D18A)。另外，在柵電壓:Vg =閾值電壓(Vt)的關(guān)狀態(tài)下，從襯底2S(溝道層(未摻雜GaN層))CH側(cè)到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能減小。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)增大。如上所述,在這個(gè)實(shí)施例的半導(dǎo)體器件中，可容易地兼顧常關(guān)操作和增大耐壓。
[0294]另外，在不包括柵電極正下方的一部分的區(qū)域(部分Β-Β’)中，η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)被離化，形成正電荷，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生二維電子氣2DEG，以減小導(dǎo)通電阻(參照?qǐng)D18Β)。
[0295]另外，在這個(gè)實(shí)施例中，由于在電流阻擋層(P型GaN層)CB中形成開口(電流限制部分)，因此載流子可被有效引入漏極。另外，根據(jù)這個(gè)實(shí)施例，還可容易地形成電流阻擋層(P型GaN層)CB及其開口(電流限制部分)。
[0296]修改形式
[0297]在圖45中示出的實(shí)施例中，η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)布置于AlGaN層(η型接觸層(η型AlGaN層)CL)和電子供應(yīng)層(未摻雜AlGaN層)ES的一部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。
[0298]例如，在層疊溝道層(未摻雜GaN層)CH、n型接觸層(η型GaN層)CL和電子供應(yīng)層(未摻雜AlGaN層)ES之后，可去除電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型GaN層)CL，以形成溝槽Τ。
[0299]另外，圖45中示出的實(shí)施例示出其中柵電極GE經(jīng)由柵絕緣膜GI布置在電子供應(yīng)層(未摻雜AlGaN層)ES之上的所謂MIS (金屬-絕緣體-半導(dǎo)體)型柵電極構(gòu)造的示例，但還可采用其中柵電極GE直接布置在電子供應(yīng)層(未摻雜AlGaN層)ES上的所謂肖特基型柵電極構(gòu)造。
[0300]第六實(shí)施例
[0301 ] 在這個(gè)實(shí)施例中，通過離子注入形成第四實(shí)施例中的電流阻擋層(P型GaN層)CB。將參照附圖具體描述這個(gè)實(shí)施例的半導(dǎo)體器件。
[0302][對(duì)結(jié)構(gòu)的描述]
[0303]由于這個(gè)實(shí)施例的半導(dǎo)體器件的構(gòu)造與第四實(shí)施例的構(gòu)造(圖33)相同，因此將省略對(duì)其的詳細(xì)描述。
[0304][對(duì)制造方法的描述]
[0305]然后，將參照?qǐng)D46至圖50描述制造這個(gè)實(shí)施例的半導(dǎo)體器件的方法，使半導(dǎo)體器件的構(gòu)造更明確。圖46至圖50是示出這個(gè)實(shí)施例的半導(dǎo)體器件的制造步驟的剖視圖。
[0306]如圖46中所示，包括例如氮化鎵(GaN)的襯底IS被提供為襯底(也被稱為生長襯底)1S。
[0307]然后，通過成核層(未示出)在襯底IS之上形成犧牲層SL。犧牲層SL包括例如GaN層。例如，通過使用M0CVD，在包括氮化鎵(GaN)的襯底IS之上沉積大約I μ m厚的犧牲層(GaN層)SL。
[0308]然后，在犧牲層(GaN層)SL之上形成電子供應(yīng)層ES。例如，通過使用MOCVD沉積大約50nm厚的未摻雜AlGaN層。AlGaN層具有用Ala2Gaa8N表示的組分比。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES之上形成溝道層CH。例如，通過使用MOCVD沉積大約0.1 μ m厚的未摻雜GaN。然后，在溝道層(未摻雜GaN層)CH之上形成η型漂移層(η型GaN層)DL0例如，通過使用M0CVD，在溝道層(未摻雜GaN層)CH之上生長大約10 μ m厚的η型漂移層(η型GaN層)DL。例如，使用Si(硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約 15 X 116/Cm30
[0309]上述通過使用MOCVD形成的生長膜被稱為外延層(外延膜)。在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成包括犧牲層(GaN層)SL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH和η型漂移層(η型GaN層)DL的層疊體。換句話講，在與
[0001]晶軸方向平行的Ga平面之上接連地生長各個(gè)層。
[0310]具體地，在包括氮化鎵(GaN)的襯底IS的Ga平面((0001)平面)之上在
[0001]方向上生長GaN，以形成犧牲層(GaN層)SL。然后，在犧牲層(GaN層)SL的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜AlGaN,以形成電子供應(yīng)層(未摻雜AlGaN層)ES。然后，在電子供應(yīng)層(未摻雜AlGaN層)ES的Ga平面((0001)平面)之上，在
[0001]方向上生長未摻雜GaN,以形成溝道層(未摻雜GaN層)CH。然后,在溝道層(未摻雜GaN層)CH的Ga平面((0001)平面)之上，在
[0001]方向上生長η型GaN，以形成η型漂移層(η 型 GaN 層)DL。
[0311]電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(結(jié)平面)是Ga平面((0001)平面))并且從界面(結(jié)平面)到溝道層(未摻雜GaN層)CH的方向是
[0001]方向。
[0312]如上所述，通過在與
[0001]晶軸方向平行的Ga平面之上以生長模式形成層疊體的各層(犧牲層(AlGaN層)SL、電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH)和η型漂移層(η型GaN層)DL)，可得到包括較小的不平坦度的更平坦的外延層的層疊體。
[0313]雖然AlGaN和GaN的晶格常數(shù)不同，但通過將AlGaN的總膜厚度布置成臨界膜厚度或更小，可得到發(fā)生位錯(cuò)更少的優(yōu)良晶體質(zhì)量的層疊體。
[0314]至于襯底1S，還可使用除了包括氮化鎵(GaN)的襯底外的襯底。當(dāng)使用包括氮化鎵(GaN)的襯底時(shí)，可生長發(fā)生位錯(cuò)較少的優(yōu)良晶體質(zhì)量的層疊體。諸如上述位錯(cuò)的晶體缺陷造成泄露電流。因此，通過抑制晶體缺陷，泄露電流可減少并且晶體管的截止耐壓可得以改進(jìn)。
[0315]至于襯底IS之上的成核層(未示出)，可使用通過重復(fù)層疊包括氮化鎵(GaN)層和氮化鋁(AlN)層的層疊膜(AlN/GaN膜)而形成的超晶格層。
[0316]然后，如圖47中所示，通過離子注入形成ρ型電流阻擋層(ρ型GaN層)CB。首先，在η型漂移層(η型GaN層)DL之上的旨在形成柵電極GE的區(qū)域中形成光致抗蝕劑膜PR61。然后，通過使用光致抗蝕劑膜PR61作為掩模將P型雜質(zhì)離子注入η型漂移層(η型GaN層)DL的底部中。因此，至η型漂移層(η型GaN層)DL的底部，S卩，旨在形成柵電極GE的區(qū)域兩側(cè)上的η型漂移層(η型GaN層)DL和溝道層(未摻雜GaN層)CH之間的界面附近，形成P型電流阻擋層(P型GaN層)CB。例如，使用Mg (鎂)作為ρ型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約I X 11Vcm30 ρ型電流阻擋層(P型GaN層)CB的厚度是例如大約0.5 μ m。隨后，去除光致抗蝕劑膜PR61。然后,例如,在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活P型電流阻擋層(P型GaN層)CB中的ρ型雜質(zhì)(在這個(gè)實(shí)施例中，Mg)。通過熱處理，ρ型電流阻擋層(P型GaN層)CB中的空穴濃度是例如大約2 X 1018/cm3。
[0317]在形成ρ型電流阻擋層(P型GaN層)CB時(shí)，當(dāng)比較例2 (圖16)的ρ型電流阻擋層(P型GaN層)CB是通過離子注入形成的時(shí)，必須通過電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(二維電子氣2DEG)從電子供應(yīng)層ES注入雜質(zhì)離子。因此，會(huì)存在這些層因雜質(zhì)離子的注入而受損的可能性，從而降低界面(二維電子氣2DEG)處的載流子遷移率和載流子濃度。
[0318]相反，根據(jù)這個(gè)實(shí)施例，由于可從η型漂移層(η型GaN層)DL注入雜質(zhì)離子，因此電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面(二維電子氣2DEG)不太因雜質(zhì)離子的注入而受損。因此，界面(二維電子氣2DEG)處的載流子遷移率和載流子濃度可得以改進(jìn)。
[0319]然后，如圖48中所示，在η型漂移層(η型GaN層)DL的(0001)平面之上形成鍵合層AL并且在其上安裝支承襯底2S。例如，可使用Ag(銀)膏作為鍵合層AL。另外，還可在Ag(銀)膏上方和下方布置金屬膜(金屬化膜)。例如，在η型漂移層(η型GaN層)DL的(0001)平面之上形成包括鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜，在金屬膜之上形成Ag(銀)膏。另外，在支承襯底2S之上，形成包括鈦(Ti)膜、鈦膜之上形成的鉬(Pt)膜和鉬膜之上形成的金(Au)膜的層疊膜(Ti/Pt/Au)作為金屬膜?？墒褂冒ü?Si)的襯底作為支承襯底2S。
[0320]然后，作為鍵合層AL的Ag (銀)膏和支承襯底2S的金屬膜相對(duì)，并且通過Ag (銀)膏(鍵合層AL)融合η型漂移層(η型GaN層)DL和支承襯底2S。
[0321]然后，從犧牲層(GaN層)SL和電子供應(yīng)層(未摻雜AlGaN層)ES之間的界面剝離犧牲層(GaN層)SL和襯底1S。以與第一實(shí)施例中相同的方式，可使用激光剝離方法作為剝離方法。
[0322]因此，形成下述層疊結(jié)構(gòu)，其中層疊電子供應(yīng)層(未摻雜AlGaN層)ES、溝道層(未摻雜GaN層)CH、電流阻擋層(ρ型GaN層)CB和η型漂移層(η型GaN層)DL,并且另外在其之上層疊鍵合層AL和支承襯底2S。
[0323]然后，如圖49中所示，層疊結(jié)構(gòu)被翻轉(zhuǎn)，使得層疊結(jié)構(gòu)的電子供應(yīng)層(未摻雜AlGaN層)ES處于上表面的位置。因此，通過鍵合層AL在支承襯底2S之上布置層疊體。如上所述，電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的結(jié)平面是Ga平面((0001)平面)。從結(jié)平面到電子供應(yīng)層(未摻雜AlGaN層)ES的方向是[000-1]方向。
[0324]然后，如圖50中所示，通過離子注入形成η型接觸層(η型AlGaN層)CL。首先，在電子供應(yīng)層(未摻雜AlGaN層)ES的旨在形成柵電極GE的區(qū)域之上形成光致抗蝕劑膜(未示出)。然后，通過使用該光致抗蝕劑膜作為掩模將η型雜質(zhì)注入電子供應(yīng)層(未摻雜AlGaN層)ES的上層部分中。因此，在旨在形成柵電極GE的區(qū)域兩側(cè)上，在電子供應(yīng)層(未摻雜AlGaN層)ES的上層部分形成η型接觸層(η型AlGaN層)CL。例如，使用Si (硅)作為η型雜質(zhì)并且其濃度(雜質(zhì)濃度)是例如大約I X 11Vcm30 η型接觸層(η型AlGaN層)CL的厚度是例如大約30nm。然后，去除光致抗蝕劑膜。然后，例如，在氮?dú)鈿夥罩袘?yīng)用熱處理(退火)，以激活η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)(在這個(gè)實(shí)施例中，Si)。通過熱處理，η型接觸層(η型AlGaN層)CL中的電子濃度是例如大約2Χ 1019/cm3。
[0325]然后，在η型接觸層(η型AlGaN層)CL之上的旨在形成柵電極GE的區(qū)域兩側(cè)上形成源電極SE。以與第一實(shí)施例中相同的方式，使用例如剝離方法形成源電極SE。然后，以與第一實(shí)施例中相同的方式，向支承襯底2S應(yīng)用例如熱處理(合金化處理)。通過熱處理，源電極SE和形成二維電子氣2DEG的溝道層(未摻雜GaN層)CH可以形成歐姆接觸。也就是說，源電極SE處于分別電連接到二維電子氣2DEG的狀態(tài)。
[0326]然后，在形成柵絕緣膜GI之后，形成柵電極GE。首先，以與第二實(shí)施例中相同的方式，形成柵絕緣膜GI。例如，通過使用原子層沉積，在源電極SE、電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型AlGaN層)CL之上，形成氧化鋁膜作為柵絕緣膜GI。然后，去除源電極SE之上的柵絕緣膜GI。也可在源電極SE之上形成接觸孔時(shí)，去除柵絕緣膜GI。
[0327]然后，在柵絕緣膜GI之上形成柵電極GE。以與第二實(shí)施例中相同的方式，可通過使用例如剝離方法形成柵電極GE。
[0328]然后，將支承襯底2S翻轉(zhuǎn)，使得支承襯底2S的背面處于上表面的位置，漏電極DE形成在支承襯底2S之上。例如，通過在支承襯底2S之上形成金屬膜，形成漏電極DE。例如，可使用包括鈦(Ti)膜和形成在鈦膜之上的鋁(Al)膜的層疊膜(Ti/Al)作為金屬膜?？赏ㄟ^使用例如真空氣相沉積形成該金屬膜。
[0329]用上述步驟，基本上完成這個(gè)實(shí)施例的半導(dǎo)體器件。雖然在通過使用剝離方法的上述步驟中形成柵電極GE和源電極SE，但還可通過將金屬膜圖案化形成電極。
[0330]如上所述，在這個(gè)實(shí)施例的半導(dǎo)體器件中，由于溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES在[000-1]方向上順序?qū)盈B，因此可容易地兼顧:(I)常關(guān)操作和(2)增大耐壓，如具體在第一實(shí)施例中描述的。
[0331]也就是說，這個(gè)實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布與第一實(shí)施例的半導(dǎo)體器件的導(dǎo)帶能量的分布相同(圖18)。因此，如在第一實(shí)施例中具體描述的，在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生負(fù)電荷(-σ )。因此，在柵電壓:Vg = OV的熱平衡狀態(tài)下，柵電極正下方(部分Α-Α’)的二維電子氣(溝道)2DEG被耗盡，以能夠進(jìn)行常關(guān)操作(參照?qǐng)D18A)。另外，在柵電壓:Vg =閾值電壓(Vt)的關(guān)狀態(tài)下，從襯底2S(溝道層(未摻雜GaN層))CH側(cè)到柵電極GE，柵絕緣膜GI內(nèi)的導(dǎo)帶的勢(shì)能減小。由于電場(chǎng)強(qiáng)度(σ/ε:ε是柵絕緣膜的介電常數(shù))并不取決于柵絕緣膜GI的厚度，因此隨著柵絕緣膜GI的厚度增大，閾值電壓(Vt)增大。如上所述,在這個(gè)實(shí)施例的半導(dǎo)體器件中，可容易地兼顧常關(guān)操作和增大耐壓。
[0332]另外，在不包括柵電極正下方的一部分的區(qū)域(部分Β-Β’)中，η型接觸層(η型AlGaN層)CL中的η型雜質(zhì)被離化，形成正電荷，并且在電子供應(yīng)層(未摻雜AlGaN層)ES和溝道層(未摻雜GaN層)CH之間的界面處產(chǎn)生二維電子氣2DEG，以減小導(dǎo)通電阻(參照?qǐng)D 18Β)。
[0333]另外，在這個(gè)實(shí)施例中，由于形成溝槽T的步驟不是必須的，因此相比于第一實(shí)施例等的情況，可更容易地控制閾值電壓(Vt)。
[0334]另外，在這個(gè)實(shí)施例中，由于在電流阻擋層(P型GaN層)CB中形成開口(電流限制部分)，因此載流子可被有效引入漏極。另外，根據(jù)這個(gè)實(shí)施例，還可容易地形成電流阻擋層(P型GaN層)CB及其開口(電流限制部分)。
[0335]另外，在這個(gè)實(shí)施例中，不必使用第四實(shí)施例等中說明的填充再生長，并且可通過較簡(jiǎn)單的步驟制造半導(dǎo)體器件。
[0336]修改形式
[0337]在圖50中示出的實(shí)施例中，η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)布置于AlGaN層(η型接觸層(η型AlGaN層)CL)和電子供應(yīng)層(未摻雜AlGaN層)ES的一部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。
[0338]例如，在溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體中，η型雜質(zhì)被離子注入溝道層(未摻雜GaN層)CH的上層部分中，以形成η型接觸層(η型 AlGaN 層)CL。
[0339]另外，圖50中示出的實(shí)施例示出其中柵電極GE經(jīng)由柵絕緣膜GI布置在電子供應(yīng)層(未摻雜AlGaN層)ES之上的所謂MIS (金屬-絕緣體-半導(dǎo)體)型柵電極構(gòu)造的示例，但還可采用其中柵電極GE直接布置在電子供應(yīng)層(未摻雜AlGaN層)ES上的所謂肖特基型柵電極構(gòu)造。
[0340]對(duì)公共修改形式的描述
[0341]在這個(gè)部分中，將描述第一實(shí)施例至第六實(shí)施例公共的其它修改形式。
[0342]如以上描述的，在第一實(shí)施例至第六實(shí)施例中，雖然η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)布置于AlGaN層(η型接觸層(η型AlGaN層)CL)和電子供應(yīng)層(未摻雜AlGaN層)ES—部分，但η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。換句話講，η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)可布置于電子供應(yīng)層(未摻雜AlGaN層)ES的一部分，或者η型雜質(zhì)層(η型接觸層(η型AlGaN層)CL)還可布置于溝道層(未摻雜GaN層)CH的一部分。圖51是示出η型雜質(zhì)層布置于溝道層的一部分的橫向半導(dǎo)體器件的構(gòu)造示例的剖視圖。圖52是示出η型雜質(zhì)層布置于溝道層的一部分的垂直半導(dǎo)體器件的構(gòu)造示例的剖視圖。第一實(shí)施例至第六實(shí)施例公共的部分帶有相同的附圖標(biāo)記，將省略對(duì)這些部分的重復(fù)描述。
[0343]例如，如圖51中所示，可通過層疊溝道層(未摻雜GaN層)CH、η型接觸層(η型GaN層)CL和電子供應(yīng)層(未摻雜AlGaN層)ES、然后去除電子供應(yīng)層(未摻雜AlGaN層)ES和η型接觸層(η型GaN層)CL，形成溝槽Τ。
[0344]另外，如圖52中所示，在包括溝道層(未摻雜GaN層)CH和電子供應(yīng)層(未摻雜AlGaN層)ES的層疊體中，可通過將η型雜質(zhì)注入溝道層(未摻雜GaN層)CH的上層部分中，形成η型接觸層(η型GaN層)CL。
[0345]如上所述，η型接觸層CL可形成在電子供應(yīng)層ES中作為其一部分，或者可形成在溝道層CH中作為其一部分。
[0346]在上述的第一實(shí)施例至第六實(shí)施例中，雖然使用包括硅(Si)的襯底作為支承襯底2S，但也可使用包括碳化硅(SiC)的襯底、藍(lán)寶石襯底、或包括硅(Si)的襯底等。
[0347]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用通過重復(fù)層疊AlN/GaN膜形成的超晶格層作為成核層，但還可使用單層膜，例如，AlN膜、AlGaN膜或GaN膜。
[0348]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用GaN(GaN層)作為溝道層CH，但還可使用諸如AlGaN、AlInN、AlGaInN、InGaN和氮化銦(InN)的III族氮化物半導(dǎo)體。
[0349]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用AlGaN (AlGaN層)作為電子供應(yīng)層ES，但還可使用帶隙比溝道層CH的帶隙大的其它III族氮化物半導(dǎo)體。例如，可使用A1N、GaN, AlGaInN, InGaN等作為電子供應(yīng)層。
[0350]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用未摻雜III族氮化物半導(dǎo)體作為電子供應(yīng)層ES，但還可使用η型III族氮化物半導(dǎo)體。例如，可使用Si (硅)作為η型雜質(zhì)。另外，還可使用包括未摻雜III族氮化物半導(dǎo)體和η型III族氮化物半導(dǎo)體的層疊膜、或包括未摻雜III族氮化物半導(dǎo)體、η型III族氮化物半導(dǎo)體和未摻雜III族氮化物半導(dǎo)體的層疊膜作為電子供應(yīng)層。
[0351]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用AlGaN (AlGaN層)作為接觸層CL，但還可使用諸如AIN、GaN, AlGaInN, InGaN, InN等的其它III族氮化物半導(dǎo)體。
[0352]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用GaN(GaN層)作為電流阻擋層CB，但還可使用諸如AlGaN、AlN、AlGaInN、InGaN和InN等的其它III族氮化物半導(dǎo)體。
[0353]另外,在第一實(shí)施例至第六實(shí)施例中，雖然使用Mg作為ρ型雜質(zhì),但還可使用諸如鋅(Zn)和氫(H)的其它雜質(zhì)。
[0354]另外,在第一實(shí)施例至第六實(shí)施例中，雖然使用Ti/Al膜作為源電極SE和漏電極DE的材料，但還可使用諸如Ti/Al/Ni/Au膜、Ti/Al/Mo/Au膜和Ti/Al/Nb/Au膜的其它金屬膜，其中，Mo代表鑰并且Nb代表鈮。
[0355]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用Ni/Au膜作為柵電極GE的材料，但還可使用諸如Ni/Pd/Au膜、Ni/Pt/Au膜、Ti/Au膜和Ti/Pd/Au膜的其它金屬膜，其中，Pd代表鈀并且Pt代表鉬。
[0356]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用氧化鋁作為柵絕緣膜GI，但還可使用例如氮化硅(Si3N4)和氧化硅(S12)的其它絕緣體。
[0357]另外，在第一實(shí)施例至第六實(shí)施例中，雖然使用HSQ或焊料作為鍵合層AL，但還可使用包括例如SOG(旋涂玻璃)、SOD(旋涂電介質(zhì))和聚酰亞胺的涂層型絕緣膜。另外，還可使用包括例如Sn-PcU Sn-Sb, B1-Sn, Sn-Cu和Sn-1n的焊料和諸如Ni膏、Au膏、Pd膏和碳膏的導(dǎo)電粘合劑。另外，還可使用諸如氧化銦(In2O3)、氧化錫(SnO2)和氧化鋅(ZnO)的導(dǎo)電氧化物，其中，Pd代表鉛，Sb代表銻，Bi代表鉍，Cu代表銅，In代表銦。
[0358]另外，雖然在針對(duì)第一實(shí)施例至第六實(shí)施例說明的剖視圖中沒有示出器件隔離，但可選擇性地在器件(FET)之間設(shè)置器件隔離。例如，可通過在III族氮化物半導(dǎo)體中注入諸如N或B(硼)的離子，形成器件隔離。離子注入增加了注入?yún)^(qū)的電阻，以充當(dāng)器件隔離的作用。另外，可通過蝕刻器件形成區(qū)的外周(臺(tái)面蝕刻)來隔離器件。
[0359]另外，在優(yōu)選實(shí)施例中示出的特定材料(例如，AlGaN)的組分分子式中，可在不脫離本發(fā)明主旨的范圍內(nèi)，適當(dāng)?shù)卦O(shè)置各元素的組分比。
[0360]如上所述，本發(fā)明不限于優(yōu)選實(shí)施例，而是可在不脫離本發(fā)明主旨的范圍內(nèi)進(jìn)行各種修改。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，所述方法包括以下各步驟: (a)在第一氮化物半導(dǎo)體層之上，在[0001]方向上外延生長第二氮化物半導(dǎo)體層，從而形成包括所述第一氮化物半導(dǎo)體層和所述第二氮化物半導(dǎo)體層的層疊體，以及 (b)布置所述層疊體以使得所述層疊體的[000-1]方向變成朝上，并且在所述第一氮化物半導(dǎo)體層側(cè)上形成柵電極，其中， 所述第一氮化物半導(dǎo)體層的帶隙大于所述第二氮化物半導(dǎo)體層的帶隙。
2.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法， 其中，所述步驟(a)包括以下各步驟: (al)在第一襯底之上形成所述第一氮化物半導(dǎo)體層， (a2)在所述第一氮化物半導(dǎo)體層之上，在[0001]方向上外延生長所述第二氮化物半導(dǎo)體層，從而形成包括所述第一氮化物半導(dǎo)體層和所述第二氮化物半導(dǎo)體層的層疊體， (a3)在所述第二氮化物半導(dǎo)體層之上鍵合第二襯底，以及 (a4)從所述第一氮化物半導(dǎo)體層剝離所述第一襯底，并且 其中，所述步驟(b)是以下步驟: 布置所述層疊體以使得所述第二襯底處于下方的位置，并且在所述第一氮化物半導(dǎo)體層側(cè)上形成所述柵電極。
3.根據(jù)權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中， 所述第一氮化物半導(dǎo)體層具有第一層和第二層，以及 所述步驟(al)是在所述第一襯底之上形成η型的第一層然后在所述第一層之上形成所述第二層的步驟，以及 所述步驟(b)是形成貫通所述第一層的溝槽然后在所述溝槽內(nèi)的底部暴露的所述第二層之上形成所述柵電極的步驟。
4.根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中， 所述步驟(b)是在所述第二層之上經(jīng)由柵絕緣膜形成所述柵電極的步驟。
5.根據(jù)權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中， 所述步驟(a3)是在所述第二氮化物半導(dǎo)體層之上經(jīng)由鍵合層來鍵合所述第二襯底的步驟。
6.根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中， 所述步驟(a2)具有以下步驟:在所述第二氮化物半導(dǎo)體層之上進(jìn)一步形成具有開口的第三氮化物半導(dǎo)體層。
7.根據(jù)權(quán)利要求2所述的制造半導(dǎo)體器件的方法，其中， 所述步驟(b)是在所述第一氮化物半導(dǎo)體層之上除第一區(qū)域以外的區(qū)域中通過離子注入形成η型半導(dǎo)體層并且然后在所述第一區(qū)域之上形成所述柵電極的步驟。
8.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中， 所述步驟(b)是在所述第一區(qū)域之上經(jīng)由柵絕緣膜形成所述柵電極的步驟。
9.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中， 所述步驟(a2)具有以下步驟:在所述第二氮化物半導(dǎo)體層之上進(jìn)一步形成具有開口的第三氮化物半導(dǎo)體層。
10.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括: 第一氮化物半導(dǎo)體層，其形成在襯底之上， 第二氮化物半導(dǎo)體層，其形成在所述第一氮化物半導(dǎo)體層之上并且具有比所述第一氮化物半導(dǎo)體層的帶隙大的帶隙， 柵電極，其布置在所述第二氮化物半導(dǎo)體層之上， 第一電極，其布置在所述第二氮化物半導(dǎo)體層之上的一部分中的所述柵電極的至少一側(cè)上，以及 第一半導(dǎo)體區(qū)，其包含有在所述柵電極兩側(cè)上的所述第二氮化物半導(dǎo)體層和所述第一氮化物半導(dǎo)體層中的一個(gè)中形成的雜質(zhì)，其中， 在所述第一氮化物半導(dǎo)體層和所述第二氮化物半導(dǎo)體層的層疊部分中從所述第一氮化物半導(dǎo)體層到所述第二氮化物半導(dǎo)體層的晶軸方向是[000-1]方向。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中， 所述第一半導(dǎo)體區(qū)是η型區(qū)。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中， 在所述襯底和所述第一氮化物半導(dǎo)體層之間設(shè)置有鍵合層。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中， 所述第一氮化物半導(dǎo)體層、所述第二氮化物半導(dǎo)體層和所述第一半導(dǎo)體區(qū)依次從下方起層疊在所述襯底之上， 在所述第二氮化物半導(dǎo)體層之上，經(jīng)由柵絕緣膜來布置所述柵電極， 在所述第二氮化物半導(dǎo)體層之上的一部分中，經(jīng)由所述第一半導(dǎo)體區(qū)將所述第一電極布置在所述柵電極的一側(cè)，并且 在所述第二氮化物半導(dǎo)體層之上的一部分中，經(jīng)由所述第一半導(dǎo)體區(qū)將所述第二電極布置在所述柵電極的另一側(cè)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中， 所述器件具有貫通所述第一半導(dǎo)體區(qū)并且延伸到和所述第二氮化物半導(dǎo)體層一樣遠(yuǎn)的溝槽，以及 經(jīng)由所述柵絕緣膜，將所述柵電極布置在所述溝槽內(nèi)部。
15.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中， 所述第一氮化物半導(dǎo)體層、所述第二氮化物半導(dǎo)體層和所述第一半導(dǎo)體區(qū)依次從下方起層疊在所述襯底之上，以及 與所述第一氮化物層電連接的第二電極被設(shè)置在所述第一氮化物半導(dǎo)體層的下方。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中， 所述器件具有貫通所述第一半導(dǎo)體區(qū)并且延伸到和所述第二氮化物半導(dǎo)體層一樣遠(yuǎn)的溝槽，以及 經(jīng)由柵絕緣膜，將所述柵電極布置在所述溝槽內(nèi)部。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中， 在所述第一氮化物半導(dǎo)體層的下方的層中設(shè)置有具有開口的第二半導(dǎo)體區(qū)。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中， 所述第二半導(dǎo)體區(qū)是P型區(qū)。
【文檔編號(hào)】H01L21/335GK104465745SQ201410493659
【公開日】2015年3月25日 申請(qǐng)日期:2014年9月24日 優(yōu)先權(quán)日:2013年9月24日
【發(fā)明者】安藤裕二 申請(qǐng)人:瑞薩電子株式會(huì)社