銅互連工藝的制作方法
【專利摘要】本發(fā)明公開了一種銅互連工藝，包括：提供襯底，所述襯底上形成有器件；在所述襯底上淀積介電層，所述介電層包括第一介質(zhì)阻擋層和低K介質(zhì)層；大馬士革工藝刻蝕所述介電層至襯底表面，形成銅互連線溝槽；在所述溝槽中形成銅互連線；去除部分銅互連線頂部的銅，以形成銅凹槽；在剩余介電層上及銅凹槽中淀積粘附層及第二介質(zhì)阻擋層，從而形成雙層的金屬覆蓋層。本發(fā)明通過在銅互連線的頂部形成銅凹槽，并在銅互連線和第二介質(zhì)阻擋層之間形成粘附層，增加銅互連線和第二介質(zhì)阻擋層間的界面結合力，可以有效避免銅離子沿著CMP后的器件表面進入到低k介質(zhì)層中，有效改善所制造器件的TDDB特性。
【專利說明】銅互連工藝
【技術領域】
[0001] 本發(fā)明涉及集成電路制造領域，特別涉及一種銅互連工藝。
【背景技術】
[0002] 為了獲得更低的信號延時和高性能的響應特性，在45納米及其以下技術結點，銅 互連介質(zhì)層所用的低介電常數(shù)材料（低K介質(zhì)材料）的介電常數(shù)越來越低，孔隙率越來越 高，其機械強度不但大幅降低，在應力下易產(chǎn)生形變，而且疏松多孔性結構容易吸收水氣和 有機物殘留。隨著線寬的減小、互連線內(nèi)部電場強度不斷增大以及低k介質(zhì)材料的應用， 所制造半導體器件的時間相關介質(zhì)擊穿（Time Dependent Dielectric Breakdown,簡稱 TDDB)問題逐漸成為后段先進制程最嚴重的問題。
[0003] TDDB是指施加在介質(zhì)層上的電場低于其本征擊穿場強，并未引起本征擊穿，但經(jīng) 歷一定時間后介質(zhì)層仍發(fā)生了擊穿的現(xiàn)象。在銅互連結構中，化學機械研磨（CMP)會造成 低k介質(zhì)材料上表面出現(xiàn)損傷、缺陷以及形成懸空鍵等，銅又易在硅及其氧化物中擴散，但 由于擴散阻擋層的存在，銅原子無法直接向低k介質(zhì)層擴散，轉(zhuǎn)而沿著CMP后的表面進入， 再向低k介質(zhì)層中擴散，形成了泄漏電流并最終導致了擊穿發(fā)生。
[0004] 氮化硅能夠有效阻擋銅原子沿著CMP后的表面擴散到介質(zhì)層中，但其高介電常數(shù) 會使層間電容增加，所以在90nm工藝以后不再被選為介質(zhì)阻擋層。目前的阻擋層材料多采 用摻氮碳化硅。但碳原子與銅的鍵合能力較差，導致器件的TDDB可靠性下降。
[0005] 因此，如何防止銅互連結構中的銅原子擴散到低k介質(zhì)材料中，提高半導體器件 的TDDB特性，成為本領域技術人員亟待解決的一個技術問題。
【發(fā)明內(nèi)容】
[0006] 本發(fā)明提供一種銅互連工藝，以防止銅互連結構中的銅原子擴散到低k介質(zhì)材料 中，提高半導體器件的TDDB特性。
[0007] 為解決上述技術問題，本發(fā)明提供一種銅互連工藝，包括：提供襯底，所述襯底上 形成有器件；在所述襯底上淀積介電層，所述介電層包括第一介質(zhì)阻擋層和低K介質(zhì)層；大 馬士革工藝刻蝕所述介電層至襯底表面，形成銅互連線溝槽；在所述溝槽中形成銅互連線； 去除部分銅互連線頂部的銅，以形成銅凹槽；在剩余介電層上及銅凹槽中淀積粘附層及第 二介質(zhì)阻擋層，從而形成雙層的金屬覆蓋層。
[0008] 作為優(yōu)選，所述第一介質(zhì)阻擋層采用SiN、SiC、SiOC、SiOCN或SiCN。
[0009] 作為優(yōu)選，所述低K介質(zhì)層采用有機聚合物、含有有機聚合物的硅基絕緣體、摻雜 有碳或氯的硅氧化物。
[0010] 作為優(yōu)選，在所述溝槽中形成銅互連線步驟包括：在溝槽內(nèi)壁和第一介電層表面 形成金屬阻擋層及銅籽晶層；采用電化學鍍銅工藝電鍍填充銅層，所述銅層覆蓋所述第一 介電層且充滿并溢出所述溝槽；金屬銅層進行平坦化處理，以去除剩余第一介電層上表面 的銅和金屬阻擋層，形成金屬阻擋層及銅互連線。 toon] 作為優(yōu)選，利用物理氣相淀積、化學氣相淀積或原子層淀積工藝，在溝槽內(nèi)壁和第 一介電層表面形成金屬阻擋層及銅籽晶層。
[0012] 作為優(yōu)選，利用化學機械研磨工藝對金屬銅層進行平坦化處理。
[0013] 作為優(yōu)選，所述粘附層的厚度小于所述第二介質(zhì)阻擋層的厚度，具體地，所述粘附 層的厚度為2?10納米，3納米時效果最佳，第二介質(zhì)阻擋層的厚度為20-100納米，30納 米時效果最佳。
[0014] 作為優(yōu)選，所述粘附層材料采用氮化硅，所述第二介質(zhì)層材料采用碳化硅或摻氮 碳化娃。
[0015] 作為優(yōu)選，采用物理氣相淀積、化學氣相淀積或原子層淀積工藝淀積所述粘附層 和第二介質(zhì)阻擋層。
[0016] 作為優(yōu)選，所述銅凹槽的底部高度低于所述第一介電層的上表面高度。
[0017] 與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)點：本發(fā)明通過在溝槽內(nèi)的金屬銅層與低k 介質(zhì)層之間形成金屬阻擋層，避免溝槽內(nèi)的銅離子進入到低k介質(zhì)層中，再通過在銅互連 線的頂部形成銅凹槽，并在銅互連線和第二介質(zhì)阻擋層之間形成粘附層，增加銅互連線和 第二介質(zhì)阻擋層間的界面結合力，可以有效避免銅離子沿著CMP后的器件表面進入到低k 介質(zhì)層中，有效改善所制造器件的TDDB特性。
【專利附圖】
【附圖說明】
[0018] 圖1為本發(fā)明一【具體實施方式】中銅互連工藝的流程示意圖；
[0019] 圖2?7分別為本發(fā)明一【具體實施方式】中銅互連工藝中各步驟完成后的器件結構 示意圖。
[0020] 圖中所示：10_襯底、20-介電層、21-第一介質(zhì)阻擋層、22-低k介質(zhì)層、23-溝槽、 30-金屬阻擋層、40-金屬銅層、50-銅互連線、60-銅凹槽、70-金屬覆蓋層、71-粘附層、 72-第二介質(zhì)阻擋層。
【具體實施方式】
[0021] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明 的【具體實施方式】做詳細的說明。需說明的是，本發(fā)明附圖均采用簡化的形式且均使用非精 準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0022] 如圖1所示，本發(fā)明提供一種能夠提高銅互連結構的時間相關介質(zhì)擊穿特性的銅 互連工藝，其包括以下步驟：
[0023] 步驟1 :如圖2所示，在形成有器件的襯底10上淀積介電層20,所述介電層20包 括第一介質(zhì)阻擋層21和低k介質(zhì)層22。其中，所述第一介質(zhì)阻擋層21的材質(zhì)可以為SiN、 SiC、SiOC、SiOCN或SiCN，所述低k介質(zhì)層22的材料可以為有機聚合物、超小型泡沫塑料、 包含有機聚合物的硅基絕緣體、摻雜了碳的硅氧化物或者摻雜了氯的硅氧化物。
[0024] 步驟2 :如圖3所示，采用大馬士革工藝依次刻蝕所述低k介質(zhì)層22,第一介質(zhì)阻 擋層21直至襯底10上表面，形成用于后續(xù)形成銅互連線的溝槽23 ;
[0025] 步驟3 :如圖4和圖5所示，在所述溝槽23中形成銅互連線50。具體包括：
[0026] 步驟31 :利用物理氣相淀積（Physical Vapor Deposition,簡稱PVD)、化學氣相 淀積（CVD)或原子層淀積工藝（Atomic Layer Deposition,簡稱ALD)，形成金屬阻擋層30 及銅籽晶層；
[0027] 步驟32 :采用電化學鍍銅工藝電鍍填充金屬銅層40,所述金屬銅層40覆蓋所述介 電層表面20且充滿并溢出所述溝槽23,形成的器件結構如圖4所示；
[0028] 步驟33 :利用化學機械研磨工藝對金屬銅層20進行平坦化處理，研磨至剩余介電 層20。即去除剩余介電層20上表面的金屬銅層40和金屬阻擋層30,形成如圖5所示的金 屬阻擋層30和銅互連線50。
[0029] 步驟四，如圖6所示，采用化學機械研磨（CMP)、反向電鍍銅（Reverse-ECP)或濕法 工藝去除銅互連線50上的部分銅，以形成其上銅位于互連線50的銅凹槽60。其中，銅凹 槽60的底部高度低于金屬阻擋層30及介電層20的上表面的高度，即假設銅凹槽60的深 度為H，則H>0 ;
[0030] 步驟五，如圖7所示，利用物理氣相淀積、化學氣相淀積或原子層淀積工藝在剩余 介電層20上及銅凹槽60中先淀積很薄的粘附層71，隨后，再在粘附層71上形成較厚的第 二介質(zhì)阻擋層72,進而形成雙層的金屬覆蓋層70,其中，粘附層71材質(zhì)為氮化硅，介質(zhì)阻擋 層72為碳化娃或摻氮碳化娃。
[0031] 綜上所述，本發(fā)明通過在溝槽23內(nèi)的金屬銅層40與低K介質(zhì)層22之間形成金屬 阻擋層30,避免溝槽23內(nèi)的銅離子進入到低k介質(zhì)層22中，再通過在銅互連線50的頂部 形成銅凹槽60,并在銅互連線50和第二介質(zhì)阻擋層72之間形成粘附層71，增加銅互連線 50和第二介質(zhì)阻擋層間72的界面結合力，可以有效避免銅離子沿著CMP后的器件表面進入 到低k介質(zhì)層22中，有效改善所制造器件的TDDB特性。
[0032] 顯然，本領域的技術人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神 和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之 內(nèi)，則本發(fā)明也意圖包括這些改動和變型在內(nèi)。
【權利要求】
1. 一種銅互連工藝，其特征在于，包括： 提供襯底，所述襯底上形成有器件； 在所述襯底上淀積介電層，所述介電層包括第一介質(zhì)阻擋層和低K介質(zhì)層； 大馬士革工藝刻蝕所述介電層至襯底表面，形成溝槽； 在所述溝槽中形成銅互連線； 去除部分銅互連線頂部的銅，以形成銅凹槽； 在剩余介電層上及銅凹槽中淀積粘附層及第二介質(zhì)阻擋層，從而形成雙層的金屬覆蓋 層。
2. 如權利要求1所述的銅互連工藝，其特征在于，所述第一介質(zhì)阻擋層采用SiN、SiC、 SiOC、SiOCN 或 SiCN。
3. 如權利要求1所述的銅互連工藝，其特征在于，所述低K介質(zhì)層采用有機聚合物、含 有有機聚合物的硅基絕緣體、摻雜有碳或氯的硅氧化物。
4. 如權利要求1所述的銅互連工藝，其特征在于，在所述溝槽中形成銅互連線步驟包 括： 在溝槽內(nèi)壁和第一介電層表面形成金屬阻擋層及銅籽晶層； 采用電化學鍍銅工藝電鍍填充銅層，所述銅層覆蓋所述第一介電層且充滿并溢出所述 溝槽； 金屬銅層進行平坦化處理，以去除剩余第一介電層上表面的銅和金屬阻擋層，形成金 屬阻擋層及銅互連線。
5. 如權利要求4所述的銅互連工藝，其特征在于，利用物理氣相淀積、化學氣相淀積或 原子層淀積工藝，在溝槽內(nèi)壁和第一介電層表面形成金屬阻擋層及銅籽晶層。
6. 如權利要求4所述的銅互連工藝，其特征在于，利用化學機械研磨工藝對金屬銅層 進行平坦化處理。
7. 如權利要求1所述的銅互連工藝，其特征在于，所述粘附層的厚度為2?10納米； 所述第二介質(zhì)阻擋層的厚度為20-100納米。
8. 如權利要求1所述的銅互連工藝，其特征在于，所述粘附層材料采用氮化硅，所述第 二介質(zhì)層材料采用碳化娃或摻氮碳化娃。
9. 如權利要求1所述的銅互連工藝，其特征在于，采用物理氣相淀積、化學氣相淀積或 原子層淀積工藝淀積所述粘附層和第二介質(zhì)阻擋層。
10. 如權利要求1所述的銅互連工藝，其特征在于，所述銅凹槽的底部高度低于所述第 一介電層的上表面高度。
【文檔編號】H01L21/768GK104217993SQ201410469247
【公開日】2014年12月17日 申請日期:2014年9月15日 優(yōu)先權日:2014年9月15日
【發(fā)明者】趙龍, 冷江華 申請人:上海華力微電子有限公司