三維nand存儲器的制造方法
【專利摘要】本發(fā)明揭示了一種三維NAND存儲器的制造方法。該方法包括：提供半導(dǎo)體基底；在所述半導(dǎo)體基底上形成多層層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括第一材料層和第二材料層；刻蝕所述層疊結(jié)構(gòu)形成通孔，暴露出半導(dǎo)體基底；在所述通孔中形成無定型硅層；刻蝕所述層疊結(jié)構(gòu)以打開字線開口；去除層疊結(jié)構(gòu)中的第二材料層，暴露出無定型硅層側(cè)壁；在第一材料層表面和暴露出的無定型硅層側(cè)壁進(jìn)行ONO層的沉積；以及進(jìn)行退火處理。本發(fā)明中直到ONO層沉積后才進(jìn)行退火工藝，保證了ONO層沉積時無定型硅層表面的平滑，從而使得ONO層質(zhì)量提高，進(jìn)而改善了制得的三維NAND存儲器的性能。
【專利說明】三維NAND存儲器的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別是涉及一種三維NAND存儲器的制造方法。

【背景技術(shù)】
[0002]隨著對集成度和存儲容量的需求不斷提高，3D (三維)NAND存儲器應(yīng)運而生。3DNAND存儲器是一種基于平面NAND存儲器的新型產(chǎn)品，這種產(chǎn)品的主要特色是將平面結(jié)果轉(zhuǎn)化為立體結(jié)構(gòu)，大大節(jié)省了娃片面積，降低制造成本。
[0003]如圖1所示，在現(xiàn)有技術(shù)中的三維NAND存儲器的制作過程中，需要在層疊結(jié)構(gòu)中刻蝕深槽I后在其中填充無定型硅2以充當(dāng)硅襯底。并且會在無定型硅2填充完成后立刻進(jìn)行退火，然后進(jìn)行刻蝕以及ONO層的形成。該退火工藝的作用是為了將無定形硅轉(zhuǎn)變成多晶娃。
[0004]但是通過對按照這一方法形成的三維NAND存儲器進(jìn)行檢測后，發(fā)現(xiàn)所得存儲器并不理想，因此，需要對現(xiàn)有技術(shù)進(jìn)行改進(jìn)。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的一個目的在于，提供一種三維NAND存儲器的制造方法，提高器件的性倉泛。
[0006]對此，本發(fā)明提供一種三維NAND存儲器的制造方法，包括:
[0007]提供半導(dǎo)體基底；
[0008]在所述半導(dǎo)體基底上形成多層層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括第一材料層和第二材料層；
[0009]刻蝕所述層疊結(jié)構(gòu)形成通孔，暴露出半導(dǎo)體基底；
[0010]在所述通孔中形成無定型硅層；
[0011]刻蝕所述層疊結(jié)構(gòu)以打開字線開口 ；
[0012]去除層疊結(jié)構(gòu)中的第二材料層，暴露出無定型硅層側(cè)壁；
[0013]在第一材料層表面和暴露出的無定型硅層側(cè)壁進(jìn)行ONO層的沉積；以及進(jìn)行退火處理。
[0014]可選的，對于所述的三維NAND存儲器的制造方法，所述第一材料層的材質(zhì)為二氧化硅、第二材料層的材質(zhì)為氮化硅。
[0015]可選的，對于所述的三維NAND存儲器的制造方法，利用濕法刻蝕工藝去除所述第二材料層。
[0016]可選的，對于所述的三維NAND存儲器的制造方法，在所述通孔中形成無定型硅層后，緊接著進(jìn)行平坦化工藝，使得無定型硅層上表面平整。
[0017]可選的，對于所述的三維NAND存儲器的制造方法，在所述第一材料層表面經(jīng)過化學(xué)氣相沉積工藝分別沉積二氧化硅、氮化硅和二氧化硅以形成所述ONO層。
[0018]可選的，對于所述的三維NAND存儲器的制造方法，所述退火處理為采用激光退火工藝。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明提供的三維NAND存儲器的制造方法中，改變了退火處理的過程，不是采用現(xiàn)有技術(shù)中在形成無定形硅層后馬上進(jìn)行退火的方法，而是繼續(xù)進(jìn)行其他制造過程，直至ONO層沉積后，進(jìn)行退火。相比現(xiàn)有技術(shù)，本發(fā)明的制造方法中，由于改變了退火處理的時機，這樣在ONO沉積的時候無定型硅保持在無定型狀態(tài)，表面光滑。如此，使得沉積的ONO的質(zhì)量得到明顯提升，從而獲得了高質(zhì)量的三維NAND存儲器。

【專利附圖】

【附圖說明】
[0020]圖1為現(xiàn)有技術(shù)中三維NAND存儲器在制造過程中的結(jié)構(gòu)示意圖；
[0021]圖2為本發(fā)明實施例三維NAND存儲器的制造方法的流程圖；
[0022]圖3-圖10為本發(fā)明實施例三維NAND存儲器的制造方法的過程中器件結(jié)構(gòu)示意圖。

【具體實施方式】
[0023]下面將結(jié)合示意圖對本發(fā)明的三維NAND存儲器的制造方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0024]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中，必須做出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0025]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0026]發(fā)明人經(jīng)過大量研究后認(rèn)為，目前的三維NAND存儲器的性能不理想，一個主要原因在于:對無定型娃進(jìn)行退火后，會發(fā)生娃結(jié)晶形成多晶娃。而多晶娃表面因為晶粒大小和晶粒間隙的關(guān)系會比較粗糙。并且目前的普遍認(rèn)知是，在無定形硅沉積后，馬上進(jìn)行退火處理。這就導(dǎo)致了在沉積ONO層的二氧化硅和氮化硅的時候，是附著在有著粗糙表面的多晶硅上，因而原子將填充多晶硅晶粒的間隙，使得二氧化硅和氮化硅的均勻性受到影響，從而影響器件的性能。但是對無定形硅進(jìn)行退火是必須的過程，因此，發(fā)明人創(chuàng)造性的提出先進(jìn)行ONO層的沉積，然后再進(jìn)行退火?？紤]到無定形硅的表面比多晶硅平整的多，如此便能夠確保形成的ONO層均勻平滑，使得形成的三維NAND存儲器的性能得以提高。
[0027]以下列舉所述三維NAND存儲器的制造方法的較優(yōu)實施例，以清楚說明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。
[0028]請參考圖2及圖3-圖10，圖2為本發(fā)明實施例三維NAND存儲器的制造方法的流程圖，圖3-圖10為本發(fā)明實施例三維NAND存儲器的制造方法的過程中器件結(jié)構(gòu)示意圖。本實施例的三維NAND存儲器的制造方法包括:
[0029]步驟SlOl:提供半導(dǎo)體基底100。請參考圖3。所述半導(dǎo)體基底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，所述半導(dǎo)體基底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體基底100中還可以形成有埋層(圖中未示出)等。
[0030]步驟S102:請參考圖4，在所述半導(dǎo)體基底100上形成多層層疊結(jié)構(gòu)103，所述層疊結(jié)構(gòu)103包括第一材料層101和第二材料層102。該步驟可以按照現(xiàn)有技術(shù)中的規(guī)格進(jìn)行生產(chǎn)，例如材料層的材質(zhì)、各層的厚度以及層疊的次數(shù)等，本發(fā)明并不做嚴(yán)格限定。通常，所述第一材料層101的材質(zhì)為二氧化硅、第二材料層102的材質(zhì)為氮化硅。在經(jīng)過多次層疊后，繼續(xù)在最上方的層疊結(jié)構(gòu)103的第二材料層102上形成一層第一材料層101，如圖4所示，最上層的第一材料層101的厚度大于其他第一材料層的厚度。
[0031]步驟S103:請參考圖5，刻蝕所述層疊結(jié)構(gòu)103形成通孔104，暴露出半導(dǎo)體基底。同樣的，通孔104的刻蝕為現(xiàn)有技術(shù)，本發(fā)明對此不做贅述。
[0032]步驟S104:在所述通孔中形成無定型硅層。如圖6所示，將無定型硅沉積在通孔中，形成無定型硅層105，所述無定型硅的沉積可以采用CVD工藝。待無定型硅完全充滿通孔后，緊接著進(jìn)行平坦化工藝，使得無定型硅層105的上表面平整，與第一材料層101齊平。區(qū)別于現(xiàn)有技術(shù)中的是，本發(fā)明在無定型硅層105形成后，并不緊跟著進(jìn)行退火處理，而是繼續(xù)形成ONO層。
[0033]步驟S105:刻蝕所述層疊結(jié)構(gòu)以打開字線開口。請參考圖7，首先形成掩膜層106，然后在掩膜層106上涂敷光阻107，通過光刻和刻蝕工藝，在相鄰的無定型硅層105之間打開字線(word line, WL)開口 108,以便字線的形成。
[0034]步驟S106:去除層疊結(jié)構(gòu)中的第二材料層，暴露出無定型硅層側(cè)壁。請參考圖8，利用濕法刻蝕工藝將第二材料層，即氮化硅去除，保留第一材料層101和無定型硅層105。
[0035]步驟S107:在第一材料層表面和暴露出的無定型硅層側(cè)壁進(jìn)行ONO層的沉積。請結(jié)合圖9a和圖％，可見，ONO層109附著在第一材料層101表面和暴露出的無定型硅105的側(cè)壁上。圖9b為圖9a中標(biāo)注區(qū)域a的局部放大圖。該ONO層按照自內(nèi)而外分別是二氧化硅層1091、氮化硅層1092及二氧化硅層1093。該ONO層109可以采用常規(guī)的CVD工藝形成。但是請參考圖9b，由于在ONO層109沉積之前，無定型硅層105未經(jīng)過退火處理，因此無定型硅保持在無定型狀態(tài)，從而無定型硅層側(cè)壁1051是光滑平整的，尤其是無定型硅層側(cè)壁1051與ONO層109相接觸處的平整，使得ONO層109的各層在形成時有著較好的均勻性，從而顯著的提升沉積的ONO層109的質(zhì)量。
[0036]在ONO層109沉積完成后，進(jìn)行步驟S108:進(jìn)行退火處理。優(yōu)選的，所述退火處理為采用激光退火工藝。
[0037]本發(fā)明所提供的三維NAND存儲器的制造方法，制造過程簡單，又改善了現(xiàn)有技術(shù)中的錯誤認(rèn)知，使得三維NAND存儲器的ONO層的質(zhì)量得到顯著提高，從而克服了由于ONO層的不均勻而導(dǎo)致三維NAND存儲器質(zhì)量不理想的困境，提供了器件的性能。
[0038]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種三維NAND存儲器的制造方法，包括: 提供半導(dǎo)體基底； 在所述半導(dǎo)體基底上形成多層層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括第一材料層和第二材料層； 刻蝕所述層疊結(jié)構(gòu)形成通孔，暴露出半導(dǎo)體基底； 在所述通孔中形成無定型硅層； 刻蝕所述層疊結(jié)構(gòu)以打開字線開口； 去除層疊結(jié)構(gòu)中的第二材料層，暴露出無定型硅層側(cè)壁； 在第一材料層表面和暴露出的無定型硅層側(cè)壁進(jìn)行ONO層的沉積；以及 進(jìn)行退火處理。
2.如權(quán)利要求1所述的三維NAND存儲器的制造方法，其特征在于，所述第一材料層的材質(zhì)為二氧化硅、第二材料層的材質(zhì)為氮化硅。
3.如權(quán)利要求2所述的三維NAND存儲器的制造方法，其特征在于，利用濕法刻蝕工藝去除所述第二材料層。
4.如權(quán)利要求1所述的三維NAND存儲器的制造方法，其特征在于，在所述通孔中形成無定型硅層后，緊接著進(jìn)行平坦化工藝，使得無定型硅層上表面平整。
5.如權(quán)利要求1所述的三維NAND存儲器的制造方法，其特征在于，在所述第一材料層表面經(jīng)過化學(xué)氣相沉積工藝分別沉積二氧化硅、氮化硅和二氧化硅以形成所述ONO層。
6.如權(quán)利要求1所述的三維NAND存儲器的制造方法，其特征在于，所述退火處理為采用激光退火工藝。
【文檔編號】H01L21/8247GK104167392SQ201410436905
【公開日】2014年11月26日 申請日期:2014年8月29日 優(yōu)先權(quán)日:2014年8月29日
【發(fā)明者】王晶, 高晶, 肖勝安, 冉春明 申請人:武漢新芯集成電路制造有限公司