分段鍵合焊盤及其制造方法
【專利摘要】本發(fā)明公開了一種分段鍵合焊盤及其制造方法。根據(jù)本發(fā)明的實施例，一種半導體器件包括設置在襯底的第一側(cè)處的第一鍵合焊盤。第一鍵合焊盤包括第一多個焊盤區(qū)段。第一多個焊盤區(qū)段中的至少一個焊盤區(qū)段與第一多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
【專利說明】分段鍵合焊盤及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及一種半導體器件，并且更具體地涉及分段鍵合焊盤及其制造方法。

【背景技術(shù)】
[0002]半導體器件用于多種電子應用和其他應用中。半導體器件除了其他之外包括集成電路或分立器件，其通過在半導體晶片之上沉積一種或多種類型的材料薄膜、并且圖案化材料薄膜以形成集成電路而形成在半導體晶片上。
[0003]半導體器件通常被封裝在陶瓷或塑料本體內(nèi)以保護半導體器件免受物理損傷或腐蝕。封裝也支撐了將也稱作裸片或芯片的半導體器件連接至封裝外部的其他器件所需的電接觸。取決于半導體器件的類型以及被封裝的半導體器件的預期用途，許多不同類型的封裝是可用的。
[0004]使用一個或多個接觸焊盤或鍵合焊盤形成在半導體器件與其他器件之間的電連接。這些鍵合焊盤布置在半導體器件上。引線鍵合可以用于將半導體器件的鍵合焊盤電連接至芯片外部的部件。例如，在一些應用中，引線鍵合用于將半導體器件的鍵合焊盤連接至弓I線框架或襯底，除了其他之外。
[0005]取決于所實施的半導體器件的類型，許多不同類型的接線鍵合技術(shù)可以用于在部件之間建立這些電連接。可以使用球形鍵合、超聲鍵合(例如楔形鍵合)或其他類型接線鍵合。


【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明的實施例，一種半導體器件包括設置在襯底的第一側(cè)處的第一鍵合焊盤。第一鍵合焊盤包括第一多個焊盤區(qū)段。第一多個焊盤區(qū)段中的至少一個焊盤區(qū)段與第一多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
[0007]根據(jù)本發(fā)明的備選實施例，一種半導體器件包括設置在襯底的第一側(cè)處的第一鍵合焊盤。第一鍵合焊盤包括第一部分和第二部分。第一鍵合焊盤的第一部分電耦合至襯底，并且第一鍵合焊盤的第二部分與襯底電隔離。
[0008]根據(jù)本發(fā)明的另一備選實施例，一種半導體器件包括具有第一側(cè)的半導體芯片，以及設置在半導體芯片的第一側(cè)處的第一鍵合焊盤。第一鍵合焊盤包括包含第一多個焊盤區(qū)段的第一部分和第二部分。第一多個焊盤區(qū)段中的焊盤區(qū)段與第一多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。第一外部互連接觸第一鍵合焊盤的第一部分。
[0009]根據(jù)本發(fā)明的又一備選實施例，一種半導體器件包括具有第一側(cè)的半導體芯片，以及設置在半導體芯片的第一側(cè)處的第一鍵合焊盤。第一鍵合焊盤包括第一部分、以及與第一部分分隔開的第二部分。第一鍵合焊盤的第一部分電耦合至襯底，并且第一鍵合焊盤的第二部分與襯底電隔離。第一外部互連接觸第一部分。
[0010]根據(jù)本發(fā)明的又一備選實施例，一種形成半導體器件的方法包括:在襯底之上形成隔離層，圖案化隔離層以形成第一多個開口，以及通過采用導電材料至少部分地填充第一多個開口而形成包括多個鍵合焊盤區(qū)段的鍵合焊盤。

【專利附圖】

【附圖說明】
[0011]為了更完整地理解本發(fā)明及其優(yōu)點，現(xiàn)在參考結(jié)合了附圖的以下描述，其中:
[0012]圖1包括圖1A和圖1B，其中圖1A示出了根據(jù)本發(fā)明實施例的半導體器件，而圖1B示出了半導體器件性能的改進；
[0013]圖2包括圖2A和圖2B，示出了根據(jù)本發(fā)明的實施例的半導體器件，其中圖2A示出了具有鍵合焊盤的半導體芯片的頂視圖，而圖2B示出了具有鍵合焊盤的有源和無源區(qū)域的頂視圖；
[0014]圖3示出了根據(jù)本發(fā)明實施例的另一半導體器件；
[0015]圖4包括圖4A至圖4C，示出了根據(jù)本發(fā)明實施例的半導體器件。圖4A和圖4B示出了半導體芯片的截面圖，而圖4C示出了半導體芯片的頂視圖。
[0016]圖5示出了根據(jù)本發(fā)明備選實施例的又一半導體器件；
[0017]圖6示出了根據(jù)本發(fā)明備選實施例的又一半導體器件；
[0018]圖7示出了根據(jù)本發(fā)明備選實施例的又一半導體器件；
[0019]圖8包括圖8A至圖8F，示出了根據(jù)本發(fā)明實施例的用于制造半導體結(jié)構(gòu)的一種方法;
[0020]圖9包括圖9A至圖9D，示出了根據(jù)本發(fā)明實施例的用于制造半導體結(jié)構(gòu)的另一方法;
[0021]圖10包括圖1OA至圖10D，示出了根據(jù)本發(fā)明實施例的半導體器件的鍵合焊盤的不同配置；
[0022]圖11包括圖1lA和圖11B，示出了根據(jù)本發(fā)明實施例的顯示了夾具互連的半導體器件；
[0023]圖12示出了根據(jù)本發(fā)明備選實施例的晶片級半導體封裝；
[0024]圖13包括圖13A至圖13D，示出了根據(jù)本發(fā)明實施例的用作半導體器件的焊料焊盤的鍵合焊盤的備選配置。
[0025]不同附圖中對應的數(shù)字和符號通常指代對應的部件，除非另外說明。繪制附圖以清晰的顯示實施例的相關(guān)方面并且未必按照比率繪制。

【具體實施方式】
[0026]以下詳細討論各個實施例的制造和使用。然而應該知曉的是，本發(fā)明提供了可以在廣泛多種具體環(huán)境中體現(xiàn)的許多可用的創(chuàng)新性概念。所描述的具體實施例僅僅是制造和使用本發(fā)明的具體方式的說明示例，并且并非限定本發(fā)明的范圍。
[0027]在半導體器件技術(shù)中，寄生效應可以導致半導體芯片的電性能退化。這樣的寄生效應可以由封裝以及內(nèi)部半導體芯片的部件所導致。一種這樣的寄生效應來源于用于將半導體芯片耦合至外部電路的鍵合焊盤。作為示例，高性能器件的電性能可以受到源自鍵合焊盤的寄生電容的影響。例如，射頻晶體管的特性隨著漏極-源極或輸出至接地電容增大而劇烈退化。類似地，電性能也可以隨著柵極電容增大而退化。為了解決該問題，在一些應用中，降低了鍵合焊盤對于該電容值的貢獻。特別地，通過最大化下層電介質(zhì)堆疊的厚度或者通過采用低k材料最小化該材料的介電常數(shù)來降低鍵合焊盤電容。然而，仍殘存重大缺點。例如，隨著介電常數(shù)接近3.0或以下，接線鍵合的機械穩(wěn)定性成為關(guān)注點。此外，電介質(zhì)層的厚度可以在由后段制程金屬化堆疊所確定的特定范圍內(nèi)改變。
[0028]本發(fā)明的各個實施例提供了一種具有分段鍵合焊盤的半導體器件，分段鍵合焊盤限制了鍵合焊盤的電有源區(qū)域。鍵合焊盤的第一部分是以連續(xù)方式而電有源的，而鍵合焊盤的第二部分被制造以使其提供機械支撐但是與接線鍵合隔離，由此減小了對鍵合焊盤電容作出貢獻的焊盤面積。因此，無需改變電介質(zhì)堆疊的厚度或介電常數(shù)，就可以減小由于鍵合焊盤而引起的寄生電容。
[0029]將使用圖1描述本發(fā)明的結(jié)構(gòu)性實施例。將使用圖2至圖5、圖9和圖10描述本發(fā)明的備選結(jié)構(gòu)性實施例。將使用圖6描述制造半導體器件的方法。將使用圖7和圖8描述制造半導體器件的備選實施例。
[0030]圖1包括圖1A和圖1B，示出了本發(fā)明的實施例。圖1A示出了根據(jù)本發(fā)明實施例的半導體器件，而圖1B示出了半導體器件性能的對應改進。
[0031]參照圖1A，半導體芯片10布置在襯底20上。在各個實施例中，半導體芯片10可以包括集成電路芯片或分立器件。在一個或多個實施例中，半導體芯片10可以包括邏輯芯片、存儲器芯片、模擬芯片、混合信號芯片、分立器件、以及其組合，諸如芯片上系統(tǒng)，或者任何合適類型器件。半導體芯片10可以包括各種類型的有源和無源器件，諸如二極管、晶體管、晶閘管、電容器、電感器、電阻器、光電器件、傳感器、微機電系統(tǒng)等。
[0032]在該說明性示例中，半導體芯片10附接至襯底20。襯底20在一些示例中可以是導電襯底。例如，襯底20在一個實施例中可以包括銅。在其他實施例中，襯底20包括金屬材料，該金屬材料可以包括導電金屬及其合金。襯底20也可以包括金屬間化合材料。
[0033]襯底20在一個實施例中可以包括引線框架。例如，在一個實施例中，襯底20可以包括裸片板(die paddle)，半導體芯片10可以附接在裸片板之上。第一和第二引線30和35也可以存在于該示例中。包括源極引線30A和漏極引線30B的第一引線30可以提供源極連接和/或漏極連接，而第二引線35可以在該實施例中提供柵極連接。在其他實施例中，襯底20可以包括在其之上可以附接一個或多個芯片的一個或多個裸片板。
[0034]在另一備選實施例中，襯底20可以不是導電的。在又一實施例中,若干不同或相同的半導體芯片10可以通過不同技術(shù)附接在襯底20上。
[0035]各個實施例在硅襯底上形成半導體芯片10。備選地，在其他實施例中，半導體芯片10可以已經(jīng)形成在碳化硅(SiC)上，或者可以已經(jīng)至少部分地形成在諸如氮化鎵(GaN)之類的化合物半導體上。
[0036]在一些例性例中，半導體芯片可以包括功率半導體器件，其在一個實施例中可以是分立器件。在一個示例中，半導體芯片10是雙端子器件，諸如PIN 二極管或肖特基二極管。在其他示例中，半導體芯片10是三端子器件，諸如功率金屬絕緣體半導體場效應晶體管(MISFET)、結(jié)型場效應晶體管(JFET)、雙極結(jié)型晶體管(BJT)、絕緣柵雙極型晶體管(IGBT)或晶閘管。在另外其他示例中，半導體芯片10可以是橫向擴散金屬氧化物半導體(LDMOS)。
[0037]如所述，半導體芯片10包括鍵合焊盤40 (也稱作接觸焊盤或簡單地焊盤)。在該示例性示例中，鍵合焊盤40沉積在半導體芯片10的上表面上。在其他示例中，半導體芯片10可以包括在一個或多個其他表面上的額外的鍵合焊盤。例如，半導體芯片10可以包括在其底表面上的鍵合焊盤。
[0038]在該實施例中，半導體芯片10上的每個鍵合焊盤40具有與第二部分60分隔開的第一部分50。多個接線70將鍵合焊盤40的第一部分50電連接至第一和第二引線30和35。鍵合焊盤40的第一部分50和第二部分60中的一個或多個可以是分段的，如參照圖2至圖5詳細所示。在一些實施例中，僅僅在半導體芯片10上的一些鍵合焊盤40具有第一部分50和第二部分60。例如在一些實施例中，鍵合焊盤40可以包括第一鍵合焊盤40A、第二鍵合焊盤40B以及第三鍵合焊盤40C。
[0039]在一個實施例中，接線70形成作為楔形鍵合。在楔形鍵合期間，向接線施加壓力和超聲力以在半導體芯片10的鍵合焊盤40上形成楔形鍵合。接線延伸至外部接觸，諸如第一引線30，從而在鍵合焊盤和引線指之間形成了漸進的接線弧。再次向接線施加壓力和超聲力，從而在引線指上形成楔形鍵合，并且隨后使用夾持裝置斷裂接線。該技術(shù)可以用于形成如圖1所示的楔形鍵合。在各個實施例中，每個接線70的楔形部分被稱為鍵合足部。例如，在該實施例中，示出了鍵合足部75。自然，可以使用其他技術(shù)以沉積接線70。
[0040]在備選實施例中，球形鍵合可以用于接線70。采用球形鍵合，首先通過熔化引線的端部形成金屬球。球放置在鍵合焊盤上，并且向球施加壓力、熱量和超聲力持續(xù)特定時間量。結(jié)果，在球與鍵合焊盤之間形成了冶金學焊接。類似于楔形鍵合，接線延伸至其中形成了另一鍵合的外部接觸，接線被切斷，并且針對用于對半導體器件的額外引線鍵合工藝自身重復。第二鍵合可以是楔形鍵合、針腳式鍵合或一些其他類型鍵合。
[0041]在一個或多個實施例中，用于接線70的接線鍵合材料除了其他之外還可以包括銅、招、和金。在其他實施例中，接線鍵合材料可以包括鶴、欽、組、釘、鎮(zhèn)、鉆、怕、銀以及其他材料。在各個實施例中，鍵合焊盤40可以包括前述材料的一種或多種。在該示例中，鍵合焊盤40包括金。
[0042]半導體芯片10、襯底20、接線70以及互連71均可以嵌入在包封劑25中。在各個實施例中，包封劑25包括電介質(zhì)材料并且在一個實施例中可以包括模塑化合物。在一個或多個實施例中，包封劑25可以包括聚合物、共聚物、生物高聚物、纖維浸潰聚合物(例如樹脂中的碳或玻璃纖維)、顆粒填充聚合物、以及其他有機材料的一種或多種。在另外其他示例性示例中，包封劑25可以包括不使用模塑化合物形成的包封劑，以及諸如環(huán)氧樹脂和/或硅樹脂之類的材料。在各個實施例中，包封劑25可以由任何合適的硬質(zhì)塑料、熱塑塑料、熱固塑料、或疊層制成，并且在一些實施例中可以包括填充物材料。在其他實施例中，包封劑25可以包括環(huán)氧材料，以及包括小玻璃顆?；蝾愃蒲趸X或有機填充材料的其他電絕緣礦物填充物材料的填充材料。
[0043]鍵合足部75可以具有如下長度(Lbf)，該長度為鍵合焊盤40的長度(Lbp)的約0.2至約0.7倍，例如在一個實施例中約0.5Lbp。在各個實施例中，鍵合足部75盡可能形成小，也即處于對于技術(shù)而言的最小特征尺寸。在各個實施例中，選擇第一部分50與第二部分60的比率以最大化半導體芯片10的性能。這使用圖1B進一步描述。
[0044]參照圖1B，該曲線圖示意性地示出了，改變第一部分50的面積與第二部分60的面積的效應。因為第一部分50的面積直接電連接至下層部件，所以增大第一部分50的面積導致在接線70和鍵合焊盤40之間的界面處的電阻減小。然而，該電阻下降相當快速。為了顯示該效應，在圖1B中示出了第一部分50的寬度W相對于鍵合焊盤40的長度(Lbp)的比率。然而，增大第一部分50也增大了鍵合焊盤40的寄生電容。因此，存在最優(yōu)工作范圍，在該范圍下電阻和電容被最小化。因此，在各個實施例中，比率W:Lbp至少為0.1:1以最小化電阻。然而，在各個實施例中，比率W:Lbp不大于0.7:1以最小化寄生電容。在各個實施例中，降低了焊盤電容而不犧牲接觸電阻。
[0045]圖2包括圖2A和圖2B，示出了根據(jù)本發(fā)明實施例的半導體器件。特別地，圖2A示出了具有鍵合焊盤的半導體芯片的放大頂視圖，而圖2B示出了突出鍵合焊盤的有源和無源區(qū)域的頂視圖。在一個實施例中，圖2示出了圖1所示半導體芯片10的放大圖。
[0046]參照圖2A，示出了具有鍵合焊盤40的半導體芯片10的頂視圖。如該實施例中所示，鍵合焊盤40包括第一部分50和第二部分60。在各個實施例中，鍵合焊盤40的直徑可以為50 - 250 μ m，取決于用于半導體芯片10的接線鍵合類型。在一些實施例中，可能需要最小化鍵合焊盤的尺寸以進一步減小鍵合焊盤至襯底的電容。鍵合焊盤40的尺寸可以取決于各種因素，諸如鍵合焊盤節(jié)距和鍵合焊盤足部寬度，除了其他因素之外。
[0047]在這些示例中，第一部分50可以是連續(xù)部分，而第二部分60被分段為多個焊盤區(qū)段80。溝槽90存在于每個焊盤區(qū)段80之間。在鍵合焊盤40的第二部分60中的溝槽90分隔了焊盤區(qū)段80并且使得隔離的焊盤區(qū)段80無源，而仍然機械地存在于這些示意性示例中。在各個實施例中，溝槽90寬度可以是0.2 — 5μπι。特別地，在一些實施例中溝槽90寬度可以是2 — 3 μ m以進一步最小化鍵合焊盤40的尺寸。在各個實施例中，溝槽90寬度與多個焊盤區(qū)段80的每一個的長度(或?qū)挾?的比率約1:2至約1:50，并且在一個實施例中是1:10。
[0048]如從該示意性示例所見，在一些實施例中，形成溝槽90以使得焊盤區(qū)段80看起來從接線的方向(“D1”)旋轉(zhuǎn)了 45度。在該配置中，焊盤區(qū)段80可以在接線鍵合工藝期間對于剪切應力具有更大的容限。在備選實施例中，可以不同地配置溝槽90以幫助增大鍵合焊盤40的第二部分60的剪切強度。
[0049]在各個實施例中，可以采用諸如電介質(zhì)材料之類的隔離材料填充一個或多個溝槽90。電介質(zhì)材料在一個或多個實施例中可以包括氮化物。在其他實施例中，電介質(zhì)材料可以包括氧化物、碳化硅、氮氧化硅、氧化鉿、氧化鋁、其他介電常數(shù)材料、聚酰亞胺、以及其他有機材料。在另外其他示例性實施例中，電介質(zhì)材料可以包括可以采用空氣填充的間隙。
[0050]如所示，鍵合焊盤40的第一部分50沿著方向Dl具有80μπι的寬度(“W”)。在其他實施例中，鍵合焊盤40的第一部分50可以具有其他寬度，諸如60 μ m、100 μ m、120 μ m以及其他合適寬度。
[0051]具有第一鍵合足部100的第一接線布置在鍵合焊盤40之上。特別地，第一鍵合足部100的一個部分布置在第一部分50上，而第一鍵合足部100的另一部分布置在鍵合焊盤40的第二部分60上。第一鍵合足部100是圖1所示楔形接線鍵合的鍵合足部75的一個示例。在其中使用球形鍵合的備選實施例中，第一鍵合足部100的形狀可以是圓形，或者取決于其中金屬接線熔化至鍵合焊盤40的方式而可以具有可變形狀。
[0052]在各個實施例中，第一鍵合足部100可以使用許多對準工具布置在鍵合焊盤40上。在一個示例中，第一鍵合足部100長度約為60 μ m,而40 μ m布置在鍵合焊盤40的第一部分50上。
[0053]具有第二鍵合足部105的第二接線鍵合與第一鍵合足部100間隔開。第二鍵合足部105長度也約為60 μ m，而約40 μ m布置在鍵合焊盤40的第一部分50上。額外的接線鍵合在各個實施例中也可以布置在鍵合焊盤40上。在各個實施例中，第一鍵合足部100和第二鍵合足部105由金、銅或鋁制成。在一個實施例中，第一鍵合足部100和第二鍵合足部105由金制成，并且具有120 μ m的接線節(jié)距，該節(jié)距是第一鍵合足部100和第二鍵合足部105的中心之間的距離。
[0054]注意的是，僅為了解釋說明，并未示出直接位于第一鍵合足部100或第二鍵合足部105之下或者與其重疊的焊盤區(qū)段。
[0055]在備選實施例中，具有鍵合焊盤40的半導體芯片10包括由銅構(gòu)成的第一鍵合足部100和第二鍵合足部105。在該備選實施例中，第一鍵合足部100和第二鍵合足部105可以具有160μπι的最小節(jié)距。在各個實施例中，因為較厚的接線，銅接線鍵合的尺寸大于金接線鍵合。因此，第一部分50的尺寸和/或接線與第一部分50之間的重疊可以改變。在該示例中，上部部分60具有80 μ m的寬度。如果接線與第一部分50的重疊被維持為如之前實施例(例如約40 μ m)那樣，由于與較厚接線相關(guān)聯(lián)的長鍵合足部，與第二部分60的重疊增大。因此，在各個實施例中，重疊了第一部分50的鍵合足部的長度、與重疊了第二部分60的鍵合足部的長度的比率是約5:1至約1:5，并且在一個實施例中是約2:3。
[0056]在又一實施例中，第一鍵合足部100和第二鍵合足部105由具有例如160 μ m最小節(jié)距的銅構(gòu)成。如所示，第一部分50具有約100 μ m的寬度W，并且因此鍵合焊盤40的比之前實施例更多的部分被包括在有源區(qū)域110中。因此，在各個實施例中，重疊了第一部分50的鍵合足部的長度、與重疊了第二部分60的鍵合足部的長度的比率在所示中約3:2。
[0057]圖2B示出了具有有源區(qū)域110和無源區(qū)域120的半導體芯片10。在該實施例中，有源區(qū)域I1對應于電活性的鍵合焊盤40的區(qū)域。
[0058]如所示，有源區(qū)域110包括第一部分50和直接連接至第一鍵合足部100和第二鍵合足部105的焊盤區(qū)段80。直接位于第一和第二鍵合足部100和105下方的焊盤區(qū)段80是有源區(qū)域110的一部分。并未直接連接至第一和第二鍵合足部100和105的焊盤區(qū)段80形成了無源區(qū)域120，并且在該示例性示例中與有源焊盤區(qū)段80電隔離。
[0059]焊盤區(qū)段80之間的溝槽90用于將無源區(qū)段與有源區(qū)段隔離。因此，溝槽90具有足以隔離每個區(qū)段的寬度。該寬度可以取決于所使用的半導體芯片的類型而改變。
[0060]在各個實施例中，重疊了第一部分50的鍵合足部的長度、與重疊了第二部分60的鍵合足部的長度的比率是約5:1至約1: 5，例如1:1。在其他示例中，比率可以是2:1至約1:2，或者一些其他合適比率。
[0061]采用包括無源焊盤區(qū)段80的示例性實施例，可以通過減小鍵合焊盤40的有源區(qū)域110而減小寄生鍵合焊盤電容。結(jié)果，半導體芯片10可以更有效果地和有效率地工作。
[0062]圖3示出了根據(jù)本發(fā)明實施例的半導體器件。在該示例中，第一鍵合足部100和第二鍵合足部105可以包括諸如金的導電材料，并且具有120 μ m的最小接線節(jié)距。第一鍵合足部100和第二鍵合足部105被布置以使得約60 μ m連接至鍵合焊盤40的第一部分50，而約20 μ m連接至鍵合焊盤40的第二部分60中的焊盤區(qū)段80。因此，在該示例中，重疊了第一部分50的鍵合足部的長度、與重疊了第二部分60的鍵合足部的長度的比率約為3:1。
[0063]在該實施例中，示出了鍵合焊盤40的有源區(qū)域110。有源區(qū)域110包括第一部分50，以及直接連接至第一鍵合足部100和第二足部105的焊盤區(qū)段80。
[0064]類似于圖2B中所示實施例，在該實施例中的溝槽90將并未直接接觸第一和第二鍵合足部100和105的焊盤區(qū)段80與鍵合焊盤40的有源區(qū)域110電隔離。結(jié)果，形成了無源區(qū)域120。因此，僅有源區(qū)域110在該示例性實施例中對于寄生鍵合焊盤電容有貢獻。額外地，并未包括在區(qū)域120中的區(qū)域60的一部分提供了機械支撐，并且增大了接線鍵合的剪切強度。
[0065]圖4包括圖4A至圖4C，示出了根據(jù)本發(fā)明實施例的半導體器件。圖4A示出了沿著圖4C中的線4A-4A截取的半導體芯片10的截面圖，圖4B示出了沿著圖4C中的線4B-4B截取的半導體芯片10的截面圖，而圖4C示出了半導體芯片10的頂視圖。
[0066]參照圖4A和圖4B，鍵合焊盤40形成在襯底20之上。襯底20可以包括形成在其內(nèi)的有源器件。一組金屬化層130設置在襯底20之上，其在各個實施例中可以包括一層或多層金屬引線以及過孔。例如，金屬化層130在一個實施例中可以包括十個或更多金屬層。在另一實施例中，金屬化層130可以包括三個金屬層。在另一實施例中，金屬化層130可以包括兩層。
[0067]金屬化層130在一個實施例中可以耦合半導體芯片內(nèi)的各個器件。在另一實施例中，金屬化層130形成了至分立半導體器件的不同區(qū)域的接觸。
[0068]在各個實施例中，鍵合焊盤40耦合至襯底20中的有源器件，諸如第一器件140。第一器件140在各個實施例中可以是晶體管、電容器、二極管、晶閘管和其他器件。鍵合焊盤40在一個實施例中可以是多層金屬化層的頂部金屬化層。設置在金屬化層130內(nèi)的多個金屬引線和過孔可以將襯底20中的有源器件與鍵合焊盤40耦合。
[0069]為了簡明，圖4A和圖4B不出了兩層金屬化層。金屬化層130具有第一過孔層VI,第一金屬層M1，以及耦合至鍵合焊盤40的第二過孔層V2。在一個實施例中，鍵合焊盤40是形成在半導體芯片10的最頂部金屬層上的金屬層。
[0070]每個金屬化層可以包括層間電介質(zhì)層。例如，第一層間電介質(zhì)層150沉積在襯底20之上。第二層間電介質(zhì)層155沉積在第一層間電介質(zhì)層150之上。
[0071]層間電介質(zhì)層可以由刻蝕停止襯墊分隔開。例如，第一刻蝕停止襯墊160沉積在第一和第二層間電介質(zhì)層150和155之間。第二刻蝕停止襯墊165沉積在第二層間電介質(zhì)層155與鍵合焊盤40之間。
[0072]在所示實施例中，使用雙大馬士革工藝形成構(gòu)成了金屬引線和過孔的導電特征(例如在M1、V1、V2中)。在備選實施例中，可以使用大馬士革工藝或者單大馬士革和雙大馬士革工藝的組合來形成導電特征。
[0073]每個導電特征可以包括金屬襯墊，其可以包括多個層。例如，金屬襯墊在一些實施例中可以包括第一金屬襯墊170和第二金屬襯墊175。第一金屬襯墊170可以是擴散阻擋層，而第二金屬襯墊175可以是種子層。如圖4A所示，鍵合焊盤40包括多個溝槽90。
[0074]在圖4A和圖4B中，填充物材料180可以至少部分地填充溝槽90。填充物材料180可以是電介質(zhì)材料，諸如氧化物或者參照圖2所討論的其他材料。
[0075]在其他示例中，填充物材料180可以包括包封劑。在各個實施例中，包封劑包括如上所述的電介質(zhì)材料。
[0076]如所示，第一鍵合足部100形成了至兩個焊盤區(qū)段80的電連接。由含有填充物材料180的溝槽90將其他焊盤區(qū)段80與第一鍵合足部100電隔離。如此方式，僅鍵合焊盤40的電有源區(qū)域?qū)τ诩纳I合焊盤電容有貢獻，但是其余的焊盤區(qū)段80有助于接線鍵合的機械穩(wěn)定性而同時保持電無源。結(jié)果，寄生鍵合焊盤電容可以減小例如40 — 60%。為了示意說明，僅示出了鍵合焊盤40的一部分。因此，圖4所示焊盤區(qū)段的數(shù)目可以不代表真實的截面。
[0077]圖4C示出了頂視圖，并且示出了溝槽90散布在鍵合焊盤40內(nèi)。每個鍵合焊盤40可以包括溝槽90的陣列，其形成了如圖1至圖5所示的焊盤區(qū)段80。圖4C作為示例僅示出了五行和六列。
[0078]圖5示出了根據(jù)本發(fā)明備選實施例的又一半導體器件。圖5是類似于圖4A的截面圖。在該實施例中，填充物材料180僅填充了鍵合焊盤40的焊盤區(qū)段80之間的一部分溝槽90。例如，填充物材料180可以填充溝槽90的50%。備選地，填充物材料180可以填充更多或者更少溝槽90，取決于涉及的功能。在另外其他示例中，一些溝槽90可以包括填充物材料180，而其他溝槽90包括較少或者不包括填充物材料180。
[0079]圖6示出了根據(jù)本發(fā)明備選實施例的又一半導體器件。圖6是類似于圖4A的截面圖。在該實施例中，并未采用絕緣材料填充在鍵合焊盤40的焊盤區(qū)段80之間的溝槽90。
[0080]圖7示出了根據(jù)本發(fā)明備選實施例的又一半導體器件。圖7是類似于圖4B的截面圖。圖7示出了不使用大馬士革工藝形成的鍵合焊盤。因此，圖7中的鍵合焊盤可以不具有如圖4至圖6所示的連續(xù)填充材料。在一個實施例中，圖7中的鍵合焊盤40包括鋁焊盤，其可以使用諸如氮化鈦或氮化鎢的阻擋襯墊保護。備選地，在另一實施例中，鍵合焊盤40可以包括金焊盤，并且可以不包括額外的阻擋層或保護襯墊。
[0081 ] 圖8包括圖8A至圖8F，示出了根據(jù)本發(fā)明實施例的用于制造半導體結(jié)構(gòu)的一種方法。圖8A示出了在形成分段鍵合焊盤之前的圖4至圖6的半導體器件。在該實施例中，第三層間電介質(zhì)層157形成在第二刻蝕停止襯墊165之上。第一掩模層190形成在第三層間電介質(zhì)層157之上。第一掩模層190可以例如是光刻膠層。在一個實施例中，穿過第一掩模層190形成開口 195以暴露第三層間電介質(zhì)層157。
[0082]在附圖SB中，開口 195延伸穿過第三層間電介質(zhì)層157并且停止在第二刻蝕停止襯墊165處。第一掩模層190在該實施例中已經(jīng)移除。
[0083]在附圖SC中，開口 195進一步延伸穿入第二層間電介質(zhì)層155中并且穿過第二刻蝕停止襯墊165。在該實施例中隨后采用第二掩模層200填充開口 195。
[0084]如圖8D所示圖案化第二掩模層200。圖案化第二掩模層200以使得可以形成一個或多個開口 202。
[0085]在附圖8E中，開口 202延伸穿過第三層間電介質(zhì)層157。開口 202在該示例中將變成焊盤區(qū)段80。
[0086]如所示，圖案化的第二掩模層200用作掩模與刻蝕工藝組合以刻蝕第三層間電介質(zhì)層157。完成各個實施例中的刻蝕以形成所需的幾何形狀。例如，可以完成刻蝕以對于焊盤區(qū)段80形成形狀為三角形、四邊形、圓形、六邊形或一些其他配置的第二開口 202，例如如圖9所不。在一些實施例中，也可以刻蝕第二刻蝕停止襯墊165、第二層間電介質(zhì)層155、以及第一刻蝕停止襯墊160的一個或多個。
[0087]圖8F示出了已經(jīng)在半導體芯片10之上形成阻擋層和/或種子層并且導電材料已經(jīng)沉積在每個開口 202中之后的半導體芯片10。采用導電材料填充的開口 202形成了用于鍵合焊盤40的焊盤區(qū)段80。導電材料可以包括金屬或金屬合金，如參照圖1所述。
[0088]在備選實施例中，刻蝕工藝可以移除溝槽90中的電介質(zhì)材料。接著，可以采用填充物材料180部分或者完全填充溝槽90。換言之，可以通過在開口 202中生長種子層和/或沉積導電材料形成焊盤區(qū)段80。備選地，可以沉積并且刻蝕連續(xù)的金屬層以使得形成溝槽90?？梢圆捎锰畛湮锊牧?80填充溝槽90。
[0089]在已經(jīng)根據(jù)需要形成溝槽90和焊盤區(qū)段80之后，一個或多個接線鍵合可以沉積在鍵合焊盤40的表面上。與接線鍵合直接接觸的焊盤區(qū)段80可以是電有源的，而不與接線鍵合直接接觸的焊盤區(qū)段80保持無源。
[0090]圖9包括圖9A至圖9D，示出了根據(jù)本發(fā)明實施例的用于制造半導體結(jié)構(gòu)的另一方法。圖9A示出了在形成分段鍵合焊盤之前的圖7的半導體器件。
[0091]參照圖9A,在形成了金屬化層130的金屬引線和過孔之后,沉積導電層310。導電層310包括在各個實施例中使用減式刻蝕技術(shù)而可圖案化的金屬。例如，在一個實施例中，可以在沉積鋁層之后沉積包括諸如氮化鈦之類的第一保護襯墊的層堆疊。額外的氮化鈦層可以沉積在鋁層之上。導電層310被沉積為在襯底20之上的毯式層。在各個實施例中，可以使用任何合適的沉積工藝沉積導電層310，諸如濺射、氣相沉積等等。
[0092]參照圖9B，抗蝕劑層320形成在未結(jié)構(gòu)化的導電層310之上并且圖案化?？刮g劑層320在一個實施例中可以包括硬掩模層。在一個實施例中可以使用傳統(tǒng)的光刻技術(shù)圖案化抗蝕劑層320。在其他實施例中，其他方法可以用于形成結(jié)構(gòu)化的抗蝕劑層320，例如絲網(wǎng)印刷、模壓、印刷等等。
[0093]接著如圖9C所示，使用抗蝕劑層320作為刻蝕掩模，圖案化導電層310。在一個實施例中可以使用反應離子刻蝕圖案化導電層310。在其他實施例中，可以使用其他類型的刻蝕或者剝離工藝。
[0094]接著參照圖9D，在一些實施例中，諸如填充物材料180之類的另一電介質(zhì)材料可以可選地引入焊盤區(qū)段80之間的溝槽90中。如果需要的話可以進行如前所述的進一步處理。
[0095]圖10包括圖1OA至圖10D，示出了根據(jù)本發(fā)明實施例的半導體器件的鍵合焊盤的不同配置。圖1OA示出了四邊形焊盤區(qū)段設計，而圖1OB示出了蜂巢式焊盤區(qū)段設計。圖1OC示出了蜂巢式焊盤區(qū)段，其中焊盤區(qū)段的第一行已經(jīng)與焊盤區(qū)段的未結(jié)構(gòu)化部分合并。圖1OD示出了用于球形鍵合的焊盤區(qū)段配置。
[0096]參照圖10A，焊盤區(qū)段80的部分204具有四邊形形狀。在一些實施例中，焊盤區(qū)段的每條側(cè)邊的長度可以約為20 μ m。在該示例中每個焊盤區(qū)段80之間的溝槽90可以約為3 μ m寬。在其他實施例中，焊盤區(qū)段80的側(cè)邊長度和/或溝槽90的寬度可以是不同尺寸，取決于實施方式。例如，溝槽90之間的節(jié)距可以是2 μ m、4 μ m、5 μ m，或者一些其他合適的距離。
[0097]如從該示例性示例可見，焊盤區(qū)段80從水平旋轉(zhuǎn)45度。換言之，溝槽90對角地形成在鍵合焊盤40上以使得焊盤區(qū)段80可以例如在楔形鍵合期間對于橫向剪切應力不敏感。因此，在該實施例中的焊盤區(qū)段80抵抗鍵合期間的剪切應力并且提供了用于接線鍵合的堅固的機械連接。
[0098]在圖1OB中，鍵合焊盤40的第二部分60的部分204示出具有蜂巢式配置。采用該配置，每個焊盤區(qū)段80可以包括具有例如20 μ m直徑的六邊形。
[0099]如所示，圍繞每個焊盤區(qū)段80的所有六個側(cè)邊形成溝槽90。在該實施例中溝槽90可以比圖1OA中的溝槽90更小、更大、或者相同尺寸。類似于圖1OA中的四邊形形狀，圖1OB中的焊盤區(qū)段80的六邊形形狀可以提供機械穩(wěn)定性并且限制了在接線鍵合期間橫向剪切應力的效應。
[0100]參照圖10C，在一個或一些實施例中，第一部分50也可以被圖案化以便包括與第二部分60的圖案對準的邊緣和側(cè)壁。因此，在該實施例中，六邊形部分從第一部分50朝向其他焊盤區(qū)段80延伸。
[0101]在備選實施例中，在圖1OD中示出了用于焊盤區(qū)段80的球形鍵合配置。該配置可以用于球形鍵合邏輯芯片或一些其他低功耗器件的鍵合焊盤40。在該實施例中，焊盤區(qū)段80被劃分成布置在第一部分50周圍在部分204中的圓形區(qū)段。
[0102]在該示例中，球形鍵合的有源區(qū)域110是鍵合焊盤40的中心圓形部分，其對應于第一部分50。無源區(qū)域120在該示例性實施例中包括基本上所有焊盤區(qū)段80。換言之，球形鍵合在各個實施例中可以布置為僅電連接鍵合焊盤40的第一部分50。
[0103]溝槽90圍繞每個焊盤區(qū)段80并且連續(xù)地在有源區(qū)域110周圍延伸以提供焊盤區(qū)段80與無源區(qū)域110的電隔離。焊盤區(qū)段80的該實施例也可以提供所需的剪切強度，而同時限制了器件的寄生鍵合焊盤電容。
[0104]可以參照其他示例性實施例實現(xiàn)焊盤區(qū)段80的其他變形和配置。例如，焊盤區(qū)段80可以是圓柱形、八邊形、圓形、三角形、或者布置在一些其他配置中。此外，在一些實施例中，焊盤區(qū)段80的直徑可以大于或者小于20 μ m。在另外其他實施例中，一些焊盤區(qū)段80可以具有相互不同的直徑或者可以相互不同地間隔開。自然，受教于本公開的本領(lǐng)域技術(shù)人員可以取決于特定實施方式而設計這些焊盤區(qū)段80以符合所需的規(guī)范。
[0105]圖11包括圖1lA和圖11B，示出了根據(jù)本發(fā)明實施例的示出了夾具互連的半導體器件。圖1lA示出了頂視圖，而圖1lB示出了截面圖。
[0106]在該實施例中，例如耦合至源極節(jié)點的第一鍵合焊盤40A可以通過在一個實施例中為夾具的互連71而耦合至第一引線30。在另一實施例中，互連71可以是條帶或板?；ミB71可以是具有比接線鍵合更低電阻的板狀結(jié)構(gòu)。因此，在一些實施例中，高電流路徑可以使用夾具互連，而低電流路徑可以使用接線鍵合。例如耦合至柵極節(jié)點的諸如第二鍵合焊盤40B之類的其他鍵合焊盤可以耦合至第二引線35。如所示，漏極引線30B可以直接通過襯底20的裸片板而耦合至半導體芯片10上的漏極鍵合焊盤，例如，漏極鍵合焊盤可以設置在半導體芯片10的朝向裸片板的相對側(cè)邊上。
[0107]如之前實施例所示，互連71耦合至第一鍵合焊盤40A以使其與第一部分50重疊，并且也與包括焊盤區(qū)段80的第二部分60重疊。位于鍵合足部75下方的該重疊區(qū)域是電耦合的并且有源，但是與第一鍵合焊盤40A的其他焊盤區(qū)段80隔離。如之前實施例中，半導體芯片10、襯底20、接線70以及互連71均可以嵌入在包封劑25中。
[0108]圖12示出了根據(jù)本發(fā)明備選實施例的晶片級半導體封裝。
[0109]本發(fā)明的實施例也可以應用于諸如晶片級處理(WLP)封裝之類的半導體封裝中的鍵合焊盤。例如，圖12示出了包括多個鍵合焊盤的扇出半導體封裝。半導體封裝的多個鍵合焊盤40的一個或多個可以包括如根據(jù)本發(fā)明各個實施例中所述的焊盤區(qū)段80。鍵合焊盤40可以設置在包封劑25中，其可以通過重分布引線耦合至襯底10。
[0110]圖13包括圖13A至圖13D，示出了根據(jù)本發(fā)明實施例的用于半導體器件的焊料焊盤的鍵合焊盤的備選配置。
[0111]與之前實施例不同，在該實施例中，焊接分段鍵合焊盤。因此，在該實施例中，可以跨鍵合焊盤的許多區(qū)域劃分固體部分。圖13A示出了如之前所述由可選的填充物材料180圍繞的鍵合焊盤40的頂視圖。然而在該實施例中，作為焊盤區(qū)段40的有源焊盤區(qū)段81的區(qū)域耦合至下方的襯底20。作為焊盤區(qū)段40的隔離焊盤區(qū)段82的剩余區(qū)域與有源焊盤區(qū)段81隔離。因此，一個或多個焊料球鍵合290可以形成在鍵合焊盤40之上。通過改變有源焊盤區(qū)段81的設計和圖案，可以建立合適的接觸，也即可以將鍵合焊盤的接觸電阻控制在可接受限制內(nèi)。圖13A示出了其中由隔離焊盤區(qū)段82分隔有源焊盤區(qū)段81的圖案。在各個實施例中，有源焊盤區(qū)段相對于焊料球間距的相對節(jié)距可以隨著有源焊盤區(qū)段的密度(尺寸)而改變。在一個或多個實施例中，有源焊盤區(qū)段Ap的節(jié)距可以小于焊料球鍵合Sp的節(jié)距。這確保了每個焊料球鍵合焊盤290在下方具有至少一個有源焊盤區(qū)段81。在各個實施例中，一個或多個有源焊盤區(qū)段81可以存在于每個焊料球下方。在形成焊料球鍵合290之后，包括在焊料球鍵合290下方的一些隔離焊盤區(qū)段82的所有焊盤區(qū)段80電耦合。在圖13B中，有源焊盤區(qū)段81形成為細長的區(qū)段。在不同的備選實施例中，每個有源焊盤區(qū)段81具有一個焊料球鍵合290。例如，該實施例可以用于確保每個焊料球與相同接觸電阻耦合。
[0112]本發(fā)明的實施例也包括用于有源焊盤區(qū)段的其他設計。例如，在另一實施例中，在圖13D中，星狀配置用于改進接觸電阻。在該實施例中，四個有源焊盤區(qū)段81設置在每個焊料球鍵合290之下。
[0113]此外，焊盤區(qū)段80在各個實施例中可以形成為各種形狀和圖案。在一個或多個實施例中，焊盤區(qū)段80可以是方形、六邊形、任意形，例如如圖1OD中所示焊料焊盤區(qū)段80的圍繞焊料球至鍵合焊盤40的接觸點中心的同心布置。在各個實施例中，圖10的設計可以與圖13組合。
[0114]本發(fā)明各個實施例提供了鍵合焊盤和通過對鍵合焊盤的一部分分段而大大減小鍵合焊盤至襯底電容的制造半導體芯片的方法。示例性實施例可以用于在各種應用中的鍵合焊盤。例如，分段鍵合焊盤可以用于半導體工業(yè)中的高頻(例如0.1 -1OOGHz或更高)低功耗和高功耗產(chǎn)品。
[0115]示例性實施例提供了在分立芯片和邏輯芯片上源極、漏極或柵電極的一個或多個上的鍵合至襯底電容中的優(yōu)點，除了其他之外。采用低功耗應用，示例性實施例增大了信號性能。采用高功耗應用，示例性實施例改進了功率效率。
[0116]此外，示例性實施例可以用于各個類型鍵合。例如，采用高功耗應用，使用超聲鍵合，也即楔形鍵合。在諸如具有邏輯芯片的低功耗應用中，可以使用球形鍵合。各個實施例提供了對于球形鍵合、楔形鍵合和其他合適的接線鍵合技術(shù)的優(yōu)點，以減小鍵合焊盤至襯底電容，而同時維持了合適的電連接和機械連接。
[0117]如各個實施例中所述，包括金屬的材料可以例如是純金屬、金屬合金、金屬化合物、金屬間化合物等等，也即包括金屬原子的任何材料。例如，銅可以是純銅或者包括銅的任何材料，諸如但不限于銅合金、銅化合物、或銅金屬間化合物。
[0118]盡管已經(jīng)參照示例性實施例描述了本發(fā)明，但是該說明書并不旨在以限制性疑義進行解釋。一旦參照了說明書，示例性實施例的各種修改和組合以及本發(fā)明其他實施例對于本領(lǐng)域技術(shù)人員而言是明顯的。作為示例，圖1至圖13中所述實施例可以在備選實施例中相互組合。因此意在使得所附權(quán)利要求包括任何這些修改例或?qū)嵤├?br> [0119]盡管已經(jīng)詳細描述了本發(fā)明及其優(yōu)點，但是應該理解的是在本文中可以不脫離由所附權(quán)利要求限定的本發(fā)明的精神和范圍而做出各種改變、替換和變更。例如，對于本領(lǐng)域技術(shù)人員而言易于理解的是，可以改變在此所述的許多特征、功能、工藝和材料而同時保持在本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種半導體器件，包括: 設置在襯底的第一側(cè)處的第一鍵合焊盤，所述第一鍵合焊盤包括第一多個焊盤區(qū)段，其中所述第一多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述第一多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
2.根據(jù)權(quán)利要求1所述的器件，進一步包括與設置在所述第一側(cè)處的所述第一鍵合焊盤間隔開的第二鍵合焊盤，所述第二鍵合焊盤包括第二多個焊盤區(qū)段，其中所述第二多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述第二多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
3.根據(jù)權(quán)利要求2所述的器件，其中所述第一鍵合焊盤耦合至晶體管的源極節(jié)點，并且其中所述第二鍵合焊盤耦合至所述晶體管的柵極節(jié)點。
4.根據(jù)權(quán)利要求2所述的器件，其中所述第一鍵合焊盤耦合至晶體管的漏極節(jié)點，并且其中所述第二鍵合焊盤耦合至所述晶體管的柵極節(jié)點。
5.根據(jù)權(quán)利要求1所述的器件，其中所述第一多個焊盤區(qū)段中的每個焊盤區(qū)段通過多個開口與所述第一多個焊盤區(qū)段中的相鄰焊盤區(qū)段分隔開。
6.根據(jù)權(quán)利要求5所述的器件，其中所述多個開口包括電介質(zhì)材料。
7.根據(jù)權(quán)利要求1所述的器件，其中所述半導體器件包括分立半導體器件。
8.根據(jù)權(quán)利要求1所述的器件，其中所述半導體器件包括集成電路。
9.根據(jù)權(quán)利要求1所述的器件，其中所述第一鍵合焊盤是焊料焊盤。
10.一種半導體器件，包括: 設置在襯底的第一側(cè)處的第一鍵合焊盤，所述第一鍵合焊盤包括第一部分和第二部分，其中所述第一鍵合焊盤的所述第一部分電耦合至所述襯底，以及其中所述第一鍵合焊盤的所述第二部分與所述襯底電隔離。
11.根據(jù)權(quán)利要求10所述的器件，其中所述第一鍵合焊盤的所述第一部分和所述第二部分被配置為耦合至第一共用外部互連。
12.根據(jù)權(quán)利要求10所述的器件，其中所述第二部分包括多個焊盤區(qū)段，其中所述多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
13.根據(jù)權(quán)利要求12所述的器件，其中所述多個焊盤區(qū)段中的每個焊盤區(qū)段通過多個開口與所述多個焊盤區(qū)段中的相鄰焊盤區(qū)段分隔開。
14.根據(jù)權(quán)利要求13所述的器件，其中所述多個開口包括電介質(zhì)材料。
15.根據(jù)權(quán)利要求10所述的器件，進一步包括，與設置在所述第一側(cè)處的所述第一鍵合焊盤間隔開的第二鍵合焊盤，所述第二鍵合焊盤包括第一部分和第二部分，其中所述第二鍵合焊盤的所述第一部分電耦合至所述襯底，以及其中所述第二鍵合焊盤的所述第二部分與所述襯底電隔離。
16.根據(jù)權(quán)利要求15所述的器件，其中所述第一鍵合焊盤的所述第二部分包括第一多個焊盤區(qū)段，其中所述第一多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述第一多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離，其中所述第二鍵合焊盤的所述第二部分包括第二多個焊盤區(qū)段，其中所述第二多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述第二多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
17.一種半導體器件，包括: 具有第一側(cè)的半導體芯片； 設置在所述第一半導體芯片的所述第一側(cè)處的第一鍵合焊盤，所述第一鍵合焊盤包括第一部分和第二部分，所述第二部分包括第一多個焊盤區(qū)段，其中所述第一多個焊盤區(qū)段中的焊盤區(qū)段與所述第一多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離；以及 接觸所述第一鍵合焊盤的所述第一部分的第一外部互連。
18.根據(jù)權(quán)利要求17所述的器件，其中所述第一外部互連接觸所述第一多個焊盤區(qū)段中的焊盤區(qū)段。
19.根據(jù)權(quán)利要求17所述的器件，其中所述第一外部互連包括接線鍵合、夾具或條帶。
20.根據(jù)權(quán)利要求17所述的器件，進一步包括: 與設置在所述第一側(cè)處的所述第一鍵合焊盤間隔開的第二鍵合焊盤，所述第二鍵合焊盤包括第一部分和第二部分，所述第二部分包括第二多個焊盤區(qū)段，其中所述第二多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述第二多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離；以及 接觸所述第二鍵合焊盤的所述第一部分的第二外部互連。
21.根據(jù)權(quán)利要求20所述的器件，其中，所述第一外部互連包括接線鍵合并且所述第二外部互連包括夾具。
22.—種半導體器件，包括: 包括襯底并且具有第一側(cè)的半導體芯片； 設置在所述半導體芯片的所述第一側(cè)處的第一鍵合焊盤，所述第一鍵合焊盤包括第一部分以及與所述第一部分分隔開的第二部分，其中所述第一鍵合焊盤的所述第一部分電耦合至所述襯底，并且其中所述第一鍵合焊盤的所述第二部分與所述襯底電隔離；以及 接觸所述第一部分的第一互連。
23.根據(jù)權(quán)利要求22所述的器件，其中所述第二部分包括多個焊盤區(qū)段，其中所述多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
24.根據(jù)權(quán)利要求23所述的器件，其中所述多個焊盤區(qū)段中的每個焊盤區(qū)段通過多個開口與所述多個焊盤區(qū)段中的相鄰焊盤區(qū)段分隔開。
25.一種形成半導體器件的方法，所述方法包括: 在襯底之上形成導電層；以及 通過圖案化所述導電層形成包括多個鍵合焊盤區(qū)段的鍵合焊盤，其中所述多個焊盤區(qū)段中的至少一個焊盤區(qū)段與所述多個焊盤區(qū)段中的其余焊盤區(qū)段電隔離。
26.根據(jù)權(quán)利要求25所述的方法，進一步包括將外部互連附接至所述鍵合焊盤，其中在所述鍵合焊盤與所述外部互連之間的接觸區(qū)域與所述多個鍵合焊盤區(qū)段中的一個或多個鍵合焊盤區(qū)段重疊。
27.根據(jù)權(quán)利要求25所述的方法，進一步包括: 采用電介質(zhì)材料填充在所述多個鍵合焊盤區(qū)段中的每個鍵合焊盤區(qū)段之間的開口。
【文檔編號】H01L21/60GK104347562SQ201410377224
【公開日】2015年2月11日 申請日期:2014年8月1日 優(yōu)先權(quán)日:2013年8月2日
【發(fā)明者】A·布里納, H·布里施, M·齊格爾德魯姆 申請人:英飛凌科技股份有限公司