形成淺溝槽隔離結構的方法
【專利摘要】本發(fā)明提供一種形成淺溝槽隔離結構的方法，包括：提供一半導體襯底，在所述襯底上形成硬質掩膜層，對硬質掩膜層及襯底刻蝕，以形成隔離溝槽；對硬質掩膜層進行回刻，并在隔離溝槽側壁、底部表面形成內襯層；沉積隔離介質層充滿隔離溝槽并對隔離介質層進行平坦化工藝；沿開口對隔離介質層進行回刻；在隔離介質層表面形成無定形碳側墻；對隔離介質層內注入離子；采用刻蝕工藝去除所述硬質掩膜層及無定形碳側墻，以形成淺溝槽隔離結構。本發(fā)明可避免在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽，提高所形成淺溝槽隔離結構的形貌，進而提高包含所形成淺溝槽隔離結構的半導體器件的電學性能。
【專利說明】形成淺溝槽隔離結構的方法

【技術領域】
[0001] 本發(fā)明涉及一種集成電路工藝制造技術，尤其涉及一種形成淺溝槽隔離結構的方 法。

【背景技術】
[0002] 隨著半導體工藝進入深亞微米時代，0. 18微米以下的元件（例如CMOS集成電路的 有源區(qū)之間）大多采用淺溝槽隔離結構（STI)進行橫向隔離來制作。集成電路包括許多形 成在半導體襯底上的晶體管，一般來說，晶體管是通過絕緣或隔離結構而彼此間隔開。通常 用來形成隔離結構的工藝是淺溝槽隔離（shallow trench isolation,簡稱STI)工藝。
[0003] 用STI做隔離的器件，一般對STI的漏電的要求都非常高，而STI頂部邊緣凹陷的 形貌是影響STI邊緣漏電的一個重要因素。當STI頂部邊緣凹陷變深的時候，會對后期的 許多工藝造成影響。例如，在進行多晶硅刻蝕的時候，由于STI頂部邊緣凹陷較深，很難將 凹陷內的多晶硅刻蝕干凈，從而造成STI邊緣漏電；在硅化物生長工藝中，如果STI頂部邊 緣凹陷較深，硅化物則會沿著有源區(qū)邊緣往下生長，產生漏電。
[0004] 淺溝槽隔離結構作為一種器件隔離技術，其具體工藝包括：參考圖1，提供襯底 101 ;參考圖2,在所述襯底101上形成氮化硅層103 ;參考圖3,形成貫穿所述氮化硅層103 的開口 105,所述開口 105具有與界定出有源區(qū)的隔離結構對應的形狀；參考圖4,以包含開 口 105的氮化硅層103為掩模，刻蝕襯底101以形成隔離溝槽107 ;參考圖5,在圖4中隔離 溝槽107和開口 105內以及開口兩側的氮化娃層103表面沉積無定形碳材料109,所述無定 形碳材料109填充滿隔離溝槽107和開口 105并覆蓋開口 105兩側的氮化硅層103 ;參考 圖6,通過CMP工藝去除圖5中氮化硅層103上多余的無定形碳材料109 ;參考圖7,通過濕 法刻蝕工藝去除氮化硅層103,形成淺溝槽隔離結構111 ;參考圖8,淺溝槽隔離結構111因 圖7中濕法刻蝕工藝導致邊緣形成凹陷112。
[0005] 然而，通過上述工藝形成的淺溝槽隔離結構111時，尤其是采用濕法刻蝕工藝去 除氮化硅層時，易在所形成的淺溝槽隔離結構111的邊緣形成較深的凹陷，導致淺溝槽隔 離結構111的隔離性能不佳，包括淺溝槽隔離結構111的半導體器件易發(fā)生漏電，嚴重影響 了包含淺溝槽隔離結構111的半導體器件的穩(wěn)定性。
[0006] 因此，如何減少淺溝槽隔離結構111邊緣的凹陷，提高所形成淺溝槽隔離結構的 隔離性能，成為本領域技術人員亟待解決的問題。


【發(fā)明內容】

[0007] 本發(fā)明的目的是提供了一種形成淺溝槽隔離結構的方法，可以避免所形成的淺溝 槽隔離結構在其邊緣處出現(xiàn)凹槽，提高所形成半導體器件的電學性能。
[0008] 為解決上述問題，本發(fā)明提供一種形成淺溝槽隔離結構的方法，包括：
[0009] 步驟S01 :提供一半導體襯底，且在所述襯底上形成硬質掩膜層，所述硬質掩膜層 內形成暴露出所述襯底的開口；
[0010] 步驟S02 :采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部 位于所述襯底中；
[0011] 步驟S03 :對所述硬質掩膜層進行回刻，并在所述隔離溝槽側壁、底部表面形成內 襯層；
[0012] 步驟S04 :沉積隔離介質層充滿所述隔離溝槽并覆蓋所述硬質掩膜層的表面，并 對所述隔離介質層進行平坦化工藝至剩余的硬質掩膜層的表面；
[0013] 步驟S05 :沿所述開口對所述隔離介質層進行回刻，使所述隔離介質層的上表面 位于所述硬質掩膜層中；
[0014] 步驟S06 :在所述隔離介質層表面形成無定形碳層，并對無定形碳層進行刻蝕以 形成無定形碳側墻；
[0015] 步驟S07 :以無定形碳側墻為掩膜對所述隔離介質層進行刻蝕，以形成凹槽結構， 并在所述凹槽結構內注入離子；其中，所述凹槽結構的底面高于所述襯底的上表面；
[0016] 步驟S08 :采用刻蝕工藝去除所述硬質掩膜層及所述無定形碳側墻，以形成淺溝 槽隔離結構。
[0017] 優(yōu)選的，所述硬質掩膜層為單層結構且厚度大于200 A，所述硬質掩膜層的材料 為多晶硅、氮化硅或氮化硼其中的一種。
[0018] 優(yōu)選的，所述無定形碳側墻的寬度大于20 A。
[0019] 優(yōu)選的，所述離子注入元素為氬元素、硼元素、磷元素、砷元素或鍺元素其中的一 種。
[0020] 優(yōu)選的，步驟S07中，在所述凹槽結構內注入離子后，進行退火處理。
[0021] 優(yōu)選的，步驟S06中，所述無定形碳層的上表面與所述硬質掩膜層表面平齊。
[0022] 優(yōu)選的，所述隔離介質層的材質為氧化硅。
[0023] 優(yōu)選的，所述步驟S04中，采用化學氣相沉積工藝將所述隔離介質層填滿所述隔 離溝槽并覆蓋所述硬質掩膜層的表面。
[0024] 優(yōu)選的，所述步驟S04中，通過化學機械研磨工藝去除位于所述隔離溝槽外的隔 尚介質層。
[0025] 優(yōu)選的，在步驟S02中，所述的刻蝕工藝為等離子刻蝕工藝。
[0026] 從上述技術方案可以看出，本發(fā)明提供的形成淺溝槽隔離結構的方法中，首先通 過對硬質掩膜層進行回刻，從而使隔離介質層兩端的厚度大大增加，從而能夠阻止刻蝕溶 液滲入淺溝槽隔離結構與半導體襯底的接縫處，避免接縫處的淺溝槽隔離結構與刻蝕溶液 發(fā)生反應，進而避免在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽；此外，在淺溝槽隔 離結構中間區(qū)域注入離子，從而控制淺溝槽隔離結構與刻蝕溶液發(fā)生反應的速率，注入離 子區(qū)域與刻蝕溶液發(fā)現(xiàn)反應的速率快，而淺溝槽隔離結構的兩端與刻蝕溶液發(fā)生反應的速 率較慢，通過控制淺溝槽隔離結構與刻蝕溶液發(fā)生反應的速率，使淺溝槽隔離結構的兩端 不會在短時間內不會被刻蝕溶液侵蝕，使淺溝槽隔離結構的頂部兩端發(fā)生凹陷結構導致漏 電。本發(fā)明避免在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽，提高所形成淺溝槽隔離 結構的形貌，進而提高包含所形成淺溝槽隔離結構的半導體器件的電學性能。

【專利附圖】

【附圖說明】
[0027] 圖1至圖8為現(xiàn)有技術所形成淺溝槽隔離結構的剖面結構示意圖；
[0028] 圖9為本發(fā)明形成淺溝槽隔離結構的方法一個實施方式的流程示意圖；
[0029] 圖10至圖15為本發(fā)明形成淺溝槽隔離結構的方法一個實施例中所形成淺溝槽隔 離結構的剖面結構示意圖。

【具體實施方式】
[0030] 為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一 步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也 涵蓋在本發(fā)明的保護范圍內。其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實 例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。
[0031] 上述及其它技術特征和有益效果，將結合實施例及附圖9至圖15對本發(fā)明的形成 淺溝槽隔離結構的方法進行詳細說明。圖9為本發(fā)明形成淺溝槽隔離結構的方法的一較佳 具體實施例的流程示意圖；圖10?15為采用圖9所示形成方法所制造出的淺溝槽隔離結 構的示意圖。
[0032] 請參閱圖9,在本實施例中，本發(fā)明提供一種形成淺溝槽隔離結構的方法具體包括 以下步驟：
[0033] 步驟S01 :提供一半導體襯底10,且在所述襯底10上形成硬質掩膜層20,所述硬 質掩膜層20內形成暴露出所述襯底10的開口 21(如圖10所示）。其中，半導體襯底10的 材料為單晶娃、多晶娃或非晶娃形成的娃材料，或是絕緣娃材料（Silicon on insulator, 簡稱SOI)，還可以是其它半導體材料或其它結構，在此不再贅述。
[0034] 具體的，所述硬質掩膜層20為單層結構且厚度大于200 A,所述硬質掩膜層20的 材料為多晶硅、氮化硅或氮化硼其中的一種。
[0035] 此外，硬質掩膜層20優(yōu)選為氮化硅層，襯底10與硬質掩膜層20之間可設有襯墊 氧化層，襯墊氧化層可以為二無定形碳（Si0 2)，襯墊氧化層為后續(xù)氮化硅層提供緩沖層，具 體地說，襯墊氧化層用于避免直接在襯底10上生長氮化硅層會產生位錯的缺點，優(yōu)選地， 氮化硅層形成工藝可以為現(xiàn)有的化學氣相沉積工藝。
[0036] 步驟S02 :采用刻蝕工藝在所述襯底10中形成隔離溝槽30 ;其中，所述隔離溝槽 30的底部位于所述襯底10中（如圖10所示）。
[0037] 具體的，沿硬質掩膜層20的開口 21刻蝕至襯底10中，形成隔離溝槽30。開口 21 的形成工藝可以為現(xiàn)有的等離子刻蝕工藝?？涛g半導體襯底10的工藝可以為現(xiàn)有的等離 子刻蝕工藝，也就是說，沿著開口 21用等離子刻蝕工藝刻蝕半導體襯底10形成隔離溝槽 30 〇
[0038] 步驟S03 :對所述硬質掩膜層20進行回刻，并在所述隔離溝槽30側壁、底部表面 形成內襯層40 (如圖11所示）。
[0039] 通過對硬質掩膜層20進行回刻，從而使隔離介質層50兩端的厚度大大增加，從而 能夠阻止刻蝕溶液滲入淺溝槽隔離結構與半導體襯底10的接縫處，避免接縫處的淺溝槽 隔離結構與刻蝕溶液發(fā)生反應，進而避免在淺溝槽隔離結構與半導體襯底10接縫處出現(xiàn) 凹槽；此外，還可以防止溝槽填充物使溝槽過早的封口，從而降低溝槽填充的難度。
[0040] 具體的，內襯層40為無定形碳，內襯層40的形成工藝可以為現(xiàn)有的化學氣相沉積 工藝。
[0041] 步驟S04 :沉積隔離介質層50充滿所述隔離溝槽30并覆蓋所述硬質掩膜層20的 表面，并對所述隔離介質層50進行平坦化工藝至剩余的硬質掩膜層20的表面（如圖11所 示）。
[0042] 具體的，所述隔離介質層的材質為氧化硅；采用化學氣相沉積工藝將所述隔離介 質層50填滿所述隔離溝槽30并覆蓋所述硬質掩膜層20的表面；通過化學機械研磨工藝去 除位于所述隔離溝槽30外的隔離介質層50。平坦化工藝后，所述隔離溝槽30中所述隔離 介質層50的上表面與所述硬質掩膜層20表面平齊。
[0043] 步驟S05 :沿所述開口 21對所述隔離介質層50進行回刻，使所述隔離介質層50的 上表面位于所述硬質掩膜層20中（如圖12所示）。
[0044] 具體的，對所述隔離介質層50進行回刻，用于后期在其表面形成無定形碳側墻 60,所述隔離介質層50的表面停留在所述硬質掩膜層20的上表面和下表面之間。
[0045] 步驟S06 :在所述隔離介質層50表面形成無定形碳層，并對無定形碳層進行刻蝕 以形成無定形碳側墻60 (如圖13所示）。
[0046] 具體的，所述無定形碳側墻60的寬度大于20 A，通過無定形碳側墻60的寬度設 定控制后期離子注入?yún)^(qū)域的寬度。較佳的，所述無定形碳層的上表面與所述硬質掩膜層表 面平齊。
[0047] 步驟S07 :以無定形碳側墻60為掩膜對所述隔離介質層50進行刻蝕，以形成凹槽 結構70,并在所述凹槽結構70內注入離子；其中，所述凹槽結構70的底面高于所述襯底10 的上表面（如圖14所示）。
[0048] 具體的，所述離子注入元素為氬元素、硼元素、磷元素、砷元素或鍺元素其中的一 種，優(yōu)選為氬元素。通過在淺溝槽隔離結構中間區(qū)域注入離子，從而控制淺溝槽隔離結構與 刻蝕溶液發(fā)生反應的速率，注入離子區(qū)域與刻蝕溶液發(fā)現(xiàn)反應的速率快，而淺溝槽隔離結 構的兩端與刻蝕溶液發(fā)生反應的速率較慢，通過控制淺溝槽隔離結構與刻蝕溶液發(fā)生反應 的速率，使淺溝槽隔離結構的兩端不會在短時間內不會被刻蝕溶液侵蝕，使淺溝槽隔離結 構的頂部兩端發(fā)生凹陷結構導致漏電。
[0049] 較佳的，在所述凹槽結構90內注入離子后，進行退火處理。其中，退火處理工藝中 的退火溫度優(yōu)選為700°C?900°C，退火時間為20秒?35秒。
[0050] 步驟S08 :采用刻蝕工藝去除所述硬質掩膜層20及所述無定形碳側墻60,以形成 淺溝槽隔離結構（如圖15所示）。
[0051] 其中，最終形成的淺溝槽隔離結構呈兩端高中間低的臺階結構，由于隔離介質層 兩端的厚度大大增加。
[0052] 綜上所述，本發(fā)明提供的形成淺溝槽隔離結構的方法中，首先通過對硬質掩膜層 進行回刻，從而使隔離介質層兩端的厚度大大增加，從而能夠阻止刻蝕溶液滲入淺溝槽隔 離結構與半導體襯底的接縫處，避免接縫處的淺溝槽隔離結構與刻蝕溶液發(fā)生反應，進而 避免在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽；此外，在淺溝槽隔離結構中間區(qū)域 注入離子，從而控制淺溝槽隔離結構與刻蝕溶液發(fā)生反應的速率，注入離子區(qū)域與刻蝕溶 液發(fā)現(xiàn)反應的速率快，而淺溝槽隔離結構的兩端與刻蝕溶液發(fā)生反應的速率較慢，通過控 制淺溝槽隔離結構與刻蝕溶液發(fā)生反應的速率，使淺溝槽隔離結構的兩端不會在短時間內 不會被刻蝕溶液侵蝕，使淺溝槽隔離結構的頂部兩端發(fā)生凹陷結構導致漏電。本發(fā)明避免 在淺溝槽隔離結構與半導體襯底接縫處出現(xiàn)凹槽，提高所形成淺溝槽隔離結構的形貌，進 而提高包含所形成淺溝槽隔離結構的半導體器件的電學性能。
[0053] 以上的僅為本發(fā)明的優(yōu)選實施例，實施例并非用以限制本發(fā)明的專利保護范圍， 因此凡是運用本發(fā)明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發(fā)明的 保護范圍內。
【權利要求】
1. 一種形成淺溝槽隔離結構的方法，其特征在于，包括： 步驟SOI :提供一半導體襯底，且在所述襯底上形成硬質掩膜層，所述硬質掩膜層內形 成暴露出所述襯底的開口； 步驟S02 :采用刻蝕工藝在所述襯底中形成隔離溝槽；其中，所述隔離溝槽的底部位于 所述襯底中； 步驟S03 :對所述硬質掩膜層進行回刻，并在所述隔離溝槽側壁、底部表面形成內襯 層； 步驟S04 :沉積隔離介質層充滿所述隔離溝槽并覆蓋所述硬質掩膜層的表面，并對所 述隔離介質層進行平坦化工藝至剩余的硬質掩膜層的表面； 步驟S05 :沿所述開口對所述隔離介質層進行回刻，使所述隔離介質層的上表面位于 所述硬質掩膜層中； 步驟S06 :在所述隔離介質層表面形成無定形碳層，并對無定形碳層進行刻蝕以形成 無定形碳側墻； 步驟S07 :以無定形碳側墻為掩膜對所述隔離介質層進行刻蝕，以形成凹槽結構，并在 所述凹槽結構內注入離子；其中，所述凹槽結構的底面高于所述襯底的上表面； 步驟S08 :采用刻蝕工藝去除所述硬質掩膜層及所述無定形碳側墻，以形成淺溝槽隔 尚結構。
2. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述硬質掩膜層為 單層結構且厚度大于200 A，所述硬質掩膜層的材料為多晶硅、氮化硅或氮化硼其中的一 種。
3. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述無定形碳側墻 的寬度大于20 A。
4. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述離子注入元素 為氬元素、硼元素、磷元素、砷元素或鍺元素其中的一種。
5. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，步驟S07中，在所述 凹槽結構內注入離子后，進行退火處理。
6. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，步驟S06中，所述無 定形碳層的上表面與所述硬質掩膜層表面平齊。
7. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述隔離介質層的 材質為氧化硅。
8. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述步驟S04中，采 用化學氣相沉積工藝將所述隔離介質層填滿所述隔離溝槽并覆蓋所述硬質掩膜層的表面。
9. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，所述步驟S04中，通 過化學機械研磨工藝去除位于所述隔離溝槽外的隔離介質層。
10. 如權利要求1所述的形成淺溝槽隔離結構的方法，其特征在于，在步驟S02中，所述 的刻蝕工藝為等離子刻蝕工藝。
【文檔編號】H01L21/762GK104091779SQ201410357127
【公開日】2014年10月8日 申請日期:2014年7月25日 優(yōu)先權日:2014年7月25日
【發(fā)明者】鮑宇 申請人:上海華力微電子有限公司