半導(dǎo)體裝置及其制造方法
【專(zhuān)利摘要】本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置的制造方法包括：在半導(dǎo)體基板的第一區(qū)的一部分上形成第一絕緣膜，且在半導(dǎo)體基板的第二區(qū)與第三區(qū)之間形成第二絕緣膜的工序；對(duì)第一絕緣膜的上部進(jìn)行蝕刻，以使第一絕緣膜的膜厚小于第二絕緣膜的膜厚的工序；在第二區(qū)內(nèi)形成第三絕緣膜，且在第三區(qū)內(nèi)形成第四絕緣膜的工序；在上部被蝕刻了的第一絕緣膜的上方形成第一柵電極，且在第三絕緣膜的上方形成第二柵電極，且在第四絕緣膜的上方形成第三柵電極的工序。
【專(zhuān)利說(shuō)明】半導(dǎo)體裝置及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。

【背景技術(shù)】
[0002]近年來(lái)，半導(dǎo)體裝置的細(xì)微化以及低耗電化正在飛速發(fā)展。隨之，晶體管搭載的變化也變得多樣化，能夠?qū)嵤⒏吣蛪壕w管與低耐壓晶體管混載于同一個(gè)半導(dǎo)體基板上的技術(shù)。
[0003]在以下的專(zhuān)利文件I的圖8?圖10中記載了如下內(nèi)容，即，在形成低耐壓晶體管的元件分離絕緣膜的同時(shí)形成氧化膜，將該氧化膜作為高耐壓晶體管的柵電極下的電場(chǎng)緩和絕緣膜來(lái)進(jìn)行使用。
[0004]另外，除此之外，在專(zhuān)利文獻(xiàn)I的圖2?圖5中還記載了如下內(nèi)容，即，通過(guò)不同的工序來(lái)形成低耐壓晶體管的元件分離絕緣膜和高耐壓晶體管的柵電極下的電場(chǎng)緩和絕緣膜。
[0005]但是，在專(zhuān)利文獻(xiàn)I的圖8?圖10中所記載的技術(shù)中，低耐壓晶體管的元件分離絕緣膜的膜厚與高耐壓晶體管的電場(chǎng)緩和絕緣膜的膜厚大致相等。因此，有時(shí)會(huì)無(wú)法應(yīng)對(duì)減小高耐壓晶體管的電場(chǎng)緩和絕緣膜的膜厚以降低導(dǎo)通電阻的要求。
[0006]另外，在專(zhuān)利文獻(xiàn)I的圖2?圖5中所記載的技術(shù)中，需要分別實(shí)施用于形成低耐壓晶體管的元件分離絕緣膜的曝光位置對(duì)齊、和用于形成高耐壓晶體管的電場(chǎng)緩和絕緣膜的曝光位置對(duì)齊。因此，需要對(duì)位置對(duì)齊邊緣留出富余，從而有時(shí)會(huì)無(wú)法應(yīng)對(duì)細(xì)微化的要求。
[0007]專(zhuān)利文獻(xiàn)1:日本特開(kāi)2006-135102號(hào)公報(bào)


【發(fā)明內(nèi)容】

[0008]本發(fā)明是鑒于以上這種技術(shù)問(wèn)題而完成的發(fā)明。本發(fā)明的幾個(gè)方式涉及一種能夠降低具有電場(chǎng)緩和絕緣膜的高耐壓晶體管的導(dǎo)通電阻，且實(shí)現(xiàn)細(xì)微化的技術(shù)。
[0009]在本發(fā)明的幾個(gè)方式中，半導(dǎo)體裝置的制造方法包括:在半導(dǎo)體基板的第一區(qū)的一部分上形成第一絕緣膜，且在半導(dǎo)體基板的第二區(qū)與第三區(qū)之間形成第二絕緣膜的工序；對(duì)第一絕緣膜的上部進(jìn)行蝕刻，以使第一絕緣膜的膜厚小于第二絕緣膜的膜厚的工序；在第二區(qū)內(nèi)形成第三絕緣膜，且在第三區(qū)內(nèi)形成第四絕緣膜的工序；在上部被蝕刻了的第一絕緣膜的上方形成第一柵電極，并在第三絕緣膜的上方形成第二柵電極，且在第四絕緣膜的上方形成第三柵電極的工序。
[0010]根據(jù)該方式，由于對(duì)第一絕緣膜的上部進(jìn)行蝕刻，以使第一絕緣膜的膜厚小于第二絕緣膜的膜厚，并且在上部被蝕刻了的第一絕緣膜的上方形成第一柵電極，因此，能夠降低具有電場(chǎng)緩和絕緣膜的高耐壓晶體管的導(dǎo)通電阻，并且使半導(dǎo)體裝置細(xì)微化。
[0011]在上述方式中，優(yōu)選為，還具備在第一區(qū)的一部分上、在俯視觀察時(shí)與上部被蝕刻了的第一絕緣膜相接的位置處，形成第五絕緣膜的工序，其中，所述第五絕緣膜具有與上部被蝕刻了的第一絕緣膜的膜厚相比較小的膜厚，第一柵電極被形成在，橫跨于第五絕緣膜和上部被蝕刻了的第一絕緣膜的一部分的上方的位置處。
[0012]據(jù)此，例如，能夠在通過(guò)在第一柵電極與漏區(qū)之間配置第一絕緣膜來(lái)緩和電場(chǎng)的同時(shí)，在第五絕緣膜的正下方形成溝槽從而將晶體管設(shè)為導(dǎo)通狀態(tài)。
[0013]在上述方式中，優(yōu)選為，第一絕緣膜和第二絕緣膜通過(guò)LOCOS法而形成，第三絕緣膜、第四絕緣膜以及第五絕緣膜通過(guò)熱氧化法而形成。
[0014]據(jù)此，能夠形成分別被應(yīng)用為元件分離絕緣膜、電場(chǎng)緩和絕緣膜以及柵絕緣膜的絕緣膜。
[0015]在本發(fā)明的其他方式中，半導(dǎo)體裝置具備:半導(dǎo)體基板；第一晶體管，其位于半導(dǎo)體基板上，并包括第一絕緣膜、和位于第一絕緣膜的上方的第一柵電極；第二晶體管，其位于半導(dǎo)體基板上；第三晶體管，其位于半導(dǎo)體基板上；第二絕緣膜，其位于第二晶體管與第三晶體管之間，并具有與第一絕緣膜的膜厚相比而較大的膜厚，第二晶體管包括第三絕緣膜、和位于第三絕緣膜的上方的第二柵電極，第三晶體管包括第四絕緣膜、和位于第四絕緣膜的上方的第三柵電極，與第一絕緣膜的下端與第二絕緣膜的下端之間的高低差相比，第一絕緣膜的上端與第二絕緣膜的上端之間的高低差較大。
[0016]根據(jù)該方式，通過(guò)采用如下的結(jié)構(gòu)，S卩，與第一絕緣膜的膜厚相比第二絕緣膜的膜厚較大，與第一絕緣膜的下端與第二絕緣膜的下端之間的高低差相比，第一絕緣膜的上端與第二絕緣膜的上端之間的高低差較大的結(jié)構(gòu)，從而能夠降低具有電場(chǎng)緩和絕緣膜的高耐壓晶體管的導(dǎo)通電阻，并且使半導(dǎo)體裝置細(xì)微化。
[0017]在上述方式中，優(yōu)選為，第一晶體管還具備第五絕緣膜，所述第五絕緣膜具有與第一絕緣膜的膜厚相比而較小的膜厚，第一柵電極以橫跨的方式位于第一絕緣膜的一部分與第五絕緣膜的上方，與第五絕緣膜的上端相比第一絕緣膜的上端位于較低的位置處。
[0018]據(jù)此，例如，能夠在通過(guò)在第一柵電極與漏區(qū)之間配置第一絕緣膜來(lái)緩和電場(chǎng)的同時(shí)，在第五絕緣膜的正下方形成溝槽從而將晶體管設(shè)為導(dǎo)通狀態(tài)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0019]圖1為實(shí)施方式所涉及的半導(dǎo)體裝置的第一晶體管的俯視圖。
[0020]圖2為圖1的第一晶體管的I1-1I線的剖視圖。
[0021]圖3為實(shí)施方式所涉及的半導(dǎo)體裝置的第二以及第三晶體管的剖視圖。
[0022]圖4為表示圖2以及圖3的第一?第三晶體管的制造工序的剖視圖。
[0023]圖5為表不圖2以及圖3的第一?第二晶體管的制造工序的首lJ視圖。

【具體實(shí)施方式】
[0024]以下，對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。另外，以下所說(shuō)明的實(shí)施方式并非對(duì)權(quán)利要求書(shū)所記載的本發(fā)明的內(nèi)容進(jìn)行不當(dāng)限定的方式。另外，本實(shí)施方式中所說(shuō)明的全部結(jié)構(gòu)并不一定是作為本發(fā)明的解決手段所必需的。另外，對(duì)相同的結(jié)構(gòu)要素標(biāo)注相同的參考符號(hào)并省略對(duì)其說(shuō)明。
[0025]1.結(jié)構(gòu)以及動(dòng)作
[0026]圖1為，表示本發(fā)明的一個(gè)實(shí)施方式所涉及的半導(dǎo)體裝置中所包含的第一晶體管的俯視圖。圖2為，圖1的晶體管的I1-1I線的剖視圖。圖3為，表示實(shí)施方式所涉及的半導(dǎo)體裝置中所包含的第二及第三晶體管的剖視圖。本實(shí)施方式所涉及的半導(dǎo)體裝置包括:第一晶體管Trl，其位于半導(dǎo)體基板10的第一區(qū)11內(nèi)；第二晶體管Tr2，其位于該半導(dǎo)體基板10的第二區(qū)12內(nèi)；第三晶體管Tr3，其位于該半導(dǎo)體基板10的第三區(qū)13內(nèi)。
[0027]1-1.第一晶體管 Trl
[0028]第一晶體管Trl為高耐壓晶體管的一個(gè)示例，在圖1以及圖2中，被圖示為DMOS(Double diffused Metal Oxide Semiconductor:雙擴(kuò)散金屬氧化物半導(dǎo)體)晶體管。由于第一晶體管Trl具有如圖1以及圖2所示左右對(duì)稱(chēng)的結(jié)構(gòu)，因此，對(duì)在右側(cè)和左側(cè)相對(duì)應(yīng)的要素標(biāo)注相同的符號(hào)，并省略重復(fù)的說(shuō)明。
[0029]N阱NW、P阱PW、P體區(qū)PB、N偏移區(qū)NO、源區(qū)S1、漏區(qū)Dl以及體接觸區(qū)BA位于形成有第一晶體管Trl的半導(dǎo)體基板10的第一區(qū)11內(nèi)。
[0030]N阱NW含有N型的雜質(zhì)，并以與半導(dǎo)體基板10的第一面相接的方式位于半導(dǎo)體基板10的第一面上。此處，第一面是指圖2中的上側(cè)的面。P阱PW含有P型的雜質(zhì)，并以與半導(dǎo)體基板10的第一面相接，且包圍N阱NW的周?chē)姆绞蕉挥诘陌雽?dǎo)體基板10的第一面上。P體區(qū)PB含有P型的雜質(zhì)，并且與半導(dǎo)體基板10的第一面相接，且位于N阱NW的內(nèi)部。N偏移區(qū)NO含有N型的雜質(zhì)，并且與半導(dǎo)體基板10的第一面相接，且在N阱NW的內(nèi)部，位于P體區(qū)PB的左右兩側(cè)。
[0031]源區(qū)SI含有N型的雜質(zhì)，體接觸區(qū)BA含有P型的雜質(zhì)。源區(qū)SI以及體接觸區(qū)BA與半導(dǎo)體基板10的第一面相接，且位于P體區(qū)PB的內(nèi)部。漏區(qū)Dl含有N型的雜質(zhì)，并且與半導(dǎo)體基板10的第一面相接，且位于N偏移區(qū)NO的內(nèi)部。
[0032]第一絕緣膜21、第五絕緣膜25、第六絕緣膜26以及第一柵電極31位于半導(dǎo)體基板10的第一區(qū)11上。關(guān)于第二絕緣膜22?第四絕緣膜24，將在后文進(jìn)行敘述。在圖1中，省略了第一絕緣膜21、第五絕緣膜25以及第六絕緣膜26的圖示。
[0033]第六絕緣膜26沿N阱NW的外周以橫跨于N阱NW的上方和P阱PW的上方的方式而配置。優(yōu)選為，第六絕緣膜26為通過(guò)LOCOS (Local Oxidizat1n of Silicon:娃的局部氧化)法而形成的絕緣膜。或者優(yōu)選為，通過(guò)STI (shallow trench isolat1n:淺溝槽隔離)法而形成的絕緣膜。通過(guò)第六絕緣膜26和P阱PW，從而使第一晶體管Trl與半導(dǎo)體基板10的其他元件分離。
[0034]第一柵電極31以橫跨于P體區(qū)PB的上方和N講NW的上方的方式而配置。第一絕緣膜21和第五絕緣膜25位于第一柵電極31與半導(dǎo)體基板10之間。第五絕緣膜25位于第一柵電極31與半導(dǎo)體基板10之間的區(qū)域中的源區(qū)SI側(cè)的位置處。第一絕緣膜21位于第一柵電極31與半導(dǎo)體基板10之間的區(qū)域中的漏區(qū)Dl側(cè)的位置處、且位于低于第五絕緣膜25的位置處。
[0035]由于第一絕緣膜21具有大于第五絕緣膜25的膜厚，因此具有緩和第一柵電極31與漏區(qū)Dl之間的電場(chǎng)的功能。但是，第一絕緣膜21具有小于第六絕緣膜26的膜厚。尤其是，在本實(shí)施方式中，第一絕緣膜21的下端與第六絕緣膜26的下端位于大致相同的高度，其高低差較小，與之相對(duì)，第一絕緣膜21的上端的位置低于第六絕緣膜26的上端的位置，其高低差較大。由此，能夠在充分發(fā)揮第一絕緣膜21的電場(chǎng)緩和功能的同時(shí)，降低第一晶體管Trl的導(dǎo)通電阻。
[0036]1-2.第二晶體管Tr2以及第三晶體管Tr3
[0037]第二晶體管Tr2和第三晶體管Tr3為低耐壓晶體管的一個(gè)示例，在圖3中被圖示為MOS (Metal Oxid Semiconductor:金屬氧化物半導(dǎo)體)晶體管而被示出。在第二晶體管Tr2與第三晶體管Tr3之間，第二絕緣膜22位于半導(dǎo)體基板10上。優(yōu)選為，第二絕緣膜22為通過(guò)LOCOS法而形成的絕緣膜?；蛘邇?yōu)選為，通過(guò)STI法而形成的絕緣膜。通過(guò)第二絕緣膜22，從而第二晶體管Tr2與第三晶體管Tr3被分離。第二絕緣膜22的膜厚與第六絕緣膜26的膜厚大致相同，且第二絕緣膜22的下端以及上端的高度分別與第六絕緣膜26的下端以及上端的高度大致相同。
[0038]源區(qū)S2以及漏區(qū)D2以與半導(dǎo)體基板10的第一面相接的方式，位于形成有第二晶體管Tr2的半導(dǎo)體基板10的第二區(qū)12上。第三絕緣膜23位于被夾在源區(qū)S2與漏區(qū)D2之間的區(qū)域上，第二柵電極32位于第三絕緣膜23的上方。第三絕緣膜23的膜厚與第五絕緣膜25的膜厚大致相同。
[0039]源區(qū)S3與漏區(qū)D3以與半導(dǎo)體基板10的第一面相接的方式，位于形成有第三晶體管Tr3的半導(dǎo)體基板10上的第三區(qū)13上。第四絕緣膜24位于被夾在源區(qū)S3與漏區(qū)D3之間的區(qū)域上，第三柵電極33位于第四絕緣膜24的上方。第四絕緣膜24的膜厚與第五絕緣膜25的膜厚大致相同。
[0040]2.制造方法
[0041]圖4和圖5為，表不圖2以及圖3所不的第一?第二晶體管的制造工序的首lJ視圖。在圖4以及圖5中，在橫向上并排圖示了半導(dǎo)體基板10的第一區(qū)11、第二區(qū)12以及第三區(qū)13。對(duì)于第一區(qū)11，僅圖示了具有左右對(duì)稱(chēng)結(jié)構(gòu)的第一晶體管Trl的相當(dāng)于右半部分的部分。
[0042]首先，如圖4(A)所示，在半導(dǎo)體基板10的第一面上，在第一區(qū)11的一部分上形成第一絕緣膜21以及第六絕緣膜26，并且在第二區(qū)12和第三區(qū)13之間形成第二絕緣膜22。這些絕緣膜通過(guò)半凹LOCOS法，以成為被埋入到半導(dǎo)體基板10中的狀態(tài)的方式而形成。在該時(shí)間點(diǎn)處，這些絕緣膜具有大致相等的膜厚。例如，設(shè)為4200埃米左右的膜厚。
[0043]接下來(lái)，如圖4(B)所示，以覆蓋第二絕緣膜22以及第六絕緣膜26，且第一絕緣膜21露出的方式對(duì)抗蝕劑R進(jìn)行圖案形成，通過(guò)濕式蝕刻而對(duì)第一絕緣膜21的上部進(jìn)行蝕亥IJ。在圖1中用符號(hào)RO圖示了用于使第一絕緣膜21露出的抗蝕劑R的開(kāi)口位置。通過(guò)濕式蝕刻，使得第一絕緣膜21的膜厚小于第二絕緣膜22以及第六絕緣膜26的膜厚。例如，將第一絕緣膜21的膜厚設(shè)為1500埃米左右。蝕刻方法并不限定于濕式蝕刻，也可以采用干式蝕刻。
[0044]接下來(lái)，如圖4(C)所示，實(shí)施注入雜質(zhì)及退火處理，在第一區(qū)11內(nèi)，形成N阱NW、P阱PW、P體區(qū)PB以及N偏移區(qū)NO。
[0045]而且，在第二區(qū)12上形成有第三絕緣膜23，在第三區(qū)13上形成有第四絕緣膜24，在第一區(qū)11上形成有第五絕緣膜25。第三?第五絕緣膜23?25通過(guò)熱氧化法而形成。第三?第五絕緣膜23?25的膜厚例如被設(shè)為135埃米左右。第五絕緣膜25被形成在俯視觀察時(shí)與第一絕緣膜21相接的位置處。
[0046]而且，在第三絕緣膜上形成第二柵電極32，在第四絕緣膜24上形成第三柵電極33，在第五絕緣膜25以及第一絕緣膜21的一部分上形成第一柵電極31。
[0047]接下來(lái)，如圖5(D)所示，分別在第一?第三柵電極31?33的側(cè)面形成側(cè)壁Wl?W3。而且，實(shí)施注入雜質(zhì)及退火處理，在第一區(qū)11內(nèi)形成源區(qū)S1、漏區(qū)Dl以及體接觸區(qū)BA，并且形成第二區(qū)12的源區(qū)S2以及漏區(qū)D2、和第三區(qū)13的源區(qū)S3以及漏區(qū)D3。
[0048]由此，制造出圖2以及圖3所示的第一?第三晶體管Trl?Tr3。而且，關(guān)于在圖2以及圖3中省略圖示的結(jié)構(gòu)，例如以以下這種方法而制造。
[0049]如圖5(E)所示，分別在體接觸區(qū)BA及源區(qū)SI?S3、漏區(qū)Dl?D3、第一?第三柵電極31?33的上表面上,形成金屬娃化物層Ml?M6。
[0050]接下來(lái)，如圖5(F)所示，在第一區(qū)11、第二區(qū)12以及第三區(qū)13的上方形成層間絕緣膜IL，而且，在層間絕緣膜IL上形成有分別與源區(qū)SI?S3以及漏區(qū)Dl?D3相連接的接觸部Cl?C3、和分別與第一?第三柵電極31?33相連接的接觸部(未圖示)。
[0051]另外，本發(fā)明中，在提及在特定的A(以下稱(chēng)為“A”)的上方形成特定的B(以下稱(chēng)為“B”)(設(shè)置有B)時(shí)，并不限定于在A的上方直接形成B (設(shè)置有B)的情況。在不妨礙本發(fā)明的作用效果的范圍內(nèi)，還包括在A的上方經(jīng)由其他結(jié)構(gòu)而形成B (設(shè)置有B)的情況。
[0052]符號(hào)說(shuō)明
[0053]BA…體接觸區(qū)；C1?C3…接觸部；D1?D3…漏區(qū);IL...層間絕緣膜；M1?M6…金屬硅化物層;N0…N偏移區(qū);NW…N講;PB...P體區(qū)；PW?P阱洱…抗蝕劑；S1?S3…源區(qū)；Trl…第一晶體管；Tr2…第二晶體管；Tr3…第三晶體管；W1?W3…側(cè)壁；10…半導(dǎo)體基板；11…第一區(qū)；12…第二區(qū)；13…第三區(qū)；21…第一絕緣膜；22…第二絕緣膜；23…第三絕緣膜；24…第四絕緣膜；25…第五絕緣膜；26…第六絕緣膜；31…第一柵電極；32…第二柵電極；33…第三柵電極。
【權(quán)利要求】
1.一種半導(dǎo)體裝置的制造方法，包括: 在半導(dǎo)體基板的第一區(qū)的一部分上形成第一絕緣膜，且在所述半導(dǎo)體基板的第二區(qū)與第三區(qū)之間形成第二絕緣膜的工序； 對(duì)所述第一絕緣膜的上部進(jìn)行蝕刻，以使所述第一絕緣膜的膜厚小于所述第二絕緣膜的月吳厚的工序； 在所述第二區(qū)內(nèi)形成第三絕緣膜，且在所述第三區(qū)內(nèi)形成第四絕緣膜的工序； 在所述上部被蝕刻了的所述第一絕緣膜的上方形成第一柵電極，且在所述第三絕緣膜的上方形成第二柵電極，且在所述第四絕緣膜的上方形成第三柵電極的工序。
2.如權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其中， 還具備在所述第一區(qū)的一部分上、且在俯視觀察時(shí)與所述上部被蝕刻了的所述第一絕緣膜相接的位置處，形成第五絕緣膜的工序，其中，所述第五絕緣膜具有與所述上部被蝕刻了的所述第一絕緣膜的膜厚相比較小的膜厚， 所述第一柵電極被形成在，橫跨于所述第五絕緣膜和所述上部被蝕刻了的所述第一絕緣膜的一部分的上方的位置處。
3.如權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其中， 所述第一絕緣膜以及所述第二絕緣膜通過(guò)硅的局部氧化法而形成，所述第三絕緣膜、所述第四絕緣膜以及所述第五絕緣膜通過(guò)熱氧化法而形成。
4.一種半導(dǎo)體裝置，具備: 半導(dǎo)體基板； 第一晶體管，其位于所述半導(dǎo)體基板上，并包括第一絕緣膜、和位于所述第一絕緣膜的上方的第一柵電極； 第二晶體管，其位于所述半導(dǎo)體基板上； 第三晶體管，其位于所述半導(dǎo)體基板上； 第二絕緣膜，其位于所述第二晶體管與所述第三晶體管之間，并具有與所述第一絕緣膜的膜厚相比而較大的膜厚， 所述第二晶體管包括第三絕緣膜、和位于所述第三絕緣膜的上方的第二柵電極， 所述第三晶體管包括第四絕緣膜、和位于所述第四絕緣膜的上方的第三柵電極， 與所述第一絕緣膜的下端與所述第二絕緣膜的下端之間的高低差相比，所述第一絕緣膜的上端與所述第二絕緣膜的上端之間的高低差較大。
5.如權(quán)利要求4所述的半導(dǎo)體裝置，其中， 所述第一晶體管還包括第五絕緣膜，所述第五絕緣膜具有與所述第一絕緣膜的膜厚相比而較小的膜厚， 所述第一柵電極以橫跨的方式位于所述第一絕緣膜的一部分與所述第五絕緣膜的上方， 與所述第五絕緣膜的上端相比所述第一絕緣膜的上端位于較低的位置處。
【文檔編號(hào)】H01L21/8234GK104282627SQ201410329434
【公開(kāi)日】2015年1月14日 申請(qǐng)日期:2014年7月10日 優(yōu)先權(quán)日:2013年7月11日
【發(fā)明者】秋場(chǎng)高尚 申請(qǐng)人:精工愛(ài)普生株式會(huì)社