半導(dǎo)體器件及其制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件從下到上依次包括：襯底；位于所述襯底上的半導(dǎo)體層；位于所述半導(dǎo)體層上的隔離層；位于所述隔離層上的鈍化層；與所述半導(dǎo)體層接觸的源極和漏極，以及位于源極和漏極之間的柵極；其中，所述柵極和漏極之間在靠近漏極一側(cè)的鈍化層上設(shè)有若干刻蝕所述鈍化層形成的凹槽。本發(fā)明采用凹槽結(jié)構(gòu)以改善半導(dǎo)體器件的電流崩塌，同時(shí)降低漏電。凹槽結(jié)構(gòu)位于柵漏之間電流崩塌不敏感的區(qū)域。并對(duì)凹槽進(jìn)行表面處理以減小漏電流，處理方法包括表面處理、沉積絕緣層等。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體電子【技術(shù)領(lǐng)域】，特別是涉及一種低歐姆接觸電阻的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]第三代半導(dǎo)體氮化鎵(GaN)的介質(zhì)擊穿電場(chǎng)遠(yuǎn)遠(yuǎn)高于第一代半導(dǎo)體硅(Si)或第二代半導(dǎo)體砷化鎵(GaAs)，高達(dá)3MV/cm，因此，其電子器件能承受很高的電壓。同時(shí)，氮化鎵可以與其他鎵類(lèi)化合物半導(dǎo)體(III族氮化物半導(dǎo)體)形成異質(zhì)結(jié)結(jié)構(gòu)。由于III族氮化物半導(dǎo)體具有強(qiáng)烈的自發(fā)極化和壓電極化效應(yīng)，在異質(zhì)結(jié)的界面附近，可以形成很高電子濃度的二維電子氣(2DEG)溝道。這種異質(zhì)結(jié)結(jié)構(gòu)也有效的降低了電離雜質(zhì)散射，因此溝道內(nèi)的電子遷移率大大提升。在此異質(zhì)結(jié)基礎(chǔ)上制成的氮化鎵高電子遷移率晶體管(HEMT)能在高頻率導(dǎo)通高電流，并具有很低的導(dǎo)通電阻。這些特性使氮化鎵HEMT特別適用于制造聞?lì)l的大功率射頻器件和聞耐壓大電流的開(kāi)關(guān)器件。
[0003]由于二維電子氣溝道內(nèi)的電子有很高的遷移率，所以氮化鎵HEMT相對(duì)于硅器件而言，開(kāi)關(guān)速率大大提高。同時(shí)高濃度的二維電子氣也使得氮化鎵HEMT具有較高的電流密度，適用于大電流功率器件的需要。另外，氮化鎵是隔離層，能工作在較高的溫度。硅器件在大功率工作環(huán)境下往往需要額外的降溫器件來(lái)確保其正常工作，而氮化鎵無(wú)須這樣，或者對(duì)降溫要求較低。因此氮化鎵功率器件有利于節(jié)省空間和成本。
[0004]氮化鎵晶體管中，通常在柵極與漏極之間承受較高的電壓，導(dǎo)致柵極與漏極之間靠近柵極的區(qū)域存在強(qiáng)電場(chǎng)，此處的強(qiáng)電場(chǎng)造成氮化鎵器件的電流崩塌效應(yīng)。電流崩塌效應(yīng)表現(xiàn)為:在高頻下電流密度遠(yuǎn)小于器件穩(wěn)態(tài)時(shí)的電流密度。出現(xiàn)電流崩塌效應(yīng)使器件性能退化，降低輸出功率密度，功率增益效率等，嚴(yán)重制約了器件的高頻高壓大功率應(yīng)用。對(duì)于氮化鎵射頻功率器件而言，因?yàn)槠浣?jīng)常要工作在超高頻和高電壓環(huán)境下，電流崩塌效應(yīng)控制的要求更加嚴(yán)格。
[0005]材料表面缺陷引起的電流崩塌效應(yīng)。在AlGaN/GaN異質(zhì)結(jié)HEMT中，材料表面存在高密度的表面態(tài)或電子陷阱，在強(qiáng)電場(chǎng)作用下，柵極的電子通過(guò)隧穿，漂移電導(dǎo)(hoppingconduction)等物理機(jī)制進(jìn)入到材料表面柵極與漏極之間區(qū)域的電子陷阱中。電子陷阱的反應(yīng)速度慢，從而引起電流崩塌效應(yīng)。為應(yīng)對(duì)材料表面電子陷阱引起的電流崩塌效應(yīng)，氮化鎵HEMT —般采用SiN介質(zhì)等材料(如圖1中鈍化層8)覆蓋器件表面的鈍化工藝。鈍化層(如SiN或者AlN)可以通過(guò)改善材料表面態(tài)并阻止電子在表面聚集，來(lái)降低或消除電流崩塌效應(yīng)。但是，SiN鈍化后缺陷，表面態(tài)減少，減小至IXlO11cnT2eV'復(fù)合率減小導(dǎo)致器件的漏電流增加。
[0006]由文獻(xiàn)“surface leakage currents in SiNx passovated AlGaN/GAN HFETs”可知，即使均采用氮化硅作為鈍化材料，采用不同工藝過(guò)程所得器件表面漏電存在差異。
[0007]I)在 300°C沉積折射率為 1.88 的 Si3N4(StchSiN)；
[0008]2) 300°C沉積折射率為2.9的高折射率SiNx (HR1-SiN)；[0009]3) 40°C沉積折射率為1.79的低質(zhì)量SiNx (LT-SiN)；
[0010]4)無(wú)鈍化器件。
[0011]這四種處理之后器件漏電最底的為采用LT-SiN鈍化處理的器件，其次為不進(jìn)行鈍化處理的器件，而std-SiN和HR1-SiN鈍化處理器件的漏電最大。
[0012]因此，針對(duì)上述技術(shù)問(wèn)題，有必要提供一種半導(dǎo)體器件及其制造方法以解決上述電流崩塌和漏電之間的矛盾。

【發(fā)明內(nèi)容】

[0013]有鑒于此，本發(fā)明的目的在于克服SiN鈍化異質(zhì)結(jié)器件電流崩塌和漏電之間的矛盾，提出一種半導(dǎo)體器件結(jié)構(gòu)及其制備方法。本發(fā)明在柵漏區(qū)域電流崩塌敏感的區(qū)域采用降低電流崩塌的處理方法，而在柵漏區(qū)域電流崩塌不敏感的區(qū)域采用降低漏電流的處理方法。綜合兩種處理方案得到具有低電流崩塌和低漏電的器件。 [0014]為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供的技術(shù)方案如下:
[0015]一種半導(dǎo)體器件，所述半導(dǎo)體器件從下到上依次包括:
[0016]襯底；
[0017]位于所述襯底上的半導(dǎo)體層；
[0018]位于所述半導(dǎo)體層上的隔離層；
[0019]位于所述隔離層上的鈍化層；
[0020]與所述半導(dǎo)體層接觸的源極和漏極，以及位于源極和漏極之間的柵極；
[0021]其中，所述柵極和漏極之間在靠近漏極一側(cè)的鈍化層上設(shè)有若干刻蝕所述鈍化層形成的凹槽。
[0022]作為本發(fā)明的進(jìn)一步改進(jìn)，所述凹槽的數(shù)目為一個(gè)或多個(gè)。
[0023]作為本發(fā)明的進(jìn)一步改進(jìn)，所述凹槽深度大于或等于鈍化層的厚度且小于或等于鈍化層與隔離層厚度的和。
[0024]作為本發(fā)明的進(jìn)一步改進(jìn)，所述鈍化層和凹槽上設(shè)有絕緣介質(zhì)層，所述絕緣介質(zhì)層為Si02、SiNx、Al203、BCB中的一種或多種。
[0025]作為本發(fā)明的進(jìn)一步改進(jìn)，所述鈍化層為GaN、AlN或SiN中的一種或多種，鈍化層用于鈍化隔離層表面缺陷。
[0026]作為本發(fā)明的進(jìn)一步改進(jìn)，所述半導(dǎo)體層和隔離層的材料為InxAlyGazN,其中
x+y+z = 1
[0027]作為本發(fā)明的進(jìn)一步改進(jìn)，所述柵極為肖特基金屬柵極或絕緣柵柵極，柵形狀為T(mén)型柵結(jié)構(gòu)、 型柵結(jié)構(gòu)、或梯形場(chǎng)板的柵結(jié)構(gòu)。
[0028]作為本發(fā)明的進(jìn)一步改進(jìn)，所述襯底和半導(dǎo)體層之間包括成核層和/或緩沖層。
[0029]相應(yīng)地，一種半導(dǎo)體器件的制造方法，所述方法包括:
[0030]提供一襯底；
[0031 ] 在所述襯底上形成半導(dǎo)體層；
[0032]在所述半導(dǎo)體層上形成隔離層；
[0033]在所述隔離層上形成鈍化層；
[0034]形成與所述半導(dǎo)體層電氣相通的源極和漏極，以及在所述隔離層上形成柵極；[0035]在柵極和漏極之間在靠近漏極一側(cè)刻蝕部分所述鈍化層形成的凹槽。
[0036]作為本發(fā)明的進(jìn)一步改進(jìn)，所述方法還包括:
[0037]對(duì)凹槽底部進(jìn)行表面處理，引入深能級(jí)和缺陷；
[0038]沉積絕緣材料，在鈍化層和凹槽上形成絕緣介質(zhì)層。
[0039]作為本發(fā)明的進(jìn)一步改進(jìn)，所述“對(duì)凹槽底部進(jìn)行表面處理”包括:
[0040]在凹槽底部引入C、F、CF4、Fe中一種或多種雜質(zhì)。
[0041]本發(fā)明采用凹槽結(jié)構(gòu)以改善半導(dǎo)體器件的電流崩塌，同時(shí)降低漏電。凹槽結(jié)構(gòu)位于柵漏之間電流崩塌不敏感的區(qū)域。并對(duì)凹槽進(jìn)行表面處理以減小漏電流，處理方法包括表面處理、沉積絕緣層等。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0042]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0043]圖1為現(xiàn)有技術(shù)中采用SiN鈍化的半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0044]圖2為本發(fā)明實(shí)施例一中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0045]圖3為本發(fā)明實(shí)施例二中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0046]圖4為本發(fā)明實(shí)施例三中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0047]圖5為本發(fā)明實(shí)施例四中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0048]圖6為本發(fā)明實(shí)施例五中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0049]圖7為本發(fā)明實(shí)施例六中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0050]圖8為本發(fā)明實(shí)施例七中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0051]圖9為本發(fā)明實(shí)施例八中半導(dǎo)體器件的結(jié)構(gòu)示意圖；
[0052]圖1Oa為現(xiàn)有技術(shù)中隔離層與鈍化層界面處一維能帶示意圖；
[0053]圖1Ob為本發(fā)明實(shí)施例一中隔離層與鈍化層界面處一維能帶示意圖；
[0054]圖11為本發(fā)明實(shí)施例一中關(guān)斷狀態(tài)電子流經(jīng)路徑示意圖；
[0055]圖12為本發(fā)明實(shí)施例三種關(guān)斷狀態(tài)電子流經(jīng)路徑示意圖。
【具體實(shí)施方式】
[0056]以下將結(jié)合附圖所示的【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行詳細(xì)描述。但這些實(shí)施方式并不限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實(shí)施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本發(fā)明的保護(hù)范圍內(nèi)。
[0057]此外，在不同的實(shí)施例中可能使用重復(fù)的標(biāo)號(hào)或標(biāo)示。這些重復(fù)僅為了簡(jiǎn)單清楚地?cái)⑹霰景l(fā)明，不代表所討論的不同實(shí)施例及/或結(jié)構(gòu)之間具有任何關(guān)聯(lián)性。
[0058]本發(fā)明公開(kāi)了一種半導(dǎo)體器件，從下到上依次包括:
[0059]襯底；
[0060]位于襯底上的半導(dǎo)體層；
[0061]位于半導(dǎo)體層上的隔離層；[0062]位于隔離層上的鈍化層；
[0063]與半導(dǎo)體層接觸的源極和漏極，以及位于源極和漏極之間的柵極；
[0064]其中，柵極和漏極之間在靠近漏極一側(cè)的鈍化層上設(shè)有若干刻蝕鈍化層形成的凹槽。
[0065]該半導(dǎo)體器件的制造方法包括:
[0066]提供一襯底；
[0067]在襯底上形成半導(dǎo)體層；
[0068]在半導(dǎo)體層上形成隔離層；
[0069]在隔離層上形成鈍化層；
[0070]形成與半導(dǎo)體層電氣相通的源極和漏極，以及在隔離層上形成柵極；
[0071]在柵極和漏極之間在靠近漏極一側(cè)刻蝕部分鈍化層形成的凹槽。
[0072]以下結(jié)合具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明
[0073]比較例:
[0074]參圖1所示為現(xiàn)有技術(shù)中采用SiN鈍化的半導(dǎo)體器件結(jié)構(gòu)示意圖。其具體包括:
[0075]襯底I ;
[0076]成核層2 ；
[0077]半導(dǎo)體層3，優(yōu)選地，半導(dǎo)體層材料為GaN ；
[0078]隔離層4，優(yōu)選地，隔離層材料為AlGaN ；
[0079]源極5、漏極金屬6、及柵極7 ；
[0080]鈍化層8，優(yōu)選地，鈍化層材料為SiN。
[0081]實(shí)施例一:
[0082]圖2為本發(fā)明的實(shí)施例一中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0083]如圖2所示，底層是生長(zhǎng)氮化鎵材料的襯底I (又稱(chēng)為基板或基片)，該襯底I 一般為藍(lán)寶石(sapphire)、SiC、GaN、Si或者本領(lǐng)域的技術(shù)人員公知的任何其他適合生長(zhǎng)III族氮化物材料的襯底，本發(fā)明對(duì)此沒(méi)有任何限制。襯底I的沉積方法包括CVD、VPE、M0CVD、LPCVD, PECVD、脈沖激光沉積(PLD)、原子層外延、MBE、濺射、蒸發(fā)等。本發(fā)明對(duì)襯底材料和其生長(zhǎng)方法沒(méi)有任何限制。
[0084]襯底I上是可選的成核層2，用于在其上生長(zhǎng)半導(dǎo)體層3，本發(fā)明也可以不形成成核層2，而直接在基片I上形成半導(dǎo)體層3。
[0085]此外，優(yōu)選地，也可以在成核層2和半導(dǎo)體層3之間形成未圖示的例如GaN或者AlGaN的緩沖層。
[0086]成核層2上是例如GaN或者AlGaN的半導(dǎo)體層3，其可以是基于氮化物的任何半導(dǎo)體材料，例如III族氮化物半導(dǎo)體材料，其中III價(jià)原子包括銦、鋁、鎵或銦、鋁、鎵以任意比例的組合。具體地，半導(dǎo)體層3可以包括氮化鎵(GaN)以及其他鎵類(lèi)化合物半導(dǎo)體材料，例如AlGaN、InGaN等，也可以是鎵類(lèi)化合物半導(dǎo)體材料與其他半導(dǎo)體材料的疊層。鎵類(lèi)半導(dǎo)體材料的極性可以是Ga-極性，也可以是N-極性、非極性或者半極性。
[0087]半導(dǎo)體層3上是隔離層4，其是能夠與下面的半導(dǎo)體層3形成異質(zhì)結(jié)的任何半導(dǎo)體材料，包括鎵類(lèi)化合物半導(dǎo)體材料或III族氮化物半導(dǎo)體材料,例如InxAlyGazN(x+y+z =I)。也就是說(shuō)，本發(fā)明對(duì)于半導(dǎo)體層3和隔離層4沒(méi)有任何限制，只要二者之間能夠形成異質(zhì)結(jié)即可。由于在半導(dǎo)體層3和隔離層4之間形成半導(dǎo)體異質(zhì)結(jié)，在異質(zhì)結(jié)界面上的極化電荷引入了高濃度的二維電子氣(2DEG)。同時(shí)由于電離雜質(zhì)散射被大大降低，電子具有很高的電子遷移率。
[0088]隔離層4上即是鈍化層8，其可以是一層或多層。該鈍化層8可以是在生長(zhǎng)或工藝過(guò)程中沉積的晶體材料，如GaN或AlN等；也可以是在生長(zhǎng)或工藝過(guò)程中沉積的非晶體材料，例如SiN等。該鈍化層8 (如SiN或者GaN)可以通過(guò)改善材料表面態(tài)并阻止電子在表面聚集，鈍化器件表面，降低或消除氮化鎵HEMT的電流崩塌效應(yīng)，并且保護(hù)器件表面免受外界影響等。
[0089]半導(dǎo)體器件的源極5和漏極6與半導(dǎo)體層3中的2DEG形成電連接。在本實(shí)施例中，源極5和漏極6與半導(dǎo)體層3中的2DEG形成電連接的方式可以采用但不局限于以下方式形成:
[0090]a.高溫退火；
[0091]b.離子注入；
[0092]c.重?fù)诫s。
[0093]在進(jìn)行高溫退火的情況下，源極5和漏極6的電極金屬穿過(guò)隔離層4與半導(dǎo)體層3接觸，從而與半導(dǎo)體層3中形成的2DEG電連接。在進(jìn)行離子注入和重?fù)诫s的情況下，源極5和漏極6由與半導(dǎo)體層3中形成的2DEG電連接的離子注入部分或重?fù)诫s部分和其上的電極構(gòu)成。應(yīng)該理解，這里描述形成源極5和漏極6的方法只是進(jìn)行舉例，本發(fā)明可以通過(guò)本領(lǐng)域的技術(shù)人員公知的任何方法形成源極5和漏極6。
[0094]半導(dǎo)體器件的柵極7在位于源極5和漏極6之間的區(qū)域。柵極7可以是肖特基金屬柵極或絕緣柵柵極(MIS)，金屬柵極可以是單層金屬柵極，也可以雙層或多層?xùn)艠O結(jié)構(gòu)，例如下層是絕緣介質(zhì)(例如SiO2),上層是柵極金屬，柵極也可以是多層金屬。應(yīng)該理解，這里描述形成柵極的方法只是進(jìn)行舉例，本發(fā)明可以通過(guò)本領(lǐng)域的技術(shù)人員公知的任何方法形成柵極。柵形狀為T(mén)型柵結(jié)構(gòu)、gamma型柵結(jié)構(gòu)、或梯形場(chǎng)板的柵結(jié)構(gòu)，本發(fā)明中柵極優(yōu)選為T(mén)型柵極。T型柵極可以降低器件的柵極電阻，提高器件的頻率響應(yīng)。
[0095]刻蝕部分鈍化層8，形成一個(gè)凹槽9。凹槽9位于柵和漏之間對(duì)電流崩塌不敏感的區(qū)域，從位置上而言，凹槽與漏金屬間的距離小于凹槽與柵極間的距離?？涛g方法可以采用干法刻蝕也可以采用濕法刻蝕?？涛g形成凹槽之后進(jìn)行表面處理，以減小漏電。表面處理方法可采用C、F、0、CF4、Fe等雜質(zhì)，引入深能級(jí)和缺陷等電子陷阱。器件在關(guān)斷狀態(tài)時(shí)，這些電子陷阱可復(fù)合電子，增大電子復(fù)合率降低漏電流。
[0096]隔離層4與鈍化層8界面的能帶圖如圖10所示，其中圖1Oa是普通SiN鈍化器件結(jié)構(gòu)該界面能帶示意圖；圖1Ob是本發(fā)明所述器件結(jié)構(gòu)該界面處能帶示意圖。從能帶圖角度出發(fā)，凹槽能帶彎曲形成電子勢(shì)壘，電子流到漏極需越過(guò)該勢(shì)壘，漏電流減小。為減小漏電流需對(duì)凹槽的寬度進(jìn)行設(shè)計(jì)，本發(fā)明對(duì)其寬度不做限制，可根據(jù)實(shí)際需要進(jìn)行優(yōu)化設(shè)計(jì)。
[0097]綜上所述，通過(guò)鈍化處理后改善材料表面態(tài)并阻止電子在表面聚集，鈍化器件表面，降低或消除氮化鎵HEMT的電流崩塌效應(yīng)；刻蝕部分柵極和漏極之間對(duì)電流崩塌不敏感區(qū)域的鈍化層，該區(qū)域靠近漏極，形成凹槽結(jié)構(gòu)，然后進(jìn)行降低漏電的表面處理。處理方法可選用本領(lǐng)域的技術(shù)人員公知的任何方法。例如，采用氟等離子體進(jìn)行表面處理，引入深能級(jí)和缺陷等電子陷阱。[0098]實(shí)施例二:
[0099]圖3為本發(fā)明的實(shí)施例二中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0100]在此省略對(duì)實(shí)施例二的與實(shí)施例一相同的部分的描述，下面著重描述二者的不同之處。
[0101]如圖3所示，該實(shí)施例與上述圖2的實(shí)施例一的不同之處僅僅在與凹槽區(qū)的數(shù)目。實(shí)施例二凹槽9的數(shù)目大于1，可根據(jù)實(shí)際需要取2、3、4等大于I的正整數(shù)。凹槽的形成與處理方法與實(shí)施例一完全相同。
[0102]實(shí)施例二與實(shí)施例一相比，在柵漏之間的電流崩塌不敏感的區(qū)域引入的凹槽的數(shù)目增加，因此引入的電子勢(shì)壘數(shù)目增加，進(jìn)而能進(jìn)一步減小漏電流。
[0103]實(shí)施例三:
[0104]圖4為本發(fā)明的實(shí)施例三中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0105]在此省略實(shí)施例三與實(shí)施例一相同部分的描述，下面著重描述二者的不同之處。
[0106]如圖4所示，該實(shí)施例與上述圖2所述實(shí)施例一的不同之處僅在于凹槽的深度。實(shí)施例三中凹槽9的深度大于鈍化層8的厚度。在刻蝕形成凹槽時(shí)，刻蝕完凹槽位置處的鈍化層后，繼續(xù)刻蝕一定厚度的隔離層4。隔離層4和半導(dǎo)體層3在界面處仍然有二維電子氣。
[0107]實(shí)施例三與實(shí)施例一相比，除了與實(shí)施例一相同的從能帶角度產(chǎn)生電子勢(shì)壘、減小漏電流之外，由于表面電子流經(jīng)路徑增長(zhǎng)進(jìn)一步減小漏電流。實(shí)施例三關(guān)斷狀態(tài)電子流經(jīng)路徑如圖12中帶箭頭實(shí)線所示，實(shí)施例一關(guān)斷狀態(tài)電子流經(jīng)路徑如圖11中帶箭頭實(shí)線所示。電子流經(jīng)路徑的增長(zhǎng)，載流子被復(fù)合的幾率增加，因此漏電流減小。
[0108]實(shí)施例四:
[0109]圖5為本發(fā)明的實(shí)施例四中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0110]在此省略實(shí)施例四與實(shí)施例一相同部分的描述，下面著重描述二者的不同之處。
[0111]如圖5所示,該實(shí)施例與上述圖2所述實(shí)施例一的不同之處僅在于采用絕緣介質(zhì)層10填充凹槽。絕緣介質(zhì)層10可由多種方式形成，如MOCVD，PECVD，ALD，MBE及熱生長(zhǎng)等，但不局限于此法。應(yīng)該理解，這里描述形成絕緣介質(zhì)層的方法只是進(jìn)行舉例，本發(fā)明可以通過(guò)本領(lǐng)域的技術(shù)人員公知的任何方法形成絕緣介質(zhì)層。
[0112]填充凹槽的絕緣介質(zhì)層10可由多種材料構(gòu)成，如Si02、GaN、SiNx、Six0Y，Al203、BCB等，但不局限于所列舉材料，可以是一種也可以是多種材料的組合。填充凹槽的絕緣介質(zhì)層10與鈍化層8的的差別在于，鈍化層8缺陷少且能鈍化隔離層表面態(tài)和缺陷，達(dá)到抑制電流崩塌的目的。絕緣介質(zhì)層10則引入大量深能級(jí)陷阱，關(guān)斷時(shí)，這些深能級(jí)陷阱獲得電子帶負(fù)電，形成電子勢(shì)壘，減小漏電。
[0113]鈍化層8和絕緣介質(zhì)層10的厚度本發(fā)明不做限制，根據(jù)不同的目的及應(yīng)用可以變化。
[0114]另外本發(fā)明的實(shí)施例四在沉積絕緣介質(zhì)層填充凹槽之前，可選表面處理。具體處理方法不做限制，目的是減小漏電流。本發(fā)明的實(shí)施例四具有電流崩塌小，漏電流小的優(yōu)點(diǎn)。
[0115]實(shí)施例五:
[0116]圖6為本發(fā)明的實(shí)施例五中半導(dǎo)體器件的結(jié)構(gòu)不意圖。[0117]在此省略實(shí)施例五與實(shí)施例四相同部分的描述，下面著重描述二者的不同之處。
[0118]如圖6所示，該實(shí)施例與上述圖5所述實(shí)施例四的不同之處僅在于凹槽的數(shù)目。實(shí)施例五凹槽9的數(shù)目大于1，可根據(jù)實(shí)際需要取2、3、4等大于I的正整數(shù)。凹槽的形成與處理方法與實(shí)施例四完全相同。同樣地，凹槽和鈍化層上填充有絕緣介質(zhì)層10。
[0119]實(shí)施例五與實(shí)施例四相比，在柵漏之間的電流崩塌不敏感的區(qū)域引入的凹槽的數(shù)目增加，因此引入的電子勢(shì)壘數(shù)目增加，因此能進(jìn)一步減小漏電流。
[0120]實(shí)施例六:
[0121]圖7為本發(fā)明的實(shí)施例六中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0122]在此省略實(shí)施例六與實(shí)施例四相同部分的描述，下面著重描述二者的不同之處。
[0123]如圖7所示，該實(shí)施例與上述圖5所述實(shí)施例四的不同之處僅在于凹槽9的深度。實(shí)施例六中凹槽的深度大于鈍化層8的厚度。在刻蝕形成凹槽時(shí)，刻蝕完凹槽位置處的鈍化層后，繼續(xù)刻蝕一定厚度的隔離層4。隔離層4和半導(dǎo)體層3在界面處仍然有二維電子氣。
[0124]實(shí)施例六與實(shí)施例四相比，除了與實(shí)施例四相同的從能帶角度產(chǎn)生電子勢(shì)壘，減小漏電流之外，由于表面漏電子流經(jīng)路徑增長(zhǎng)進(jìn)一步載流子被復(fù)合的幾率增加，因此漏電流減小。
[0125]實(shí)施例七:
[0126]圖8為本發(fā)明的實(shí)施例七中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0127]在此省略實(shí)施例七與實(shí)施例四相同部分的描述，下面著重描述二者的不同之處。
[0128]如圖8所示，該實(shí)施例與上述圖5所述實(shí)施例四的不同之處僅在于柵極7的形狀。實(shí)施例七中柵由多層場(chǎng)板復(fù)合形成的階梯型柵極。在高壓器件中會(huì)使用場(chǎng)板結(jié)構(gòu)，鈍化層8和絕緣介質(zhì)層10可以輔助形成場(chǎng)板結(jié)構(gòu)。多層?xùn)艌?chǎng)板結(jié)構(gòu)，使柵漏之間電場(chǎng)均勻分布，提高器件擊穿電壓。
[0129]此外，氮化鎵場(chǎng)效應(yīng)晶體管亦可采用源場(chǎng)板、浮柵等結(jié)構(gòu)優(yōu)化其電場(chǎng)分布，提高其擊穿電壓。
[0130]實(shí)施例七與實(shí)施例四相比，除了具有電流崩塌小，漏電小的優(yōu)點(diǎn)還具有擊穿電壓聞的優(yōu)點(diǎn)。
[0131]圖9為本發(fā)明的實(shí)施例八中半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0132]在此省略實(shí)施例八與實(shí)施例一相同部分的描述，下面著重描述二者的不同之處。
[0133]半導(dǎo)體器件的柵極7在位于源極5和漏極6之間的區(qū)域，與實(shí)施例一相比，本實(shí)施例中柵極為絕緣柵柵極，柵極7為兩層金屬結(jié)構(gòu)，柵極7和隔離層4之間包括絕緣層11，形成絕緣柵結(jié)構(gòu)，絕緣層的材料為SiO2等，本實(shí)施例中的半導(dǎo)體器件具有很高的輸入電阻，具有擊穿電壓高和漏電小的優(yōu)點(diǎn)。
[0134]同樣地，在實(shí)施例二?實(shí)施例七中也可以使用上述絕緣柵結(jié)構(gòu)以進(jìn)一步提高器件的擊穿電壓，提升器件性能。
[0135]綜上所述，本發(fā)明半導(dǎo)體器件及其制造方法從半導(dǎo)體器件結(jié)構(gòu)設(shè)計(jì)的角度，采用凹槽結(jié)構(gòu)以改善半導(dǎo)體器件的電流崩塌，同時(shí)降低漏電。凹槽結(jié)構(gòu)位于柵漏之間電流崩塌不敏感的區(qū)域。并對(duì)凹槽進(jìn)行表面處理以減小漏電流，處理方法包括表面處理、沉積絕緣層
坐寸ο[0136]本發(fā)明既適用于工作在高電壓大電流環(huán)境下的氮化鎵HEMT，也可以適用于其他形式的晶體管，如金屬氧化層半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、金屬絕緣層半導(dǎo)體場(chǎng)效應(yīng)晶體管(MISFET)、雙異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(DHFET)、結(jié)型場(chǎng)效應(yīng)晶體管(JFET)、金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管(MESFET)、金屬絕緣層半導(dǎo)體異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(MISHFET)、或者其他場(chǎng)效應(yīng)晶體管。并且，這些器件可以是增強(qiáng)型的，也可以是耗盡型的。
[0137]對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無(wú)論從哪一點(diǎn)來(lái)看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說(shuō)明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。
[0138]此外，應(yīng)當(dāng)理解，雖然本說(shuō)明書(shū)按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說(shuō)明書(shū)的這種敘述方式僅僅是為清楚起見(jiàn)，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說(shuō)明書(shū)作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件從下到上依次包括: 襯底； 位于所述襯底上的半導(dǎo)體層； 位于所述半導(dǎo)體層上的隔離層； 位于所述隔離層上的鈍化層； 與所述半導(dǎo)體層接觸的源極和漏極，以及位于源極和漏極之間的柵極； 其中，所述柵極和漏極之間在靠近漏極一側(cè)的鈍化層上設(shè)有若干刻蝕所述鈍化層形成的凹槽。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述凹槽的數(shù)目為一個(gè)或多個(gè)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述凹槽深度大于或等于鈍化層的厚度且小于或等于鈍化層與隔離層厚度的和。
4.根據(jù)權(quán)利要求1~3中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述鈍化層和凹槽上設(shè)有絕緣介質(zhì)層，所述絕緣介質(zhì)層為Si02、SiNx、Al203、BCB中的一種或多種。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述鈍化層為GaN、AlN或SiN中的一種或多種，鈍化層用于鈍化隔離層表面缺陷。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體層和隔離層的材料為InxAlyGazN,其中 x+y+z = I。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述柵極為肖特基金屬柵極或絕緣柵柵極，柵形狀為T(mén)型柵結(jié)構(gòu)、型柵結(jié)構(gòu)、或梯形場(chǎng)板的柵結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述襯底和半導(dǎo)體層之間包括成核層和/或緩沖層。
9.一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括: 提供一襯底； 在所述襯底上形成半導(dǎo)體層； 在所述半導(dǎo)體層上形成隔離層； 在所述隔離層上形成鈍化層； 形成與所述半導(dǎo)體層電氣相通的源極和漏極，以及在所述隔離層上形成柵極； 在柵極和漏極之間在靠近漏極一側(cè)刻蝕部分所述鈍化層形成的凹槽。
10.根據(jù)權(quán)利要求9所述的制造方法，其特征在于，所述方法還包括: 對(duì)凹槽底部進(jìn)行表面處理，引入深能級(jí)和缺陷； 沉積絕緣材料，在鈍化層和凹槽上形成絕緣介質(zhì)層。
11.根據(jù)權(quán)利要求10所述的制造方法，其特征在于，所述“對(duì)凹槽底部進(jìn)行表面處理”包括: 在凹槽底部引入C、F、CF4、Fe中一種或多種雜質(zhì)。
【文檔編號(hào)】H01L29/06GK104022151SQ201410281040
【公開(kāi)日】2014年9月3日 申請(qǐng)日期:2014年6月20日 優(yōu)先權(quán)日:2014年6月20日
【發(fā)明者】裴軼, 鄧光敏 申請(qǐng)人:蘇州能訊高能半導(dǎo)體有限公司