晶體管以及制造晶體管的方法
【專利摘要】本發(fā)明涉及晶體管以及制造晶體管的方法。晶體管及其制造方法包括：在襯底上形成一個(gè)或多個(gè)半導(dǎo)體鰭；用保護(hù)層覆蓋所述一個(gè)或多個(gè)半導(dǎo)體鰭的源極區(qū)和漏極區(qū)；在氣體環(huán)境中對(duì)所述一個(gè)或多個(gè)半導(dǎo)體鰭的未覆蓋的溝道部分進(jìn)行退火以減小鰭寬度并且使所述一個(gè)或多個(gè)半導(dǎo)體鰭的拐角變圓；以及在減薄的鰭之上形成電介質(zhì)層和柵極。
【專利說明】晶體管以及制造晶體管的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及晶體管制造，更具體地，涉及具有減薄的溝道鰭的晶體管的制造。

【背景技術(shù)】
[0002] 鰭（fin)寬度對(duì)鰭型場(chǎng)效應(yīng)晶體管（FinFET)中的柵極長(zhǎng)度有限制。隨著柵極長(zhǎng) 度減小，短溝道電流泄漏增加。由于新技術(shù)能夠形成日益減小的晶體管，這些短溝道效應(yīng)在 晶體管設(shè)計(jì)中變成了顯著的挑戰(zhàn)。形成具有較薄鰭的晶體管有助于增強(qiáng)柵極對(duì)晶體管溝道 的控制，由此減輕電流泄漏。
[0003] 然而，均勻地減小鰭尺寸呈現(xiàn)出其自身的挑戰(zhàn)。當(dāng)鰭的寬度減小時(shí)，在鰭的外部聚 集的電流增加。這增加了較薄的鰭的有效電阻，從而影響FinFET的驅(qū)動(dòng)電流性能。這使得 通過擁有較薄的鰭而為亞閾值泄漏控制提供的益處打折。
[0004] 用于減薄鰭的現(xiàn)有工藝包括氧化。然而，這種減薄工藝可能底切（undercut)位于 溝道區(qū)周圍的分隔物（spacer)，導(dǎo)致所得到的晶體管的物理故障或缺陷。因此，現(xiàn)有氧化工 藝對(duì)于制造小尺寸器件是不適當(dāng)?shù)摹?br>

【發(fā)明內(nèi)容】

[0005] -種制造晶體管的方法包括：在襯底上形成一個(gè)或多個(gè)半導(dǎo)體鰭；用保護(hù)層覆 蓋所述一個(gè)或多個(gè)半導(dǎo)體鰭的源極區(qū)和漏極區(qū)；在氣體環(huán)境中對(duì)所述一個(gè)或多個(gè)半導(dǎo)體 鰭的未覆蓋的溝道部分進(jìn)行退火以減小鰭寬度并且使所述一個(gè)或多個(gè)半導(dǎo)體鰭的拐角 (corner)變圓；以及在減薄的鰭之上形成電介質(zhì)層和柵極。
[0006] -種制造晶體管的方法包括：在襯底上形成多個(gè)半導(dǎo)體鰭；通過外延生長(zhǎng)使所述 多個(gè)半導(dǎo)體鰭的相應(yīng)源極區(qū)和漏極區(qū)合并；用保護(hù)層覆蓋所述多個(gè)半導(dǎo)體鰭的源極區(qū)和漏 極區(qū)；在高溫低壓氫環(huán)境中對(duì)所述多個(gè)半導(dǎo)體鰭的未被覆蓋的溝道部分進(jìn)行退火以減小鰭 寬度；在減薄的鰭上形成高k電介質(zhì)層；以及在所述高k電介質(zhì)層上形成金屬柵極結(jié)構(gòu)。
[0007] -種晶體管包括：形成在襯底上的一個(gè)或多個(gè)半導(dǎo)體鰭，其中所述一個(gè)或多個(gè)半 導(dǎo)體鰭在溝道區(qū)中比在源極區(qū)和漏極區(qū)中薄，并且具有通過在氣體環(huán)境中退火而形成的變 圓的拐角；所述一個(gè)或多個(gè)半導(dǎo)體鰭的所述溝道區(qū)上的柵極電介質(zhì)層，該柵極電介質(zhì)層與 所述一個(gè)或多個(gè)半導(dǎo)體鰭的輪廓共形（conform);以及所述柵極電介質(zhì)層上的柵極結(jié)構(gòu)。
[0008] 從以下對(duì)其說明性實(shí)施例的詳細(xì)描述中，這些和其它特征及優(yōu)點(diǎn)將變得顯而易 見，所述詳細(xì)描述要結(jié)合附圖閱讀。

【專利附圖】

【附圖說明】
[0009] 本公開將參考以下附圖在優(yōu)選實(shí)施例的以下描述中提供細(xì)節(jié)，在附圖中：
[0010] 圖1是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的橫截面圖；
[0011] 圖2是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的自頂向下視圖；
[0012] 圖3是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的橫截面圖；
[0013] 圖4是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的自頂向下視圖；
[0014] 圖5是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的橫截面圖；
[0015] 圖6是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的方法的框圖/流程圖；
[0016] 圖7是根據(jù)本發(fā)明原理在退火之前和之后鰭的橫截面圖；
[0017] 圖8是根據(jù)本發(fā)明原理在退火之前和之后鰭的自頂向下視圖；
[0018] 圖9是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的橫截面圖；
[0019] 圖10是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的橫截面圖；并且
[0020] 圖11是根據(jù)本發(fā)明原理形成局部減薄溝道FinFET的步驟的橫截面圖。

【具體實(shí)施方式】
[0021] 本發(fā)明原理提供了一種具有鰭的鰭型場(chǎng)效應(yīng)晶體管（FinFET)，所述鰭具有被局限 在溝道區(qū)的減小的寬度。如果Wfin〈0. 7Lgate，則晶體管中的短溝道效應(yīng)可以得到控制，其中 Wfin是鰭的寬度，并且Lgate是柵極長(zhǎng)度。電流聚集是另一個(gè)擔(dān)心，因?yàn)樵谠礃O區(qū)和漏極區(qū)的 區(qū)域中減小鰭寬度可引起電流密度的不均勻分布，這可導(dǎo)致有效電阻增加并且器件壽命縮 短。
[0022] 為了將鰭寬度保持為低并且允許柵極長(zhǎng)度進(jìn)一步減小，本發(fā)明原理應(yīng)用了氫退 火，該氫退火僅從鰭的溝道區(qū)去除材料，保持了源極/漏極區(qū)中鰭的寬度。這樣，晶體管關(guān) 斷狀態(tài)下的泄漏電流減小而不增加源極區(qū)和漏極區(qū)中鰭的外部電阻。鰭外延生長(zhǎng)在源極區(qū) /漏極區(qū)中以使得它們接觸。本發(fā)明原理提供的減薄與標(biāo)準(zhǔn)替代柵FinFET工藝流兼容，不 需要另外的掩模組。
[0023] 應(yīng)當(dāng)理解，將就具有晶片的給定示例性構(gòu)造來描述本發(fā)明；然而，其它構(gòu)造、結(jié)構(gòu)、 襯底材料以及工藝特征和步驟可以在本發(fā)明的范圍內(nèi)變化。
[0024] 還應(yīng)當(dāng)理解，當(dāng)諸如層、區(qū)域或襯底的要素被稱為在另一要素"上"或"之上"時(shí)， 它可以直接在該另一要素上，或者也可以存在中間要素。相反，當(dāng)一個(gè)要素被稱為"直接在" 另一要素"上"或者"之上"時(shí)，不存在中間要素。還應(yīng)當(dāng)理解，當(dāng)一個(gè)要素被稱為"連接"或 "耦合"到另一個(gè)要素時(shí)，它可以被直接連接或耦合到該另一要素，或者可以存在中間要素。 相反，當(dāng)一個(gè)要素被稱為"直接連接"或"直接耦合"到另一要素時(shí)，不存在中間要素。
[0025] 光伏器件的集成電路芯片設(shè)計(jì)可以以圖形計(jì)算機(jī)程序語言生成，并儲(chǔ)存在計(jì)算機(jī) 存儲(chǔ)介質(zhì)（例如磁盤、磁帶、實(shí)體硬盤驅(qū)動(dòng)器、或例如存儲(chǔ)存取網(wǎng)絡(luò)中的虛擬硬盤驅(qū)動(dòng)器） 中。若設(shè)計(jì)者不制造芯片或用于制造芯片的光刻掩模，設(shè)計(jì)者可用物理裝置（例如通過 提供存儲(chǔ)設(shè)計(jì)的存儲(chǔ)介質(zhì)的副本（copy))傳送所產(chǎn)生的設(shè)計(jì)、或直接或間接地以電子方式 (例如通過網(wǎng)絡(luò)）傳送至該實(shí)體。再將所儲(chǔ)存的設(shè)計(jì)轉(zhuǎn)換成適當(dāng)?shù)母袷剑ɡ鏕DSII)，用于 光刻掩模的制造，光刻掩模典型地包括所關(guān)注的要在晶片上形成的芯片設(shè)計(jì)的多個(gè)副本。 光刻掩模用于界定待蝕刻或待處理的晶片（和/或其上的層）的區(qū)域。
[0026] 本申請(qǐng)描述的方法可以用于制造集成電路芯片。所得到的集成電路芯片可以以原 始晶片的形式（即，作為具有多個(gè)未封裝的芯片的單個(gè)晶片）、作為裸管芯或者以封裝的形 式由制造商分配。在后一情況下，芯片安裝在單個(gè)芯片封裝體（例如塑料載體，具有固定到 主板或更其它高級(jí)的載體上的引線）中或者安裝在多芯片封裝體（例如，具有表面互連或 掩埋互連、或者具有表面互連和掩埋互連的陶瓷載體）中。在任一情況下，再將芯片與其他 芯片、分立電路元件和/或其他信號(hào)處理器件集成，作為（a)中間產(chǎn)品，例如主板或（b)最 終產(chǎn)品的一部分。所述最終產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，范圍從玩具和其它 低端應(yīng)用到具有顯示器、鍵盤或其它輸入裝置以及中央處理器的高級(jí)計(jì)算機(jī)產(chǎn)品。
[0027] 在說明書中對(duì)本發(fā)明原理的"一個(gè)實(shí)施例"或"實(shí)施例"以及其其它變型的引用， 意味著與該實(shí)施例相關(guān)地描述的特定特征、結(jié)構(gòu)或特性等等被包含在本發(fā)明原理的至少一 個(gè)實(shí)施例中。因此，在貫穿說明書在各處出現(xiàn)的短語"在一個(gè)實(shí)施例中"和"在實(shí)施例中"以 及任何其它變型的出現(xiàn)未必都指同一實(shí)施例。
[0028] 應(yīng)當(dāng)理解，下文中和/或"以及"……中的至少一者"（例如在"A/B"、"A和 /或B"和"A和B中的至少一者"的情況下）中的任何一者的使用，旨在包含僅選擇列出的 第一個(gè)選項(xiàng)（A)、或者僅選擇列出的第二個(gè)選項(xiàng)（B)或者選擇這兩個(gè)選項(xiàng)（A和B)。作為另 一個(gè)例子，在"A、B和/或C"以及"A、B和C中的至少一者"的情況下，這種短語旨在包含 ： 僅選擇列出的第一個(gè)選項(xiàng)（A)、或者僅選擇列出的第二個(gè)選項(xiàng)（B)、或者僅選擇列出的第三 個(gè)選項(xiàng)（C)、或者僅選擇列出的第一個(gè)和第二個(gè)選項(xiàng)（A和B)、或者僅選擇列出的第一個(gè)和 第三個(gè)選項(xiàng)（A和C)、或者僅選擇列出的第二個(gè)和第三個(gè)選項(xiàng)（B和C)、或者選擇所有三個(gè) 選項(xiàng)（A和B和C)。對(duì)于該領(lǐng)域和相關(guān)領(lǐng)域的普通技術(shù)人員而言容易顯而易見的是，這可以 擴(kuò)展用于許多列出的項(xiàng)目。
[0029] 現(xiàn)在參考附圖，在圖中相似的數(shù)字表示相同或相似的要素，首先參考圖1，示出了 形成局部減薄溝道FinFET的步驟。該圖示出了沿著鰭104的剖開透視圖。鰭104形成在 襯底102上。襯底102可以由諸如硅或鍺的體半導(dǎo)體形成。襯底102也可以由備選的半導(dǎo) 體材料形成，所述備選的半導(dǎo)體材料例如是娃鍺復(fù)合材料、碳化娃或者諸如砷化鎵或砷化 銦的III-V復(fù)合半導(dǎo)體。襯底102可以是絕緣體上半導(dǎo)體襯底，其中半導(dǎo)體層形成在諸如 二氧化硅的電介質(zhì)材料的頂上。在本實(shí)施例中，示出了絕緣體上半導(dǎo)體結(jié)構(gòu)，其中掩埋氧化 物層102支撐半導(dǎo)體鰭104。頂部電介質(zhì)層106形成在鰭104之上，并且可以包括例如二氧 化硅或者任何其它適當(dāng)?shù)慕^緣材料。頂部電介質(zhì)層106是例如可流動(dòng)氧化物層，其在柵替 代工藝期間用于保護(hù)鰭104。
[0030] 鰭104可以由任何適當(dāng)?shù)闹圃旃に囆纬?。具體地，預(yù)期可以使用光刻或者反轉(zhuǎn)離 子蝕刻工藝從半導(dǎo)體層蝕刻出鰭104。本領(lǐng)域普通技術(shù)人員將能夠根據(jù)所使用的具體材料 來選擇適當(dāng)?shù)难谀：臀g刻。
[0031] 分隔物110使得將形成溝道的鰭104的區(qū)域分隔開。分隔物110可以由諸如例如 氮化硅的適當(dāng)?shù)挠惭谀げ牧闲纬伞螙沤Y(jié)構(gòu)108在溝道區(qū)中形成在鰭104之上以到此階段 保護(hù)它們，并且可以由包括例如多晶硅在內(nèi)的任何適當(dāng)?shù)牟牧闲纬伞?br> [0032] 現(xiàn)在參考圖2,示出了形成局部減薄溝道FinFET的步驟。該圖示出了鰭104上的 自頂向下透視圖，其中為了示例的目的去除了頂部電介質(zhì)層106。外延生長(zhǎng)鰭104以形成橋 接連接202,由此將鰭104合并在源極/漏極區(qū)中。該外延生長(zhǎng)使得每個(gè)鰭104從其側(cè)面膨 脹直到鰭104接觸。
[0033] 現(xiàn)在參考圖3,示出了形成局部減薄溝道FinFET的步驟。使用例如濕法蝕刻或者 多晶硅化學(xué)機(jī)械拋光去除偽柵108,暴露鰭104的溝道區(qū)302。如果鰭104具有蓋層，則可 以使用包括例如化學(xué)氧化物去除工藝在內(nèi)的任何適當(dāng)?shù)墓に嚾コ@些蓋層。頂部電介質(zhì)層 106留在源極/漏極區(qū)中的鰭104之上，保護(hù)鰭104的這些部分。此時(shí)，可以進(jìn)行退火，該退 火僅在溝道區(qū)302中減薄鰭104?？梢栽诟邷氐蛪涵h(huán)境中使用例如氫（H2)進(jìn)行該退火。該 退火引起溝道區(qū)302中的鰭材料被去除。在鰭104由硅形成并且使用氫退火的實(shí)施例中， 化學(xué)反應(yīng)是Si+H2 - SiH2或Si+2H2 - SiH4。氫退火為通過例如氧化過程產(chǎn)生的鰭減薄提 供優(yōu)異的結(jié)果，其將底切分隔物110并且使它們與襯底104分隔開。應(yīng)當(dāng)認(rèn)識(shí)到，該退火對(duì) 于諸如鍺或III-V復(fù)合半導(dǎo)體的非硅半導(dǎo)體材料也將起作用。
[0034] 在示例性退火中，在10乇的壓力下在約800攝氏度的溫度下施加氫氣300秒。如 下文中將更詳細(xì)地描述的，一組給定的退火參數(shù)的質(zhì)量可以被量化為溝道區(qū)302中鰭104 的線邊緣粗糙度（LER)。實(shí)際的實(shí)施例中的鰭104將不是真正直的--退火有助于使鰭104 平滑并且降低LER。在太高的溫度（例如，850攝氏度）下進(jìn)行的退火在鰭104的材料中引 起太多回流，并且可能導(dǎo)致LER再次增加。
[0035] 應(yīng)當(dāng)注意，在這些條件下的退火將使較長(zhǎng)的鰭遷移。當(dāng)鰭104遷移時(shí)，鰭104可以 物理上離開它們?cè)谝r底102上的位置并且與相鄰的鰭104合并。在本實(shí)施例中，這種擔(dān)心 較不突出，因?yàn)闇系绤^(qū)302的鰭的長(zhǎng)度短。
[0036] 現(xiàn)在參考圖4,示出了形成局部減薄溝道FinFET的步驟。再次地，為了示例鰭104 的減薄，在該自頂向下視圖中未示出頂部電介質(zhì)層106。具體地，所述退火僅從溝道區(qū)中的 鰭去除了材料，產(chǎn)生減薄了的溝道鰭402,而外延生長(zhǎng)的半導(dǎo)體材料202沒有連接它們。鰭 402可以被減薄到約10nm-約8nm。減薄到比該寬度更小的寬度會(huì)阻礙功能性，因?yàn)楫?dāng)鰭 402為約5nm厚時(shí)晶體管的閾值電壓將由于量子效應(yīng)和載流子遷移率懲罰而增加。
[0037] 現(xiàn)在參考圖5,示出了形成局部減薄溝道FinFET的步驟。電介質(zhì)層504與減薄的 鰭402的輪廓共形地沉積在溝道區(qū)302中。電介質(zhì)層504可以由包括例如高k電介質(zhì)在內(nèi) 的任何適當(dāng)?shù)碾娊橘|(zhì)材料形成，所述高k電介質(zhì)例如為二氧化鉿、硅化鉿、二氧化鋯或者硅 化鋯。電介質(zhì)層504可以使用任何適當(dāng)?shù)某练e工藝形成，所述沉積工藝?yán)缡腔瘜W(xué)氣相沉 積（CVD)、原子層沉積（ALD)或物理氣相沉積（PVD)。在電介質(zhì)層504之上形成柵極502。 特別地預(yù)期柵極502可以是由例如鉭、氮化鉭、鈮等形成的金屬柵極。
[0038] 現(xiàn)在參考圖6,示出了形成局部減薄溝道FinFET的方法。如上所示，在框602中可 以使用標(biāo)準(zhǔn)FinFET工藝制造鰭，其中頂部電介質(zhì)層106保護(hù)鰭104的源極/漏極區(qū)，并且 鰭104的溝道區(qū)302被偽柵108覆蓋?？?04去除偽柵108以露出鰭104的溝道區(qū)302。
[0039] 如上所述，框606使用例如氫氣進(jìn)行退火，以從溝道區(qū)302中的鰭104去除材料。 特別地預(yù)期可以在800攝氏度和10乇的壓力下進(jìn)行所述退火。本領(lǐng)域普通技術(shù)人員將能 夠根據(jù)鰭104的尺寸和厚度選擇適當(dāng)?shù)耐嘶鸪掷m(xù)時(shí)間。在退火之后，在框608中通過施加 電介質(zhì)層504和柵極材料502而用柵極疊層覆蓋減薄的鰭402。
[0040] 本發(fā)明原理以多種方式增強(qiáng)鰭104的形狀。上面描述的氫退火改善了鰭104的輪 廓的均勻性并且也改善了上文中描述為L(zhǎng)ER的沿著鰭104的方向的形貌（morphology)。
[0041] 現(xiàn)在參考圖7,示出了退火前和退火后的兩個(gè)鰭的橫截面。第一鰭702示出了退火 前的示例性鰭，其中產(chǎn)生鰭702的化學(xué)蝕刻在鰭輪廓中留下不規(guī)則。所述退火減少了這些 不規(guī)則，產(chǎn)生改善的鰭輪廓704。所述退火也與退火持續(xù)時(shí)間成比例地減小了總體鰭寬度。 未達(dá)到最佳的鰭輪廓導(dǎo)致沿鰭側(cè)面的不規(guī)則增加。特別地，應(yīng)當(dāng)注意所述退火在702中已 經(jīng)去除了鰭輪廓的凹陷（concavity),使得所得到的鰭輪廓是整體（entirely)凸出的。
[0042] 在一個(gè)實(shí)驗(yàn)性的嘗試中，在頂部、中間和底部測(cè)量的初始鰭寬度分別為寬度 9.231nm、8.951nm和10.91nm，高度為27.97nm并且具有相對(duì)尖銳的拐角。如鰭702中所 示，頂部和底部的測(cè)量結(jié)果大于中間寬度，產(chǎn)生了凹陷的橫截面，這不是最佳的。在退火之 后，所述鰭具有分別為6. 373nm、6. 918nm和7. 397nm的測(cè)量結(jié)果，高度為26. 81nm并具有變 圓的拐角。除了寬度總體減小，這還產(chǎn)生了如鰭704所示的優(yōu)異輪廓，鰭704具有比原始鰭 702更好的電學(xué)特性。值得注意的是，該輪廓在低壓環(huán)境中最有效地形成。
[0043] 使用高壓環(huán)境的實(shí)驗(yàn)導(dǎo)致在中間凸出的鰭輪廓，其中中間寬度大于頂部和底部的 寬度。在一個(gè)示例性測(cè)試中，使用600乇的壓力，得到分別為7. 84nm、8. 64nm和8. 25nm的 寬度。類似地，在比上面討論的那些溫度附近更高的溫度（例如，在850攝氏度）下的退火 導(dǎo)致在退火后的中間寬度測(cè)量結(jié)果中類似的凸出。
[0044] 現(xiàn)在參考圖8,示出了退火前和退火后的兩個(gè)鰭的自頂向下視圖。第一鰭802示出 了退火前的示例性鰭，其中鰭802的形成產(chǎn)生表面不規(guī)則。所述不規(guī)則在此處顯示為"波浪 形的"邊，并且可以通過測(cè)量LER而被量化，其中LER可以被定義為鰭的邊緣的均方根。在 退火之后，減薄的鰭804呈現(xiàn)出減小的LER，這是因?yàn)轹?02的凸起部分在退火中被優(yōu)先蝕 亥IJ。粗糙表面可能阻礙載流子輸運(yùn)并且由此增加溝道鰭402的電阻。
[0045] 現(xiàn)在參考圖9,示出了形成局部減薄溝道FinFET的步驟的備選實(shí)施例。在該實(shí)施 例中，氧化物蓋層902留在鰭104上。蓋層902的存在可以有助于防止在退火過程中對(duì)鰭 104的損傷?？梢栽谘趸锷w層902保留在鰭104上的情況下進(jìn)行氫退火，使得氧化物蓋層 902與溝道區(qū)302中的鰭一起被蝕刻和減薄。
[0046] 現(xiàn)在參考圖10,示出了形成局部減薄溝道FinFET的可選步驟。在去除了偽柵108 之后，可以蝕刻襯底層102以暴露鰭104的溝道區(qū)302的底側(cè)。這允許通過在氫退火后使粗 糙邊緣變圓來由鰭104形成納米線?？梢酝ㄟ^任何適當(dāng)?shù)墓に噥韺Ⅵ?04蝕刻成納米線， 所述工藝包括例如優(yōu)先蝕刻和軟化鰭104的拐角的濕法蝕刻。
[0047] 現(xiàn)在參考圖11，示出了形成局部減薄溝道FinFET的可選步驟。在去除了偽柵108 之后，沉積另外的襯里（liner)材料并且從溝道區(qū)302蝕刻該另外的襯里材料，以增加分隔 物1102的寬度。所述另外的襯里材料應(yīng)當(dāng)與分隔物110的材料匹配，并且因此可以例如由 氮化硅形成。
[0048] 增加分隔物1102的寬度有助于通過在退火工藝期間防止氫氣向內(nèi)滲透來為源極 區(qū)和漏極區(qū)中的鰭104提供另外的保護(hù)。允許氫蝕刻到源極區(qū)和漏極區(qū)中可能導(dǎo)致這些區(qū) 域中的鰭104的減薄并且導(dǎo)致?lián)诫s劑損失。這些區(qū)域中的摻雜劑損失意味著完成后的器件 電阻較高并且功能性降低。
[0049] 已經(jīng)描述了使用氫退火實(shí)現(xiàn)的局域化的鰭寬度按比例縮小的優(yōu)選實(shí)施例（這些 優(yōu)選實(shí)施例旨在示例而并非限制），應(yīng)當(dāng)注意，本領(lǐng)域技術(shù)人員可以根據(jù)上述教導(dǎo)作出修改 和改變。因此，應(yīng)當(dāng)理解，可以在由所附權(quán)利要求書限定的本發(fā)明的范圍內(nèi)對(duì)所公開的特定 實(shí)施例作出改變。由此已經(jīng)描述了專利法所要求的具有細(xì)節(jié)和特殊性的本發(fā)明的方面，在 所附的權(quán)利要求中闡述了受專利證書保護(hù)的所要求保護(hù)的和所希望保護(hù)的本發(fā)明的方面。
【權(quán)利要求】
1. 一種制造晶體管的方法，包括： 在襯底上形成一個(gè)或多個(gè)半導(dǎo)體鰭； 用保護(hù)層覆蓋所述一個(gè)或多個(gè)半導(dǎo)體鰭的源極區(qū)和漏極區(qū)； 在氣體環(huán)境中對(duì)所述一個(gè)或多個(gè)半導(dǎo)體鰭的未覆蓋的溝道部分進(jìn)行退火以減小鰭寬 度并且使所述一個(gè)或多個(gè)半導(dǎo)體鰭的拐角變圓；以及 在減薄的鰭之上形成電介質(zhì)層和柵極。
2. 根據(jù)權(quán)利要求1所述的方法，其中，退火包括在具有約800攝氏度的溫度和約10乇 的壓力的高溫低壓氫環(huán)境中加熱所述一個(gè)或多個(gè)半導(dǎo)體鰭。
3. 根據(jù)權(quán)利要求1所述的方法，還包括：通過外延生長(zhǎng)多個(gè)鰭至少直到所述多個(gè)鰭彼 此接觸，在所述覆蓋步驟之前使所述多個(gè)鰭的相應(yīng)的源極區(qū)和漏極區(qū)合并。
4. 根據(jù)權(quán)利要求1所述的方法，其中，退火包括減小所述一個(gè)或多個(gè)半導(dǎo)體鰭的所述 溝道部分的線邊緣粗糙度以減小所述一個(gè)或多個(gè)半導(dǎo)體鰭的電阻。
5. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述電介質(zhì)層和柵極包括： 與所述減薄的鰭的輪廓共形地在所述減薄的鰭上形成高k電介質(zhì)層；以及 在所述高k電介質(zhì)層上形成金屬柵極結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求1所述的方法，還包括： 蝕刻所述襯底以底切所述一個(gè)或多個(gè)半導(dǎo)體鰭，在所述襯底與所述一個(gè)或多個(gè)半導(dǎo)體 鰭之間留下間隙；以及 蝕刻所述一個(gè)或多個(gè)半導(dǎo)體鰭以形成納米線。
7. 根據(jù)權(quán)利要求6所述的方法，還包括：增加所述一個(gè)或多個(gè)半導(dǎo)體鰭的所述溝道部 分與所述一個(gè)或多個(gè)半導(dǎo)體鰭的源極區(qū)及漏極區(qū)之間的分隔物的寬度。
8. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述一個(gè)或多個(gè)半導(dǎo)體鰭包括：在所述一個(gè) 或多個(gè)半導(dǎo)體鰭上形成氧化物蓋層。
9. 根據(jù)權(quán)利要求1所述的方法，其中，退火產(chǎn)生在底部最寬并且向著頂部逐漸變窄的 鰭輪廓。
10. -種制造晶體管的方法，包括： 在襯底上形成多個(gè)半導(dǎo)體鰭； 通過外延生長(zhǎng)使所述多個(gè)半導(dǎo)體鰭的相應(yīng)源極區(qū)和漏極區(qū)合并； 用保護(hù)層覆蓋所述多個(gè)半導(dǎo)體鰭的源極區(qū)和漏極區(qū)； 在高溫低壓氫環(huán)境中對(duì)所述多個(gè)半導(dǎo)體鰭的未被覆蓋的溝道部分進(jìn)行退火以減小鰭 覽度； 在減薄的鰭上形成高k電介質(zhì)層；以及 在所述高k電介質(zhì)層上形成金屬柵極結(jié)構(gòu)。
11. 一種晶體管，包括： 形成在襯底上的一個(gè)或多個(gè)半導(dǎo)體鰭，其中所述一個(gè)或多個(gè)半導(dǎo)體鰭在溝道區(qū)中比在 源極區(qū)和漏極區(qū)中薄，并且具有通過在氣體環(huán)境中退火而形成的變圓的拐角； 所述一個(gè)或多個(gè)半導(dǎo)體鰭的所述溝道區(qū)上的柵極電介質(zhì)層，其與所述一個(gè)或多個(gè)半導(dǎo) 體鰭的輪廓共形；以及 所述柵極電介質(zhì)層上的柵極結(jié)構(gòu)。
12. 根據(jù)權(quán)利要求11所述的晶體管，還包括：在所述一個(gè)或多個(gè)半導(dǎo)體鰭之上的分隔 物，所述分隔物將所述溝道區(qū)域與相應(yīng)的源極區(qū)或漏極區(qū)分隔開。
13. 根據(jù)權(quán)利要求12所述的晶體管，其中，所述分隔物接觸所述襯底而沒有底切。
14. 根據(jù)權(quán)利要求12所述的晶體管，還包括：遮蔽分隔物層，其加厚所述分隔物以保護(hù) 所述一個(gè)或多個(gè)半導(dǎo)體鰭的所述源極區(qū)和漏極區(qū)不被蝕刻。
15. 根據(jù)權(quán)利要求11所述的晶體管，其中，多個(gè)半導(dǎo)體鰭在所述源極區(qū)和漏極區(qū)中與 外延生長(zhǎng)的另外的鰭材料合并，所述另外的鰭材料連接所述多個(gè)半導(dǎo)體鰭的原始材料。
16. 根據(jù)權(quán)利要求11所述的晶體管，其中，所述一個(gè)或多個(gè)半導(dǎo)體鰭的輪廓是整體凸 出的。
17. 根據(jù)權(quán)利要求16所述的晶體管，其中，所述一個(gè)或多個(gè)半導(dǎo)體鰭的輪廓在底部最 寬并且向著頂部逐漸變窄。
18. 根據(jù)權(quán)利要求11所述的晶體管，其中，所述一個(gè)或多個(gè)半導(dǎo)體鰭是在約800攝氏度 下和約10乇的壓力下被氫退火的。
19. 根據(jù)權(quán)利要求11所述的晶體管，其中，在所述一個(gè)或多個(gè)半導(dǎo)體鰭與所述襯底之 間存在底切間隙，并且其中所述一個(gè)或多個(gè)半導(dǎo)體鰭被變圓而形成納米線.
20. 根據(jù)權(quán)利要求11所述的晶體管，其中，還包括：在所述一個(gè)或多個(gè)半導(dǎo)體鰭上的氧 化物蓋層。
【文檔編號(hào)】H01L21/336GK104217962SQ201410242629
【公開日】2014年12月17日 申請(qǐng)日期:2014年6月3日 優(yōu)先權(quán)日:2013年6月4日
【發(fā)明者】V·S·巴斯克, 省吾望月, 山下典洪, 葉俊呈 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司, 瑞薩電子公司