可伸縮分裂柵存儲器單元陣列的制作方法
【專利摘要】本發(fā)明涉及可伸縮分裂柵存儲器單元陣列。分裂柵存儲器陣列包括具有存儲器單元(與12、14、18、20交叉的24、32、42)的第一行(24)；具有存儲器單元(與12、14、18、20交叉的26、34、44)的第二行(26)，其中所述第二行與所述第一行相鄰；以及多個段。每個段(32、34、36；40、42、44)包括：所述第一行的第一多個存儲器單元(與12、14交叉)；所述第二行的第二多個存儲器單元；形成了所述第一多個存儲器單元的每個存儲器單元的控制柵的第一控制柵部分(32)；以及形成了所述第二多個存儲器單元的每個存儲器單元的控制柵的第二控制柵部分(34)。所述第一控制柵部分和所述第二控制柵部分會聚(36)到在所述多個段的相鄰段之間的單一控制柵部分(38)。
【專利說明】可伸縮分裂柵存儲器單元陣列

【技術(shù)領(lǐng)域】
[0001]本公開涉及分裂柵存儲器單元，更具體地說，涉及可伸縮的分裂柵存儲器單元的陣列。

【背景技術(shù)】
[0002]非易失性數(shù)據(jù)存儲通常被用于集成電路中。在用于非易失性數(shù)據(jù)存儲的一種類型的半導(dǎo)體器件結(jié)構(gòu)中，單元包括控制柵和選擇柵。當(dāng)兩個柵處于相同溝道的不同部分之上的時候，這種類型的存儲器單元通常被稱為分裂柵存儲器單元。在這種類型的布置中，控制柵是給定扇區(qū)的所有存儲器單元所共有的。在安排這種存儲器陣列時，問題包括這兩個柵之間的交互作用。選擇柵對于訪問速度尤為重要，特別是讀取，因為它們對單元選擇非常重要。因此，問題涉及確保選擇柵具有低阻抗，以便它可以在選擇和取消選擇之間快速進(jìn)行切換。雖然速度很重要，空間也很重要。所需的速度優(yōu)選地不以附加空間為代價來實現(xiàn)。隨著特征尺寸的減小，速度將通常會提高，并且期望給定布局不必進(jìn)行大的改變，以便利用增加的速度和尺寸減小的機(jī)會。

【專利附圖】

【附圖說明】
[0003]通過舉例的方式說明了本發(fā)明，并且本發(fā)明不受限于附圖，在附圖中，相同的附圖標(biāo)記指示相同的元素。附圖中的元素為了簡便以及清晰而被圖示，并且不一定按比例繪制。
[0004]圖1圖示了根據(jù)本發(fā)明的實施例的在處理的階段的分裂柵存儲器陣列的布局；
[0005]圖2圖示了根據(jù)本發(fā)明的實施例的在處理的后續(xù)階段的圖1的分裂柵存儲器陣列的布局；
[0006]圖3圖示了根據(jù)本發(fā)明的實施例的在處理的后續(xù)階段的圖2的分裂柵存儲器陣列；
[0007]圖4圖示了在分裂柵存儲器陣列的第一位置處的截面；
[0008]圖5圖示了在分裂柵存儲器陣列的第二位置處的截面；以及
[0009]圖6圖示了分裂柵存儲器陣列的第三位置。

【具體實施方式】
[0010]一方面，分裂柵存儲器的相鄰行將其控制柵會聚在附近的位置，其中選擇柵在該位置被捆綁到金屬觸點，以給選擇柵提供低阻抗信號傳播。通過會聚相鄰控制柵，選擇柵觸點還具有附加空間以允許相鄰選擇柵的更緊密間距。參考附圖和以下說明書將對此更好的理解。
[0011]圖1圖示了在處理的階段的分裂柵存儲器陣列10的頂視圖，其中已經(jīng)形成有源區(qū)域和選擇柵，所述有源區(qū)域諸如有源區(qū)域12、14、16、18、20和22，所述選擇柵諸如選擇柵24,26和28。選擇柵24、26和28是平行的并且如圖1所示水平地行進(jìn)，并且可以是多晶硅，并且可以具有上部硅化物層。它們也可以是另一種導(dǎo)體，諸如金屬。有源區(qū)域12、14、16、18、20和22處于襯底內(nèi)并且被可以是氧化物的隔離區(qū)域限定。有源區(qū)域12、14、16、18、20和22是平行的并且如圖1所示垂直地行進(jìn)。在這個例子中，它們具有相同的寬度。分裂柵存儲器陣列10將具有比所示更多的有源區(qū)域和選擇柵。在典型的例子中，分裂柵存儲器陣列10將包括多個扇區(qū)，其中每個扇區(qū)的存儲器單元將被一起擦除。有源區(qū)域16和18是用于虛擬單元，所述虛擬單元用于給與它們相鄰的存儲器單元提供對稱邊界。例如，有源區(qū)域14是用于有源單元，并且通過有源區(qū)域12在一側(cè)上接界。有源區(qū)域16在相對側(cè)提供了與有源區(qū)域12所提供的邊界相同的邊界。
[0012]圖2圖示了在處理的后續(xù)階段的分裂柵存儲器陣列10，其中形成了共有控制柵導(dǎo)體30和50?？刂茤艑?dǎo)體30具有水平地穿過有源區(qū)域12和14的控制柵部分32、水平地穿過有源區(qū)域20的控制柵部分42、在圖2的下面并且與穿過有源區(qū)域12和14的控制柵部分平行的控制柵部分34、在圖2的下面并且與穿過有源區(qū)域20的控制柵部分42平行的控制柵部分44、在一部分有源區(qū)域16之上垂直行進(jìn)并且連接控制柵部分32和34的行帶導(dǎo)體36、在一部分有源區(qū)域18之上垂直行進(jìn)并且連接控制柵部分42和44的行帶導(dǎo)體40、水平地行進(jìn)并且連接到行帶36和40的段帶38、在一部分有源區(qū)域22之上垂直行進(jìn)并且連接控制柵部分24和42的行帶、以及水平行進(jìn)并且連接到行帶46和在圖2中未示出的另一個行帶的段帶48?？刂茤挪糠?2與選擇柵24部分地重疊?？刂茤挪糠?4與選擇柵26部分地重疊?？刂茤挪糠?2與選擇柵24部分地重疊?？刂茤挪糠?4與選擇柵26部分地重疊。段帶38與選擇柵24和26兩者間隔開。控制柵部分32和34通過行帶36會聚到有源區(qū)域16之上并且通過行帶40會聚到有源區(qū)域18之上?？刂茤?0的連續(xù)性通過段帶38在行帶36和40之間保持，其中段帶38按照行進(jìn)于在控制柵部分32和34之間以及在控制柵部分42和44之間的中間途徑的線而行進(jìn)。效果就是控制柵導(dǎo)體30的連續(xù)性被保持，同時從在有源區(qū)域16和18之間的區(qū)域內(nèi)的選擇柵24和26獲得間隔?？刂茤艑?dǎo)體50的目的與用于選擇柵28和在圖2中未示出且處于選擇柵28下面的相鄰選擇柵的控制柵導(dǎo)體30的目的相同。
[0013]圖3所示的是接觸在控制柵部分32和34之間的有源區(qū)域12的觸點52、接觸了在選擇柵26和選擇柵28之間的有源區(qū)域12的觸點54、接觸了在控制柵部分32和34之間的有源區(qū)域14的觸點56、接觸了在選擇柵26和28之間的有源區(qū)域14的觸點58、接觸了在選擇柵26和28之間的有源區(qū)域16的觸點60、接觸了在有源區(qū)域16和18之間的選擇柵24的觸點62、接觸了在有源區(qū)域16和18之間的選擇柵26的觸點64、接觸了在有源區(qū)域16和18之間的選擇柵28的觸點66、接觸了在選擇柵26和28之間的有源區(qū)域18的觸點68、接觸了在控制柵部分42和44之間的有源區(qū)域20的觸點70、接觸了在選擇柵26和28之間的有源區(qū)域20的觸點72、接觸了在選擇柵26和28之間的有源區(qū)域22的觸點74、接觸了在有源區(qū)域22和在圖3中未示出的另一個有源區(qū)域之間的選擇柵24的觸點76、接觸了在有源區(qū)域22和在圖3中未示出的其它有源區(qū)域之間的選擇柵26的觸點78、接觸了在有源區(qū)域22和在圖3中未示出的其它有源區(qū)域之間的選擇柵28的觸點80。段長度82被示出為橫跨了連續(xù)段帶48和38的中心之間的距離的長度。段長度也可以被認(rèn)為是從段帶到該行的末端的距離。對于諸如控制柵導(dǎo)體30的給定控制柵導(dǎo)體，會聚區(qū)域84包括行帶36、段帶38以及行帶40。作為可能尺寸的例子，選擇柵可以是0.12微米寬，控制柵導(dǎo)體的部分可以每一個是0.18微米寬，有源區(qū)域16和18之間的距離可以是0.39微米，選擇柵26和28之間的距離可以是0.27微米，控制柵部分42和44之間的距離可以是0.33微米，并且有源區(qū)域12和14之間的距離以及14和16之間的距離可以是0.14微米。這些尺寸，包括比率，將隨著意在使用的特定工藝的特定平板印刷能力而變化。
[0014]相鄰控制柵部分匯聚以提供與它們重疊的選擇柵的距離的特性允許觸點62、64、66、76、78和80直接落在選擇柵24、26和28上。這避免了要求這些觸點所要求的標(biāo)簽以及然后將要求以適應(yīng)這些標(biāo)簽的對應(yīng)的附加間隔。這允許避免增大陣列大小以適應(yīng)標(biāo)簽。隨著尺寸的減小，這就允許縮放。
[0015]圖4圖示了在圖3中示出的截面4所取的分裂柵存儲器陣列10，其中有源區(qū)域20處于可以是硅的襯底100內(nèi)。所示出的是漏極區(qū)域102、源極區(qū)域104、漏極區(qū)域114、在處于襯底100上的柵極介電質(zhì)108之上的選擇柵24、與選擇柵24部分地重疊且處于延伸到在選擇柵24和控制柵部分42之間的區(qū)域的納米晶體106之上的控制柵部分42、與選擇柵24和控制柵部分42的側(cè)面相鄰而不是處于它們之間的側(cè)面的側(cè)壁間隔物116、處于襯底100上的納米晶體層110之上的控制柵部分44、處于帶有延伸到選擇柵26和控制柵部分44之間的區(qū)域的納米晶體層110的柵極介電質(zhì)112之上的選擇柵26、與選擇柵26和控制柵部分44的側(cè)面相鄰而不是在它們之間的側(cè)面的側(cè)壁間隔物118、以及覆蓋了選擇柵24和26以及控制柵部分42和44并且圍繞觸點70的夾層介電質(zhì)120。這示出了可以在常規(guī)分裂柵樣式中操作的一對分裂柵存儲器單元。
[0016]圖5圖示了穿過圖3中所示的截面5的分裂柵存儲器陣列10，其中示出了在有源區(qū)域18的襯底100內(nèi)的摻雜區(qū)域122，摻雜區(qū)域12是用于虛設(shè)單元。行帶40分別在處于柵介電質(zhì)108和112之上的選擇柵24和26之間延伸。行帶40處于納米晶體層128之上，該納米晶體層128在襯底100上并且還在行帶40和選擇柵24之間以及在行帶40和選擇柵26之間。夾層介電質(zhì)120覆蓋了行帶40、以及選擇柵24和26。這示出了控制柵部分42和44會聚以形成行帶40的結(jié)果。對于速度要求導(dǎo)致需要接觸選擇柵部分途徑通過陣列的情況，甚至在使用觸點的標(biāo)簽的情況下，陣列將需要被打開以便給觸點騰出空間。打開陣列的結(jié)果就是陣列中的不連續(xù)性，使得虛擬單元在不連續(xù)性的接口處通常是必要的。因為然后存在由于速度要求而無論如何都是必要的以便具有到選擇柵的觸點的虛擬單元位置，所以為了保持控制柵導(dǎo)體沿著行方向的連續(xù)性，就沒有控制柵部分42和44的會聚所要求的附加空間。
[0017]圖6圖示了穿過圖3中所示的截面6的分裂柵存儲器陣列10，其中示出了在分別與觸點62和64接觸的選擇柵24和26之間的段帶38。隔離區(qū)域138形成于襯底100內(nèi)。柵介電質(zhì)108和112被示出為處于選擇柵24和26下面，其中在柵介電質(zhì)是氧化物以及隔離138被氧化的情況下，選擇柵24和26可能不是可見的。納米晶體層132處于段帶38下面，其中它是控制柵導(dǎo)體30的一部分。觸點62和64分別接觸選擇柵24和26。層間介電質(zhì)120處于選擇柵24和26以及段帶38之上并且圍繞觸點62和64。這示出了可用于在一位置中制作接觸選擇柵24和26的觸點的空間，在該一位置中，它們與段帶38足夠遠(yuǎn)，通過延續(xù)行帶36和40，這就保持了控制柵導(dǎo)體30的連續(xù)性，其中行帶36和40進(jìn)而分別是控制柵部分32和34以及控制柵部分42和44的會聚。
[0018]因此，可以看出，對于形成到選擇柵的觸點可能已經(jīng)是必要的空間可以被用于避免不得不將選擇柵比另外要求的進(jìn)一步間隔開。在創(chuàng)建用于選擇柵觸點的空間的區(qū)域內(nèi)，這導(dǎo)致需要虛擬單元，制作用于觸點64和66的標(biāo)簽將潛在地使來自一個的標(biāo)簽太接近其它選擇柵。此外，標(biāo)簽本身就必須相互隔開。延伸標(biāo)簽不能在其它方向被延伸，這是因為控制柵在那個方向上與選擇柵重疊。因此，所描述和示出的陣列給選擇柵提供了觸點，而不需要額外選擇柵空間并且不需要標(biāo)簽，同時不危害性能。
[0019]目前應(yīng)了解提供了具有多個行的分裂柵存儲器陣列。所述分裂柵存儲器陣列進(jìn)一步包括分裂柵存儲器單元的第一段。所述第一段包括沿著所述第一段的第一行的第一多個分裂柵存儲器單元；所述第一段進(jìn)一步包括沿著所述第一段的第二行的第二多個分裂柵存儲器單元，其中所述第二行與所述第一行相鄰。所述第一段進(jìn)一步包括形成了所述第一多個分裂柵存儲器單元中的每個的控制柵的第一控制柵導(dǎo)體。所述第一段進(jìn)一步包括形成了所述第二多個分裂柵存儲器單元中的每個的控制柵的第二控制柵導(dǎo)體。所述第一段進(jìn)一步包括被物理地連接在所述第一控制柵導(dǎo)體和所述第二控制柵導(dǎo)體之間的行帶導(dǎo)體。所述分裂柵存儲器陣列進(jìn)一步包括分裂柵存儲器單元的第二段。所述第二段包括沿著所述第二段的第一行的第一多個分裂柵存儲器單元。所述第二段進(jìn)一步包括沿著所述第二段的第二行的第二多個分裂柵存儲器單元，其中所述第二段的所述第二行與所述第二段的所述第一行相鄰。所述第二段進(jìn)一步包括形成了所述第二段的所述第一多個分裂柵存儲器單元中的每個的控制柵的第一控制柵導(dǎo)體。所述第二段進(jìn)一步包括形成了所述第二段的所述第二多個分裂柵存儲器單元中的每個的控制柵的第二控制柵導(dǎo)體。所述第二段進(jìn)一步包括被物理地連接在所述第一控制柵導(dǎo)體和所述第二控制柵導(dǎo)體之間的行帶導(dǎo)體。所述分裂柵存儲器陣列進(jìn)一步包括被物理地連接在所述第一段的所述行帶導(dǎo)體和所述第二段的所述行帶導(dǎo)體之間的段帶導(dǎo)體。所述分裂柵存儲器陣列可以包括形成了所述第一段的所述第一多個分裂柵存儲器單元中的每個的選擇柵和所述第二段的所述第一多個分裂柵存儲器單元中的每個的選擇柵的第一選擇柵導(dǎo)體，以及形成了所述第一段的所述第二多個分裂柵存儲器單元中的每個的選擇柵和所述第二段的所述第二多個分裂柵存儲器單元中的每個的選擇柵的第二選擇柵導(dǎo)體，其中所述段帶導(dǎo)體位于所述第一選擇柵導(dǎo)體和所述第二選擇柵導(dǎo)體之間。所述分裂柵存儲器陣列可以被認(rèn)為所述段帶導(dǎo)體包括多晶硅。所述分裂柵存儲器陣列可以被認(rèn)為所述段帶導(dǎo)體形成在與所述第一段和第二段的所述第一控制柵導(dǎo)體和第二控制柵導(dǎo)體相同的多晶硅層內(nèi)。所述分裂柵存儲器陣列還可以包括被連接到所述第一段和所述第二段之間的所述第一選擇柵導(dǎo)體的第一觸點以及被連接到所述第一段和所述第二段之間的所述第二選擇柵導(dǎo)體的第二觸點，其中所述段帶導(dǎo)體位于所述第一觸點和第二觸點之間。所述分裂柵存儲器陣列可以被認(rèn)為所述第一段進(jìn)一步包括被所述第一段的所述第一控制柵導(dǎo)體和所述第一段的所述第二控制柵導(dǎo)體交叉的多個有源區(qū)域，其中每個交叉對應(yīng)于分裂柵存儲器單元；以及虛擬有源區(qū)域，其中所述行帶導(dǎo)體處于所述虛擬有源區(qū)域之上。所述分裂柵存儲器陣列可以被認(rèn)為所述第一段進(jìn)一步包括被連接到所述第一段的所述有源區(qū)域中的每個的第一源極/漏極觸點，所述第一源極/漏極觸點中的每個位于所述第一段的所述第一控制柵導(dǎo)體和所述第二控制柵導(dǎo)體之間。所述分裂柵存儲器陣列可以被認(rèn)為所述第一段進(jìn)一步包括被連接到所述第一段的所述有源區(qū)域中的每個的第二源極/漏極觸點，其中第一段的所述第二控制柵導(dǎo)體位于所述第二源極/漏極觸點和所述第一源極/漏極觸點之間。所述分裂柵存儲器陣列可以被認(rèn)為所述第一段的所述行帶導(dǎo)體基本垂直于所述第一段的所述第一控制柵導(dǎo)體和第二控制柵導(dǎo)體，并且所述第二段的所述行帶導(dǎo)體基本垂直于所述第二段的所述第一控制柵導(dǎo)體和第二控制柵導(dǎo)體。
[0020]還公開的是具有存儲器單元的第一行的分裂柵存儲器陣列。所述分裂柵存儲器陣列進(jìn)一步包括多個段以及具有存儲器單元的第二行，其中所述第二行與所述第一行相鄰。每個段包括所述第一行的第一多個存儲器單元、所述第二行的第二多個存儲器單元、形成了所述第一多個存儲器單元的每個存儲器單元的控制柵的第一控制柵部分，以及形成了所述第二多個存儲器單元的每個存儲器單元的控制柵的第二控制柵部分。所述第一控制柵部分和所述第二控制柵部分會聚到在所述多個段的相鄰段之間的單一控制柵部分。所述分裂柵存儲器陣列進(jìn)一步包括形成了所述第一多個存儲器單元的每個存儲器單元的選擇柵的第一選擇柵部分，以及形成了所述第一多個存儲器單元的每個存儲器單元的選擇柵的第二選擇柵部分。所述分裂柵存儲器陣列可以被認(rèn)為所述第一選擇柵部分形成了所述多個段的相鄰段的所述第一行的第三多個存儲器單元的選擇柵，以及所述第二選擇柵部分形成了所述多個段的所述相鄰段的所述第二行的第四多個存儲器單元的選擇柵。所述分裂柵存儲器陣列可以被認(rèn)為每個單一控制柵部分位于所述第一選擇柵部分和所述第二選擇柵部分之間。所述分裂柵存儲器陣列還可以包括被連接到所述多個段的相鄰段之間的所述第一選擇柵部分的第一觸點，以及所述分裂柵存儲器陣列進(jìn)一步可以包括被連接到所述多個段的相鄰段之間的所述第二選擇柵部分的第二觸點。所述分裂柵存儲器陣列可以被認(rèn)為相鄰段之間的每個單一控制柵部分位于所述相鄰段之間的所述第一觸點和所述第二觸點之間。所述分裂柵存儲器陣列可以被認(rèn)為每個段包括被所述第一控制柵部分和所述第二控制柵部分交叉的多個有源區(qū)域、第一虛擬有源區(qū)域以及第二虛擬有源區(qū)域，其中所述多個有源區(qū)域位于所述第一虛擬有源區(qū)域和第二虛擬有源區(qū)域之間。所述分裂柵存儲器陣列可以被認(rèn)為所述第一控制柵部分和第二控制柵部分之間的所述會聚位于所述多個相鄰段的相鄰段的所述多個有源區(qū)域之間。所述分裂柵存儲器陣列可以被認(rèn)為每個段包括被連接到所述第一控制柵部分和所述第二控制柵部分之間的所述多個有源區(qū)域中的每個的第一多個源極/漏極觸點，以及被連接到所述多個有源區(qū)域中的每個的第二多個源極/漏極觸點，其中所述第二控制柵部分和所述第二選擇柵部分位于所述第一多個源極/漏極觸點和所述第二多個源極/漏極觸點之間。所述分裂柵存儲器陣列可以被認(rèn)為所述單一控制柵部分形成在與所述第一控制柵部分和第二控制柵部分相同的多晶硅層內(nèi)。所述分裂柵存儲器陣列可以被認(rèn)為所述單一控制柵部分基本平行于所述第一控制柵部分和第二控制柵部分。
[0021]雖然在此參照具體實施例描述了本發(fā)明，但是如以下權(quán)利要求所陳述的，在不脫離本發(fā)明的范圍的情況下，可以進(jìn)行各種修改以及變化。例如，會聚的形式被示出為發(fā)生在90度角，但是不同的角也可以是有效的。而且，兩個虛擬有源區(qū)域被示出為與帶單元相關(guān)聯(lián)，但是附加虛擬有源區(qū)域也可以被使用。例如，兩個虛擬有源區(qū)域可以被平行添加并且在虛擬有源區(qū)域16和18之間，以便一個添加的虛擬有源區(qū)域?qū)⒃谟|點62和有源區(qū)域16之間行進(jìn)，以及另一個添加的虛擬有源區(qū)域?qū)⒃谔摂M有源區(qū)域18和觸點62之間行進(jìn)。因此，說明書以及附圖被認(rèn)為是說明性而不是狹義性的，并且所有這樣的修改意在被包括在本發(fā)明的范圍內(nèi)。關(guān)于具體實施例，在此描述的任何好處、優(yōu)點或解決方案都不意在被解釋為任何或所有權(quán)利要求的關(guān)鍵的、必需的、或必要的特征或元素。
[0022]在說明書和權(quán)利要求中的術(shù)語“前面”、“后面”、“頂部”、“底部”、“之上”、“下面”等等，如果具有的話，是用于描述性的目的并且不一定用于描述永久性的相對位置。應(yīng)了解術(shù)語的這種用法在適當(dāng)?shù)那闆r下是可以互換的，以便在此描述的實施例例如能夠在其它定向而不是在此說明或另外描述的那些定向上進(jìn)行操作。
[0023]而且，即使當(dāng)同一權(quán)利要求包括介紹性短語“一個或多個”或“至少一個”以及諸如“一”或“一個”的不定冠詞時，在權(quán)利要求中諸如“至少一個”以及“一個或多個”的介紹性短語的使用也不應(yīng)該被解釋成暗示通過不定冠詞“一”或“一個”引入的其它權(quán)利要求元素將包括這樣介紹的權(quán)利要求元素的任何特定權(quán)利要求限制成僅包含這樣的元素的發(fā)明。對于定冠詞的使用也是如此。
[0024]除非另有說明，使用諸如“第一”以及“第二”的術(shù)語來任意地區(qū)分這樣的術(shù)語描述的元素。因此，這些術(shù)語不一定旨在指示這樣的元素的時間或其它優(yōu)先次序。
【權(quán)利要求】
1.一種具有多個行的分裂柵存儲器陣列，包括: 分裂柵存儲器單元的第一段，包括: 沿著所述第一段的第一行的第一多個分裂柵存儲器單元； 沿著所述第一段的第二行的第二多個分裂柵存儲器單元，其中所述第二行與所述第一行相鄰； 第一控制柵導(dǎo)體，所述第一控制柵導(dǎo)體形成了所述第一多個分裂柵存儲器單元中的每個的控制柵； 第二控制柵導(dǎo)體，所述第二控制柵導(dǎo)體形成了所述第二多個分裂柵存儲器單元中的每個的控制柵；以及 行帶導(dǎo)體，所述行帶導(dǎo)體被物理地連接在所述第一控制柵導(dǎo)體和所述第二控制柵導(dǎo)體之間； 分裂柵存儲器單元的第二段，包括: 沿著所述第二段的第一行的第一多個分裂柵存儲器單元； 沿著所述第二段的第二行的第二多個分裂柵存儲器單元，其中所述第二段的所述第二行與所述第二段的所述第一行相鄰； 第一控制柵導(dǎo)體，所述第一控制柵導(dǎo)體形成了所述第二段的所述第一多個分裂柵存儲器單元中的每個的控制柵； 第二控制柵導(dǎo)體，所述第二控制柵導(dǎo)體形成了所述第二段的所述第二多個分裂柵存儲器單元中的每個的控制柵；以及 行帶導(dǎo)體，所述行帶導(dǎo)體被物理地連接在所述第一控制柵導(dǎo)體和所述第二控制柵導(dǎo)體之間；以及 段帶導(dǎo)體，所述段帶導(dǎo)體被物理地連接在所述第一段的所述行帶導(dǎo)體和所述第二段的所述行帶導(dǎo)體之間。
2.根據(jù)權(quán)利要求1所述的分裂柵存儲器陣列，進(jìn)一步包括: 第一選擇柵導(dǎo)體，所述第一選擇柵導(dǎo)體形成了所述第一段的所述第一多個分裂柵存儲器單元中的每個的選擇柵和所述第二段的所述第一多個分裂柵存儲器單元中的每個的選擇柵；以及 第二選擇柵導(dǎo)體，所述第二選擇柵導(dǎo)體形成了所述第一段的所述第二多個分裂柵存儲器單元中的每個的選擇柵和所述第二段的所述第二多個分裂柵存儲器單元中的每個的選擇柵； 其中所述段帶導(dǎo)體位于所述第一選擇柵導(dǎo)體和所述第二選擇柵導(dǎo)體之間。
3.根據(jù)權(quán)利要求1所述的分裂柵存儲器陣列，其中所述段帶導(dǎo)體包括多晶硅。
4.根據(jù)權(quán)利要求3所述的分裂柵存儲器陣列，其中所述段帶導(dǎo)體形成在與所述第一段和第二段的所述第一控制柵導(dǎo)體和第二控制柵導(dǎo)體相同的多晶硅層內(nèi)。
5.根據(jù)權(quán)利要求3所述的分裂柵存儲器陣列，進(jìn)一步包括: 第一觸點，所述第一觸點被連接到所述第一段和所述第二段之間的所述第一選擇柵導(dǎo)體；以及 第二觸點，所述第二觸點被連接到所述第一段和所述第二段之間的所述第二選擇柵導(dǎo)體，其中所述段帶導(dǎo)體位于所述第一觸點和第二觸點之間。
6.根據(jù)權(quán)利要求1所述的分裂柵存儲器陣列，其中所述第一段進(jìn)一步包括: 多個有源區(qū)域，所述多個有源區(qū)域被所述第一段的所述第一控制柵導(dǎo)體和所述第一段的所述第二控制柵導(dǎo)體交叉，其中每個交叉對應(yīng)于分裂柵存儲器單元；以及 虛擬有源區(qū)域，其中所述行帶導(dǎo)體處于所述虛擬有源區(qū)域之上。
7.根據(jù)權(quán)利要求6所述的分裂柵存儲器陣列，其中所述第一段進(jìn)一步包括: 第一源極/漏極觸點，所述第一源極/漏極觸點被連接到所述第一段的所述有源區(qū)域中的每個，所述第一源極/漏極觸點中的每個位于所述第一段的所述第一控制柵導(dǎo)體和所述第二控制柵導(dǎo)體之間。
8.根據(jù)權(quán)利要求7所述的分裂柵存儲器陣列，其中所述第一段進(jìn)一步包括: 第二源極/漏極觸點，所述第二源極/漏極觸點被連接到所述第一段的所述有源區(qū)域中的每個，其中所述第一段的所述第二控制柵導(dǎo)體位于所述第二源極/漏極觸點和所述第一源極/漏極觸點之間。
9.根據(jù)權(quán)利要求1所述的分裂柵存儲器陣列，其中所述第一段的所述行帶導(dǎo)體基本垂直于所述第一段的所述第一控制柵導(dǎo)體和第二控制柵導(dǎo)體，并且所述第二段的所述行帶導(dǎo)體基本垂直于所述第二段的所述第一控制柵導(dǎo)體和第二控制柵導(dǎo)體。
10.一種分裂柵存儲器陣列，包括: 具有存儲器單元的第一行； 具有存儲器單元的第二行，其中所述第二行與所述第一行相鄰；以及 多個段，其中每個段包括: 所述第一行的第一多個存儲器單元， 所述第二行的第二多個存儲器單元， 第一控制柵部分，所述第一控制柵部分形成了所述第一多個存儲器單元的每個存儲器單元的控制柵，以及 第二控制柵部分，所述第二控制柵部分形成了所述第二多個存儲器單元的每個存儲器單元的控制柵， 其中所述第一控制柵部分和所述第二控制柵部分會聚到在所述多個段的相鄰段之間的單一控制柵部分。
11.根據(jù)權(quán)利要求10所述的分裂柵存儲器陣列，進(jìn)一步包括: 第一選擇柵部分，所述第一選擇柵部分形成了所述第一多個存儲器單元的每個存儲器單元的選擇柵；以及 第二選擇柵部分，所述第二選擇柵部分形成了所述第一多個存儲器單元的每個存儲器單元的選擇柵。
12.根據(jù)權(quán)利要求11所述的分裂柵存儲器陣列，其中所述第一選擇柵部分形成了所述多個段的相鄰段的所述第一行的第三多個存儲器單元的選擇柵，并且所述第二選擇柵部分形成了所述多個段的所述相鄰段的所述第二行的第四多個存儲器單元的選擇柵。
13.根據(jù)權(quán)利要求11所述的分裂柵存儲器陣列，其中每個單一控制柵部分位于所述第一選擇柵部分和所述第二選擇柵部分之間。
14.根據(jù)權(quán)利要求11所述的分裂柵存儲器陣列，進(jìn)一步包括: 第一觸點，所述第一觸點被連接到所述多個段的相鄰段之間的所述第一選擇柵部分；以及 第二觸點，所述第二觸點被連接到所述多個段的相鄰段之間的所述第二選擇柵部分。
15.根據(jù)權(quán)利要求14所述的分裂柵存儲器陣列，其中相鄰段之間的每個單一控制柵部分位于所述相鄰段之間的所述第一觸點和所述第二觸點之間。
16.根據(jù)權(quán)利要求11所述的分裂柵存儲器陣列，其中每個段包括: 多個有源區(qū)域，所述多個有源區(qū)域被所述第一控制柵部分和所述第二控制柵部分交叉； 第一虛擬有源區(qū)域；以及 第二虛擬有源區(qū)域，其中所述多個有源區(qū)域位于所述第一虛擬有源區(qū)域和第二虛擬有源區(qū)域之間。
17.根據(jù)權(quán)利要求16所述的分裂柵存儲器陣列，其中所述第一控制柵部分和第二控制柵部分之間的所述會聚位于所述多個相鄰段的相鄰段的所述多個有源區(qū)域之間。
18.根據(jù)權(quán)利要求16所述的分裂柵存儲器陣列，其中每個段包括: 第一多個源極/漏極觸點，所述第一多個源極/漏極觸點被連接到所述第一控制柵部分和所述第二控制柵部分之間的所述多個有源區(qū)域中的每個；以及 第二多個源極/漏極觸點，所述第二多個源極/漏極觸點被連接到所述多個有源區(qū)域中的每個，其中所述第二控制柵部分和所述第二選擇柵部分位于所述第一多個源極/漏極觸點和所述第二多個源極/漏極觸點之間。
19.根據(jù)權(quán)利要求10所述的分裂柵存儲器陣列，其中所述單一控制柵部分形成在與所述第一控制柵部分和第二控制柵部分相同的多晶硅層內(nèi)。
20.根據(jù)權(quán)利要求10所述的分裂柵存儲器陣列，其中所述單一控制柵部分基本平行于所述第一控制柵部分和第二控制柵部分。
【文檔編號】H01L27/115GK104134670SQ201410182736
【公開日】2014年11月5日 申請日期:2014年4月30日 優(yōu)先權(quán)日:2013年4月30日
【發(fā)明者】簡·A·耶特, 洪莊敏, 康承泰, 羅納德·J·希茲德克 申請人:飛思卡爾半導(dǎo)體公司