半導(dǎo)體器件的標(biāo)準(zhǔn)單元的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件的標(biāo)準(zhǔn)單元。半導(dǎo)體器件的標(biāo)準(zhǔn)單元具有第一和第二相對邊界以及第三和第四相對邊界，并且包括形成于半導(dǎo)體襯底內(nèi)的第一有源區(qū)域和第二有源區(qū)域。所述第一有源區(qū)域和第二有源區(qū)域是分別與所述第一邊界和第二邊界的第一預(yù)定距離(a)。柵電極形成于所述第一有源區(qū)域和第二有源區(qū)域之上。第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界形成，并且分別是與所述第一邊界和第二邊界的第一預(yù)定距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第二預(yù)定距離(b)。第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述第四邊界形成，并且分別是與所述第一邊界和第二邊界的第一預(yù)定距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第三預(yù)定距離(b')。
【專利說明】半導(dǎo)體器件的標(biāo)準(zhǔn)單元

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件，更具體地說，涉及在半導(dǎo)體器件內(nèi)使用的標(biāo)準(zhǔn)單元。

【背景技術(shù)】
[0002]系統(tǒng)級(jí)設(shè)計(jì)人員經(jīng)常使用市售的設(shè)計(jì)工具，包括電子設(shè)計(jì)自動(dòng)化(EDA)和計(jì)算機(jī)輔助設(shè)計(jì)(CAD)工具來將不同的邏輯功能集成到集成電路(IC)中。IC的例子包括微處理器、微控制器單元(MCU)、片上系統(tǒng)(SoC)以及專用集成電路(ASIC)。使用標(biāo)準(zhǔn)單元方法，邏輯功能在IC中得到實(shí)現(xiàn)。標(biāo)準(zhǔn)單元包括多個(gè)晶體管，即，被用于實(shí)現(xiàn)邏輯功能的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。邏輯功能可包括布爾函數(shù)(例如，“與”、“或”和“非”)、存儲(chǔ)函數(shù)(例如，觸發(fā)器、鎖存器和緩沖器)以及數(shù)字組合函數(shù)(例如，復(fù)用器和解復(fù)用器)。
[0003]每一個(gè)標(biāo)準(zhǔn)單元具有預(yù)定幾何形狀(寬度和高度)。EDA和CAD設(shè)計(jì)工具包括庫(稱為標(biāo)準(zhǔn)單元庫)，它存儲(chǔ)了這些邏輯功能的標(biāo)準(zhǔn)單元定義。在半導(dǎo)體器件的設(shè)計(jì)期間，設(shè)計(jì)工具基于邏輯設(shè)計(jì)和工藝參數(shù)(即，標(biāo)準(zhǔn)單元的尺寸和寬度)從單元庫選擇了一個(gè)或多個(gè)標(biāo)準(zhǔn)單元，并把單元放置在行和列中。一旦完成放置，半導(dǎo)體器件設(shè)計(jì)被模擬、驗(yàn)證并隨后將其轉(zhuǎn)移到芯片(即，形成于硅內(nèi))。
[0004]圖1A-圖1C是第一到第三常規(guī)標(biāo)準(zhǔn)單元102a_102c (統(tǒng)稱為標(biāo)準(zhǔn)單元102)的示意性布局圖。第一標(biāo)準(zhǔn)單元102a可以是邏輯“與”功能，第二標(biāo)準(zhǔn)單元102b是邏輯“或”功能，而第三標(biāo)準(zhǔn)單元102c是邏輯“非”功能。
[0005]第一標(biāo)準(zhǔn)單元102a包括形成于襯底(未示出)之上的第一有源區(qū)域和第二有源區(qū)域104a、104b (統(tǒng)稱為有源區(qū)域104)。柵(聚)電極條106a被部署在第一有源區(qū)域和第二有源區(qū)域104a、104b之上。柵電極條106a形成了帶有第一有源區(qū)域104a的第一 MOS器件以及帶有第二有源區(qū)域104b的第二 MOS器件。如那些本領(lǐng)域所屬技術(shù)人員了解的，在標(biāo)準(zhǔn)單元102內(nèi)，每一個(gè)柵電極106形成了帶有一個(gè)有源區(qū)域104的P-類型MOS (PMOS)器件和帶有相對有源區(qū)域104的N-類型MOS(NMOS)器件。
[0006]類似地，第二標(biāo)準(zhǔn)單元102b包括形成于襯底之上的第三有源區(qū)域和第四有源區(qū)域104c和104d，并且柵電極條106b和106c被部署在第三有源區(qū)域和第四有源區(qū)域104c和104d之上以形成第三MOS器件和第四MOS器件。第三標(biāo)準(zhǔn)單元102c還具有形成于襯底之上的第五和第六有源區(qū)域104e和104f，并且柵電極條106d、106e和106f被部署在第五和第六有源區(qū)域104e和104f之上以形成第五MOS器件和第六MOS器件。
[0007]每一個(gè)標(biāo)準(zhǔn)單元102具有在預(yù)定距離沿著其外周延伸的邊界。邊界包括第一邊界、第二邊界、第三邊界和第四邊界。第一邊界和第二邊界位于標(biāo)準(zhǔn)單元102的相對端上。第三邊界和第四邊界也位于標(biāo)準(zhǔn)單元102的相對端上。如可以看到的，第一邊界到第四邊界類似于矩形的邊。第一有源區(qū)域104a處于與第一邊界的距離(a)處，并且第二有源區(qū)域104b處于與第二邊界的距離(a’)處。第一有源區(qū)域和第二有源區(qū)域104a和104b處于與第三邊界的距離(b)處并且處于與第四邊界的距離(b’)處。第三有源區(qū)域104c處于與第一邊界的距離(c)處，并且第四有源區(qū)域104d處于與第二邊界的距離(c’)處。第三有源區(qū)域和第四有源區(qū)域104c和104d處于與第三邊界的距離(d)處和處于與第四邊界的距離(d’)處。第五有源區(qū)域104e處于與第一邊界的距離(e)處，并且第六有源區(qū)域104f處于與第二邊界的距離(e’)處。第五和第六有源區(qū)域104e和104f處于與第三邊界的距離(f)處和處于與第四邊界的距離(f’)處。
[0008]柵電極106和對應(yīng)的有源區(qū)域104之間的區(qū)域被填充有淺槽隔離(STI)區(qū)域。當(dāng)MOS器件彼此靠近形成的時(shí)候，所需的STI量較少，反之亦然。由于STI引入壓縮應(yīng)力，所以更寬的STI增加了 PMOS器件的性能，并降低了 NMOS器件的性能，而窄的STI表現(xiàn)出完全相反的效果。
[0009]在器件設(shè)計(jì)期間，設(shè)計(jì)工具將標(biāo)準(zhǔn)單元102放置在行和列中以實(shí)現(xiàn)相應(yīng)的邏輯功能。例如，如圖2A所示，第一和第二標(biāo)準(zhǔn)單元102a和102b水平地鄰接，S卩，第一標(biāo)準(zhǔn)單元102a的第四邊界與第二標(biāo)準(zhǔn)單元102b的第三邊界重疊。第一有源區(qū)域和第二有源區(qū)域104a和104b與重疊邊界的距離(b’)基本上不同于第三有源區(qū)域和第四有源區(qū)域104c和104d與重疊邊界的距離(d)。這種差異影響了由不同寬度的STI所提供的應(yīng)力影響，這就惡化了載流子遷移率和飽和電流，并引入延遲和泄露，從而降低了 MOS器件的整體性能。當(dāng)?shù)谝缓偷诙?biāo)準(zhǔn)單元102a和102b垂直地鄰接的時(shí)候，即，如圖2B所示，當(dāng)?shù)谝粯?biāo)準(zhǔn)單元102a的第二邊界與第二標(biāo)準(zhǔn)單元102b的第一邊界重疊的時(shí)候，該問題仍然存在。為了避免由于垂直鄰接的應(yīng)力影響，虛擬擴(kuò)散層108形成于重疊邊界(如圖2B所示)之上。然而，虛擬擴(kuò)散層108增大了標(biāo)準(zhǔn)單元以及IC的面積開銷。
[0010]鑒于上述情況，就需要減少由STI的變化寬度引起的應(yīng)力改變、改進(jìn)載流子遷移率和飽和電流、減少延遲和泄露、改進(jìn)標(biāo)準(zhǔn)單元的整體性能并且克服現(xiàn)有標(biāo)準(zhǔn)單元的上述局限性的標(biāo)準(zhǔn)單元設(shè)計(jì)。

【專利附圖】

【附圖說明】
[0011]當(dāng)結(jié)合附圖閱讀的時(shí)候，本發(fā)明的優(yōu)選實(shí)施例的以下詳細(xì)描述將被更好的理解。本發(fā)明通過舉例的方式被說明并且不受限于附圖，在附圖中相同的參考符號(hào)表示相同的元素。
[0012]圖1A、圖1B和圖1C是常規(guī)標(biāo)準(zhǔn)單元的示意性布局圖。
[0013]圖2A和圖2B是描繪了水平和垂直地鄰接的常規(guī)標(biāo)準(zhǔn)單元的示意性布局圖。
[0014]圖3A、圖3B和圖3C是根據(jù)本發(fā)明的實(shí)施例的標(biāo)準(zhǔn)單元的示意性布局圖。
[0015]圖4A和圖4B是根據(jù)本發(fā)明的實(shí)施例的描繪了水平和垂直地鄰接的標(biāo)準(zhǔn)單元的示意性布局圖。
[0016]圖5是根據(jù)本發(fā)明的實(shí)施例的多晶體管標(biāo)準(zhǔn)單元的示意性布局圖。

【具體實(shí)施方式】
[0017]附圖的詳細(xì)描述旨在作為本發(fā)明的當(dāng)前優(yōu)選實(shí)施例的描述，而并非旨在表示可以實(shí)施本發(fā)明的唯一形式。但應(yīng)了解，相同或等同功能可以通過不同實(shí)施例來實(shí)現(xiàn)，其中這些實(shí)施例旨在被包括在本發(fā)明的精神和范圍內(nèi)。
[0018]在本發(fā)明的實(shí)施例中，提供了一種半導(dǎo)體器件。所述半導(dǎo)體器件包括矩形標(biāo)準(zhǔn)單元，所述矩形標(biāo)準(zhǔn)單元被限定在半導(dǎo)體襯底內(nèi)并且具有第一邊界、第二邊界、第三邊界和第四邊界。所述第一邊界和第二邊界處于所述標(biāo)準(zhǔn)單元的相對端上，并且所述第三邊界和第四邊界處于所述標(biāo)準(zhǔn)單元的相對端上。所述標(biāo)準(zhǔn)單元包括多個(gè)有源區(qū)域，所述多個(gè)有源區(qū)域包括形成于所述半導(dǎo)體襯底內(nèi)的第一有源區(qū)域和第二有源區(qū)域。所述第一有源區(qū)域和第二有源區(qū)域分別具有與所述第一邊界和第二邊界的第一間隔距離(a)。至少一個(gè)柵電極條形成于所述第一有源區(qū)域和第二有源區(qū)域之上。第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第二間隔距離(b)。同樣，第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述第四邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第三間隔距離(b’)。
[0019]在本發(fā)明的另一個(gè)實(shí)施例中，提供了一種半導(dǎo)體器件。所述半導(dǎo)體器件包括矩形標(biāo)準(zhǔn)單元，所述矩形標(biāo)準(zhǔn)單元被限定在半導(dǎo)體襯底內(nèi)并且具有第一邊界、第二邊界、第三邊界和第四邊界。所述第一邊界和第二邊界處于所述標(biāo)準(zhǔn)單元的相對端上，并且所述第三邊界和第四邊界處于所述標(biāo)準(zhǔn)單元的相對端上。所述標(biāo)準(zhǔn)單元包括多對有源區(qū)域，所述多個(gè)有源區(qū)域?qū)Πㄐ纬捎谒霭雽?dǎo)體襯底內(nèi)的第一對有源區(qū)域和第二對有源區(qū)域。每一對有源區(qū)域包括分別具有與所述第一邊界和第二邊界的第一間隔距離(a)的第一有源區(qū)域和第二有源區(qū)域。至少一個(gè)柵電極條形成于所述第一對有源區(qū)域和第二對有源區(qū)域中的每一個(gè)之上。第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)。所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一對有源區(qū)域的第二間隔距離(b)。第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)。所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述第四邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第二對有源區(qū)域的第三間隔距離(b’)。
[0020]在本發(fā)明的又一個(gè)實(shí)施例中，提供了一種半導(dǎo)體器件。所述半導(dǎo)體器件包括第一矩形標(biāo)準(zhǔn)單元和第二矩形標(biāo)準(zhǔn)單元，所述第一矩形標(biāo)準(zhǔn)單元和第二矩形標(biāo)準(zhǔn)單元被限定在半導(dǎo)體襯底內(nèi)并且每一個(gè)具有第一邊界、第二邊界、第三邊界和第四邊界。所述第一邊界和第二邊界處于所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元中的每一個(gè)的相對端上，并且所述第三邊界和第四邊界處于所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元中的每一個(gè)的相對端上。所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元相鄰接以便所述第一標(biāo)準(zhǔn)單元的第四邊界與所述第二標(biāo)準(zhǔn)單元的所述第三邊界重疊以形成重疊邊界。所述第一標(biāo)準(zhǔn)單元包括第一有源區(qū)域和第二有源區(qū)域，所述第一有源區(qū)域和第二有源區(qū)域形成于所述半導(dǎo)體襯底內(nèi)并且分別具有與所述第一邊界和第二邊界的第一間隔距離(a)。第一柵電極條形成于所述第一有源區(qū)域和第二有源區(qū)域之上。第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第二間隔距離(b)。第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述重疊邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第三間隔距離(b’)。所述第二標(biāo)準(zhǔn)單元包括第三有源區(qū)域和第四有源區(qū)域，所述第三有源區(qū)域和第四有源區(qū)域形成于所述半導(dǎo)體襯底內(nèi)并且分別具有與所述第一邊界和第二邊界的第一間隔距離(a)和與所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層的第四間隔距離(C)。第二柵電極條形成于所述第三有源區(qū)域和第四有源區(qū)域之上。第五虛擬擴(kuò)散層和第六虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第五虛擬擴(kuò)散層和第六虛擬擴(kuò)散層沿著所述第四邊界延伸并且具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第三有源區(qū)域和第四有源區(qū)域的第五間隔距離(C’)。
[0021]本發(fā)明的各種實(shí)施例提供了半導(dǎo)體器件的標(biāo)準(zhǔn)單元。所述半導(dǎo)體器件具有第一邊界、第二邊界、第三邊界和第四邊界，其中所述第一邊界和第二邊界彼此相對并且所述第三邊界和第四邊界彼此相對。所述標(biāo)準(zhǔn)單元包括多個(gè)有源區(qū)域，所述多個(gè)有源區(qū)域包括了成于所述半導(dǎo)體襯底內(nèi)的第一有源區(qū)域和第二有源區(qū)域。至少一個(gè)柵電極形成于所述第一有源區(qū)域和第二有源區(qū)域之上。所述第一有源區(qū)域和第二有源區(qū)域在于所述第一邊界和第二邊界的預(yù)定距離處形成。而且，第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界形成，并且分別處于與所述第一邊界和第二邊界的所述第一預(yù)定距離處和處于與所述第一有源區(qū)域和第二有源區(qū)域的第二預(yù)定距離處。類似地，第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述第四邊界形成，并且處于與所述第一邊界和第二邊界的所述第一預(yù)定距離處和處于與所述第一有源區(qū)域和第二有源區(qū)域的第三預(yù)定距離處。當(dāng)兩個(gè)這樣的標(biāo)準(zhǔn)單元垂直地鄰接的時(shí)候(通過重疊第一標(biāo)準(zhǔn)單元的所述第二邊界和第二標(biāo)準(zhǔn)單元的所述第一邊界)，所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元的第二有源區(qū)域和第一有源區(qū)域與重疊邊界等距，這就減小了由STI區(qū)域(在有源區(qū)域、柵電極和虛擬擴(kuò)散層之間填充的)的不同寬度引起的應(yīng)力影響并改進(jìn)了載流子遷移率和飽和電流。標(biāo)準(zhǔn)單元的延遲和泄露也被降低了，這就改進(jìn)了標(biāo)準(zhǔn)單元的整體性能。
[0022]當(dāng)兩個(gè)這樣的標(biāo)準(zhǔn)單元水平地鄰接的時(shí)候(通過重疊第一標(biāo)準(zhǔn)單元的所述第二邊界和第二標(biāo)準(zhǔn)單元的所述第一邊界)，處于重疊邊界之上的虛擬擴(kuò)散層減小了由所述第一有源區(qū)域和第二有源區(qū)域以及第三有源區(qū)域和第四有源區(qū)域與重疊邊界的不同距離而引起的應(yīng)力影響，并進(jìn)一步改進(jìn)了標(biāo)準(zhǔn)單元的性能。
[0023]參照圖3A-圖3C，圖3A-圖3C示出了根據(jù)本發(fā)明的實(shí)施例的第一至第三標(biāo)準(zhǔn)單元302a-302c的示意性布局圖。在本發(fā)明的各種實(shí)施例中，第一至第三標(biāo)準(zhǔn)單元302a_302c表示邏輯函數(shù)，包括布爾函數(shù)(例如，“與”、“或”和“非”)、存儲(chǔ)函數(shù)(觸發(fā)器、鎖存器和緩沖器)以及數(shù)字組合函數(shù)(例如，復(fù)用器和解復(fù)用器)。如從附圖中可以看到的，標(biāo)準(zhǔn)單元302a通常形狀是矩形，并且因此具有4個(gè)邊，標(biāo)示為1-4。
[0024]第一標(biāo)準(zhǔn)單元302a包括形成于半導(dǎo)體襯底(未示出)之上的第一有源區(qū)域和第二有源區(qū)域304a和304b。柵電極條306a被部署在有源區(qū)域304a和304b之上。柵電極條306a形成了帶有第一有源區(qū)域304a的第一 MOS器件以及帶有第二有源區(qū)域304b的第二MOS器件。每一個(gè)柵電極306形成了帶有有源區(qū)域304的P-類型MOS (PMOS)器件和帶有相對有源區(qū)域304的N-類型MOS (NMOS)器件。一對PMOS和NMOS器件被稱為互補(bǔ)-MOS (CMOS)晶體管，并且標(biāo)準(zhǔn)單元可包括多個(gè)CMOS晶體管。形成PMOS和NMOS器件的過程是那些本領(lǐng)域所屬技術(shù)人員公知的。
[0025]類似地，第二標(biāo)準(zhǔn)單元302b包括形成于所述襯底之上的第三有源區(qū)域和第四有源區(qū)域304c和304d。柵電極條306b和306c被部署在第三有源區(qū)域和第四有源區(qū)域304c和304d之上并與其形成了第三和第四MOS器件。第三標(biāo)準(zhǔn)單元302c包括形成于所述襯底之上的第五和第六有源區(qū)域304e和304f。柵電極條306d、306e和306f被部署在第五和第六有源區(qū)域304e和304f之上并與其形成了第五和第六MOS器件。
[0026]每一個(gè)標(biāo)準(zhǔn)單元302具有沿著其外圍在預(yù)定距離處延伸的邊界。所述邊界包括位于標(biāo)準(zhǔn)單元302相對端上的第一邊界和第二邊界以及同樣位于標(biāo)準(zhǔn)單元302其他相對端上的第三邊界和第四邊界。第一標(biāo)準(zhǔn)單元302a進(jìn)一步包括4個(gè)虛擬擴(kuò)散層308a-308d，其中虛擬擴(kuò)散層308a和308b沿著第三邊界被部署，并且虛擬擴(kuò)散層308c和308d沿著第四邊界被部署。類似地，第二標(biāo)準(zhǔn)單元302b包括4個(gè)虛擬擴(kuò)散層308e-308h，其中虛擬擴(kuò)散層308e和308f沿著第三邊界被部署，并且虛擬擴(kuò)散層308g和308h沿著第四邊界被部署。第三標(biāo)準(zhǔn)單元302c包括4個(gè)虛擬擴(kuò)散層3081-3081，其中虛擬擴(kuò)散層308i和308 j沿著第三邊界被部署，并且虛擬擴(kuò)散層308k和3081沿著第四邊界被部署。在本發(fā)明的各種實(shí)施例中，虛擬擴(kuò)散層308具有關(guān)于部署它們的邊界對稱的寬度。
[0027]對于第一標(biāo)準(zhǔn)單元302a，虛擬擴(kuò)散層308a和308c處于與第一邊界的距離(a)處，并且虛擬擴(kuò)散層308b和308d處于與第二邊界的距離(a)處。第一有源區(qū)域和第二有源區(qū)域304a和304b分別處于與第一邊界和第二邊界的距離(a)處。第一有源區(qū)域和第二有源區(qū)域304a和304b分別處于與虛擬擴(kuò)散層308a和308b的距離(b)處和處于與虛擬擴(kuò)散層308c和308d的距離(b，)處。對于第二標(biāo)準(zhǔn)單元302b，虛擬擴(kuò)散層308e和308g處于與第一邊界的距離(a)處，并且虛擬擴(kuò)散層308f和308h處于與第二邊界的距離(a)處。第三有源區(qū)域和第四有源區(qū)域304c和304d分別處于與第一邊界和第二邊界的距離(a)處、分別與虛擬擴(kuò)散層308e和308f的距離(c)處和與虛擬擴(kuò)散層308g和308h的距離(c’)處。對于第三標(biāo)準(zhǔn)單元302c，虛擬擴(kuò)散層308i和308k處于與第一邊界的距離(a)處，并且虛擬擴(kuò)散層308 j和3081處于與第二邊界的距離(a)處。第五和第六有源區(qū)域304e和304f分別處于與第一邊界和第二邊界的距離(a)處、與虛擬擴(kuò)散層308i和308j的距離(d)處和與虛擬擴(kuò)散層308k和3081的距離(d，)處。
[0028]在有源區(qū)域304、對應(yīng)的柵電極306和虛擬擴(kuò)散層308之間的區(qū)域被填充有淺溝槽(STI)區(qū)域。填充STI的過程在本領(lǐng)域是公知的。
[0029]在半導(dǎo)體器件設(shè)計(jì)期間，多個(gè)標(biāo)準(zhǔn)單元302垂直且水平地鄰接以形成列和行來實(shí)現(xiàn)電路設(shè)計(jì)。圖4A示出了第一和第二標(biāo)準(zhǔn)單元302a和302b的垂直鄰接，即第一標(biāo)準(zhǔn)單元302a的第二邊界與第二標(biāo)準(zhǔn)單元302b的第一邊界重疊。在這種情況下，第二和第三有源區(qū)域304b和304c與重疊邊界等距(a)，這就減小了由STI的不同寬度引起的應(yīng)力影響(沿著垂直方向)并改進(jìn)了載流子遷移率和飽和電流，并減小了標(biāo)準(zhǔn)單元302的延遲和泄露電流，從而改進(jìn)了標(biāo)準(zhǔn)單元302的整體性能。
[0030]圖4B中示出了第一和第二標(biāo)準(zhǔn)單元302a和302b的水平鄰接，其中第一標(biāo)準(zhǔn)單元302a的第四邊界與第二標(biāo)準(zhǔn)單元302b的第三邊界重疊。對于水平鄰接，兩個(gè)虛擬擴(kuò)散層(圖5中所示的402a和402b)沿著重疊邊界被部署并且具有與虛擬擴(kuò)散層308c和308d或308e和308f的排列相同的排列。虛擬擴(kuò)散層402a和402b進(jìn)一步減小了由第一有源區(qū)域和第二有源區(qū)域104a和104b以及第三有源區(qū)域和第四有源區(qū)域104c和104d與重疊邊界的不同距離引起的應(yīng)力影響(沿著水平方向)并進(jìn)一步改進(jìn)了 MOS器件的整體性能。
[0031]圖5是根據(jù)本發(fā)明的替代實(shí)施例的多晶體管標(biāo)準(zhǔn)單元502的示意性布局圖。標(biāo)準(zhǔn)單元502包括形成于半導(dǎo)體襯底(未示出)之上的第一至第六有源區(qū)域504a-504f。被部署在第一有源區(qū)域和第二有源區(qū)域504a和504b之上的柵電極條506a形成了第一對PMOS和NMOS器件，即第一 CMOS晶體管。被部署在第二和第三有源區(qū)域504c和504d之上的柵電極條506b和506c形成了第二對PMOS和NMOS器件，即第二 CMOS晶體管。被部署在第四和第五有源區(qū)域504e和504f之上的柵電極條506d_506f形成了第三對PMOS和NMOS器件，即第三CMOS晶體管。標(biāo)準(zhǔn)單元502進(jìn)一步包括4個(gè)虛擬擴(kuò)散層508a-508d上，其中虛擬擴(kuò)散層508a和508b沿著第三邊界被部署，并且虛擬擴(kuò)散層508c和508d沿著第四邊界被部署。虛擬擴(kuò)散層508a和508c處于與第一邊界的距離(a)處，并且虛擬擴(kuò)散層508b和508d處于與第二邊界的距離(a)處。第一、第三、第五有源區(qū)域504a、504c和504e處于與第一邊界的距離(a)處，并且第二、第四、第六有源區(qū)域508b、504d和504f處于與第二邊界的距離(a)處。第一有源區(qū)域和第二有源區(qū)域504a和504b處于與虛擬擴(kuò)散層508a和508b的距離(b)處，并且第五和第六有源區(qū)域504e和504f處于與虛擬擴(kuò)散層508c和508d的距離(b’)處。第三有源區(qū)域和第四有源區(qū)域504c和504d分別處于與第一有源區(qū)域和第二有源區(qū)域504a和504b的距離(c)處、以及處于與第五和第六有源區(qū)域504e和504f的距離(c’)處。對于本領(lǐng)域所屬技術(shù)人員來說將顯而易見的是，標(biāo)準(zhǔn)單元502可以包括多于三個(gè)CMOS晶體管。
[0032]在此使用的術(shù)語是僅僅為了描述特定實(shí)施例并且不旨在限定本發(fā)明的示例實(shí)施例。如在此使用的，單數(shù)形式“一”、“一個(gè)”和“所述”也旨在包括復(fù)數(shù)形式，除非上下文明確表示。進(jìn)一步將了解，如在此使用的術(shù)語“包括”和/或“具有”指定了規(guī)定特征、整數(shù)、步驟、操作、元件和/或組件的存在，但是沒有排除一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操作、元件、組件和/或其組合的存在。應(yīng)了解，雖然術(shù)語第一、第二等等以及水平和垂直被用于描述各種元件，但是這些元件不應(yīng)受限于這些術(shù)語。這些術(shù)語僅被用于將一個(gè)元件和另一個(gè)元件區(qū)分開。例如，在不脫離本發(fā)明的示例實(shí)施例的范圍的情況下，第一元件可以被叫做第二元件，并且同樣，第二元件也可以被叫做第二元件。如在此使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)關(guān)聯(lián)列出的術(shù)語的任何組合和所有組合。
[0033]雖然說明并描述了本發(fā)明的各種實(shí)施例，但是將清楚的是，本發(fā)明不僅限于這些實(shí)施例。如權(quán)利要求中所描述的，在不脫離本發(fā)明的精神和范圍的情況下，各種修改、變化、變體、替換以及等同物對本領(lǐng)域所屬技術(shù)人員來說將是顯而易見的。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 矩形標(biāo)準(zhǔn)單元，所述矩形標(biāo)準(zhǔn)單元被限定在半導(dǎo)體襯底內(nèi)并且具有第一邊界、第二邊界、第三邊界和第四邊界，其中所述第一邊界和第二邊界處于所述標(biāo)準(zhǔn)單元的相對端上，并且其中所述第三邊界和第四邊界處于所述標(biāo)準(zhǔn)單元的相對端上，所述標(biāo)準(zhǔn)單元包括: 多個(gè)有源區(qū)域，所述多個(gè)有源區(qū)域包括形成于所述半導(dǎo)體襯底內(nèi)的第一有源區(qū)域和第二有源區(qū)域，并且分別具有與所述第一邊界和第二邊界的第一間隔距離(a)； 至少一個(gè)柵電極條，所述至少一個(gè)柵電極條形成于所述第一有源區(qū)域和第二有源區(qū)域之上； 第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層，所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第二間隔距離(b);以及 第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層，所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述第四邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第三間隔距離(b’)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括淺槽隔離(STI)區(qū)域，所述淺槽隔離(STI)區(qū)域在所述第一有源區(qū)域和所述第一虛擬擴(kuò)散層和第三虛擬擴(kuò)散層之間、以及在所述第二有源區(qū)域和所述第二虛擬擴(kuò)散層和第四虛擬擴(kuò)散層之間填充。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層具有關(guān)于所述第三邊界對稱的寬度。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層具有關(guān)于所述第四邊界對稱的寬度。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一有源區(qū)域和第二有源區(qū)域具有相反導(dǎo)電性。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中所述至少一個(gè)柵電極條和所述第一有源區(qū)域形成了第一金屬氧化物半導(dǎo)體(MOS)器件，并且所述至少一個(gè)柵電極條和所述第二有源區(qū)域形成了第二 MOS器件。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述第一MOS器件和第二 MOS器件各自包括P-類型MOS (PMOS)器件和N-類型MOS (NMOS)器件中的至少一個(gè)。
8.—種半導(dǎo)體器件,包括: 矩形標(biāo)準(zhǔn)單元，所述矩形標(biāo)準(zhǔn)單元被限定在半導(dǎo)體襯底內(nèi)并且具有第一邊界、第二邊界、第三邊界和第四邊界，其中所述第一邊界和第二邊界處于所述標(biāo)準(zhǔn)單元的相對端上，并且所述第三邊界和第四邊界處于所述標(biāo)準(zhǔn)單元的相對端上，所述標(biāo)準(zhǔn)單元包括: 多對有源區(qū)域，所述多個(gè)有源區(qū)域?qū)Πㄐ纬捎谒霭雽?dǎo)體襯底內(nèi)的第一對有源區(qū)域和第二對有源區(qū)域，其中每一對有源區(qū)域包括分別具有與所述第一邊界和第二邊界的第一間隔距離(a)的第一有源區(qū)域和第二有源區(qū)域； 至少一個(gè)柵電極條，所述至少一個(gè)柵電極條形成于所述第一對有源區(qū)域和第二對有源區(qū)域中的每一個(gè)之上； 第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層，所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一對有源區(qū)域的第二間隔距離(b);以及 第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層，所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述第四邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第二對有源區(qū)域的第三間隔距離(b’)。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進(jìn)一步包括淺槽隔離(STI)區(qū)域，所述淺槽隔離(STI)區(qū)域在所述第一對有源區(qū)域和所述第一虛擬擴(kuò)散層和第三虛擬擴(kuò)散層之間、以及在所述第二對有源區(qū)域和所述第二虛擬擴(kuò)散層和第四虛擬擴(kuò)散層之間填充。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層具有關(guān)于所述第三邊界對稱的寬度。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層具有關(guān)于所述第四邊界對稱的寬度。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述第一有源區(qū)域和第二有源區(qū)域具有相反導(dǎo)電性。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中所述至少一個(gè)柵電極條和所述第一有源區(qū)域形成了第一金屬氧化物半導(dǎo)體(MOS)器件，并且所述至少一個(gè)柵電極條和所述第二有源區(qū)域形成了第二 MOS器件。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述第一MOS器件和第二 MOS器件各自包括P-類型MOS (PMOS)器件和N-類型MOS (匪OS)器件中的至少一個(gè)。
15.—種半導(dǎo)體器件,包括: 第一矩形標(biāo)準(zhǔn)單元和第二矩形標(biāo)準(zhǔn)單元，所述第一矩形標(biāo)準(zhǔn)單元和第二矩形標(biāo)準(zhǔn)單元被限定在半導(dǎo)體襯底內(nèi)并且每一個(gè)具有第一邊界、第二邊界、第三邊界和第四邊界，其中所述第一邊界和第二邊界處于所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元中的每一個(gè)的相對端上，并且其中所述第三邊界和第四邊界處于所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元中的每一個(gè)的相對端上，并且其中所述第一標(biāo)準(zhǔn)單元和第二標(biāo)準(zhǔn)單元相鄰接以便所述第一標(biāo)準(zhǔn)單元的第四邊界與所述第二標(biāo)準(zhǔn)單元的所述第三邊界重疊以形成重疊邊界，并且其中所述第一標(biāo)準(zhǔn)單元包括: 第一有源區(qū)域和第二有源區(qū)域，所述第一有源區(qū)域和第二有源區(qū)域形成于所述半導(dǎo)體襯底內(nèi)并且分別具有與所述第一邊界和第二邊界的第一間隔距離(a)； 第一柵電極條，所述第一柵電極條形成于所述第一有源區(qū)域和第二有源區(qū)域之上； 第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層，所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第一虛擬擴(kuò)散層和第二虛擬擴(kuò)散層沿著所述第三邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第二間隔距離(b);以及 第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層，所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層沿著所述重疊邊界延伸并且分別具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第一有源區(qū)域和第二有源區(qū)域的第三間隔距離(b’)。并且其中所述第二標(biāo)準(zhǔn)單元包括: 第三有源區(qū)域和第四有源區(qū)域，所述第三有源區(qū)域和第四有源區(qū)域形成于所述半導(dǎo)體襯底內(nèi)并且分別具有與所述第一邊界和第二邊界的第一間隔距離(a)和與所述第三虛擬擴(kuò)散層和第四虛擬擴(kuò)散層的第四間隔距離(C); 第二柵電極條，所述第二柵電極條形成于所述第三有源區(qū)域和第四有源區(qū)域之上；以及 第五虛擬擴(kuò)散層和第六虛擬擴(kuò)散層，所述第五虛擬擴(kuò)散層和第六虛擬擴(kuò)散層形成于所述半導(dǎo)體襯底內(nèi)，其中所述第五虛擬擴(kuò)散層和第六虛擬擴(kuò)散層沿著所述第四邊界延伸并且具有與所述第一邊界和第二邊界的所述第一間隔距離(a)和與所述第三有源區(qū)域和第四有源區(qū)域的第五間隔距離(C’)。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，進(jìn)一步包括淺槽隔離(STI)區(qū)域，所述淺槽隔離(STI)區(qū)域在所述第一有源區(qū)域和所述第一虛擬擴(kuò)散層和第三虛擬擴(kuò)散層之間、在所述第二有源區(qū)域和所述第二虛擬擴(kuò)散層和第四虛擬擴(kuò)散層之間、在所述第三有源區(qū)域和所述第三虛擬擴(kuò)散層和第五虛擬擴(kuò)散層之間、以及在所述第四有源區(qū)域和所述第四虛擬擴(kuò)散層和第六虛擬擴(kuò)散層之間填充。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述第一有源區(qū)域和第二有源區(qū)域以及所述第三有源區(qū)域和第四有源區(qū)域各自具有相反導(dǎo)電性。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述第一柵電極條和所述第一有源區(qū)域和第二有源區(qū)域形成了第一金屬氧化物半導(dǎo)體(MOS)器件和第二金屬氧化物半導(dǎo)體器件，并且所述第二柵電極條和所述第三有源區(qū)域和第四有源區(qū)域形成了第三MOS器件和第四MOS器件。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一MOS器件、第二 MOS器件、第三MOS器件和第四MOS器件各自包括P-類型MOS (PMOS)器件和N-類型MOS (NMOS)器件中的至少一個(gè)。
【文檔編號(hào)】H01L27/105GK104134666SQ201410181587
【公開日】2014年11月5日 申請日期:2014年4月30日 優(yōu)先權(quán)日:2013年4月30日
【發(fā)明者】安基特·賈殷, 維卡斯·特里帕蒂 申請人:飛思卡爾半導(dǎo)體公司