半導體器件及其制造方法
【專利摘要】一種半導體器件包括器件載體以及附接至器件載體的半導體芯片。此外，半導體器件包括具有凹陷的蓋體。蓋體包括半導體材料并且附接至器件載體以使得半導體芯片容納在凹陷中。
【專利說明】半導體器件及其制造方法

【背景技術(shù)】
[0001] 半導體器件制造商堅持致力于提高它們產(chǎn)品的通用性和性能，并同時降低它們的 制造成本。半導體器件制造中的一個重要方面是封裝半導體芯片。如本領(lǐng)域技術(shù)人員所知 曉的那樣，在晶片上制造集成電路，隨后單片化晶片以生產(chǎn)半導體芯片。一個或多個半導體 芯片布置在封裝中以保護它們免受環(huán)境和物理影響。封裝也涉及將半導體芯片電極電耦合 至半導體器件的外部端子。期望以低成本提供高性能器件的封裝方法。

【專利附圖】

【附圖說明】
[0002] 包括附圖以提供對于實施例的進一步理解，并且包括在以及構(gòu)成本說明書的一部 分。附圖示出了實施例以及與說明書一起用于解釋實施例的原理。隨著參照以下詳細說明 書而變得更好地理解，將易于知曉其它實施例和許多實施例的有意的優(yōu)點。附圖的元件無 需按照相對比例繪制。相同的附圖標記對應于相同的部件。
[0003] 圖1示意性示出了示例性半導體器件的剖視圖。
[0004] 圖2A至圖2J示意性示出了制造半導體器件的方法的示例性工藝的剖視圖。
[0005] 圖3A至圖3B示意性示出了制造半導體器件的方法的示例性工藝的剖視圖。
[0006] 圖4A至圖4B示意性示出了制造半導體器件的方法的示例性工藝的剖視圖。
[0007] 圖5示意性示出了示例性半導體器件的剖視圖。
[0008] 圖6示意性示出了示例性半導體器件的剖視圖。
[0009] 圖7示意性示出了示例性半導體器件的剖視圖。
[0010] 圖8A至圖8E示意性示出了制造半導體器件的方法的示例性工藝的剖視圖。
[0011] 圖9示意性示出了示例性半導體器件的剖視圖。
[0012] 圖10A至圖10B是在晶片層級上制造半導體器件的方法的示例性工藝的透視圖。

【具體實施方式】
[0013] 在以下詳細說明書中，對附圖做出參考標記，其形成附圖的一部分，以及借由可以 實施本發(fā)明的說明具體實施例的方式示出了附圖。在這點上，方向性術(shù)語，諸如"頂部"、"底 部"、"左側(cè)"、"右側(cè)"、"上部"、"下部"等等用于所述附圖的朝向。因為實施例的部件可以定 位于大量不同的朝向，使用方向性術(shù)語以用于說明的目的并且并非是限定性的。應該理解， 可以不脫離本發(fā)明的范圍而采用其它實施例或者做出結(jié)構(gòu)上或邏輯上改變。因此以下詳細 說明并非視作限定性，以及由所附權(quán)利要求限定本發(fā)明的范圍。
[0014] 應該理解的是在此所述的各個示例性實施例的特征可以相互組合，除非明確給出 相反指示或者除非技術(shù)上限制。
[0015] 如在本說明書中所采用的，術(shù)語"鍵合"、"附接"、"連接"、"耦合"和/或"電耦合" 并非意味著元件必需直接接觸在一起；插入的元件或?qū)涌梢苑謩e提供在"鍵合"、"附接"、 "連接"、"耦合"和/或"電耦合"的元件之間。
[0016] 以下所述的半導體器件包含一個或多個半導體芯片?？梢酝ㄟ^不同技術(shù)制造半導 體芯片，并且可以包括例如集成電路、電光學電路或電機械電路和/或無源器件。
[0017] 半導體芯片可以包括集成電路，諸如例如邏輯集成電路、控制電路、微處理器、存 儲器件、功率器件等等。
[0018] 特別地，可以涉及具有垂直結(jié)構(gòu)的半導體芯片，也即可以制造半導體芯片以使得 電流可以沿垂直于半導體芯片的主表面的方向流動。具有垂直結(jié)構(gòu)的半導體芯片在其兩個 主表面上具有電極，也即在其頂側(cè)和底側(cè)上(底層在此也稱作背側(cè))。
[0019] 半導體芯片可以例如是功率半導體芯片。功率半導體芯片可以具有垂直結(jié)構(gòu)。 垂直功率半導體芯片可以例如是構(gòu)造為功率M0SFET (金屬氧化物半導體場效應晶體管)、 IGBT (絕緣柵極型雙極晶體管)、JFET (結(jié)型柵極場效應晶體管)、功率雙極晶體管或功率二 極管。借由示例的方式，功率M0SFET的源極電極和柵極電極可以位于前側(cè)主表面上，而功 率M0SFET的漏極電極可以設(shè)置在背側(cè)主表面上。
[0020] 半導體芯片無需由特定半導體材料制造，例如 可以包含并非半導體的無機和/或有機材料，諸如例如絕緣體、塑料或金屬。
[0021] 半導體芯片可以具有電極，其允許與包含在半導體芯片中的集成電路或功率器件 電接觸。電極可以包括施加至半導體芯片的半導體材料的一個或多個金屬層。金屬層可以 制造為具有任何期望的幾何形狀以及任何期望的材料組分。金屬層可以例如是覆蓋了區(qū)域 的層或焊區(qū)的形式。借由示例的方式，可以使用能夠形成焊料鍵合或擴散焊料鍵合的任何 所需的金屬作為材料，例如Cu、Ni、NiSn、Au、Ag、Pt、Pd、In、Sn以及一個或多個這些金屬的 合金。金屬層無需是純凈的或者僅由一種材料制造，也即包含在金屬層中的材料的各種成 分和濃度是可能的。
[0022] 在此所述的半導體器件可以包括器件載體。一個或多個半導體芯片安裝在器件 載體上。在一個實施例中，器件載體可以包括半導體材料或者由半導體材料制成，例如硅。 在一些實施例中，器件載體可以包括可以在至少一個主表面上至少部分地具有金屬層的半 導體材料。在一些實施例中，器件載體可以包括可以在至少一個主表面上至少部分地具有 電絕緣層的半導體材料，絕緣層可以包括例如二氧化硅、氮化硅、氧化鋁等等中的一種或多 種。
[0023] 在其它一些實施例中，器件載體可以是金屬板或薄片，諸如例如引線框架的裸片 焊盤。金屬板或薄片可以由任何金屬或金屬合金制成，例如銅或銅合金。在其它一些實施例 中，器件載體可以由有機或無機材料的絕緣層制成，例如塑料或陶瓷。例如，器件可以包括 涂覆具有金屬層的塑料層。該器件載體可以包括單層PCB (印刷電路板）或多層PCB。PCB 可以具有至少一個絕緣層以及附接至絕緣層的構(gòu)造金屬薄層。通常在環(huán)氧樹脂、聚四氟乙 烯、芳族聚酰胺纖維或碳纖維的基底上制成絕緣層，并且可以包括一個或多個增強元件，諸 如纖維墊，例如玻璃或碳纖維。在其它一些實施例中，器件載體可以包括涂覆具有金屬層的 陶瓷板，例如金屬鍵合的陶瓷襯底。借由示例的方式，器件載體可以是DCB (直接銅鍵合)陶 瓷襯底。
[0024] 在此所述的半導體器件包括蓋體。在此涉及的蓋體可以包括或者可以由半導體材 料制成。借由示例的方式，蓋體可以由體半導體材料制成。蓋體可以例如是具有凹陷的半 導體芯片，例如具有凹陷的Si、SiC、SiGe、GaAs、GaN芯片。
[0025] 圖1示出了示例性半導體器件100。半導體器件100包括器件載體110,半導體芯 片130和蓋體150。半導體芯片130可以附接至器件載體110的上表面110a。蓋體150具 有凹陷151，半導體芯片130容納在其中。此外，蓋體150附接至器件載體110。也即，蓋體 150和器件載體110可以限定空腔160,半導體芯片130容納在空腔中。
[0026] 更具體地，形成在蓋體150中的凹陷151可以限定蓋體150的側(cè)壁152,其部分地 或者完全地圍繞凹陷150。側(cè)壁152可以包括安裝在器件載體110上的底表面152a。如借 由以下更詳細示例的方式所解釋說明的那樣，蓋體150的側(cè)壁152的底表面152a可以通過 粘附層、氧化物鍵合層（圖1中未示出）等等而鍵合至器件載體110的上表面ll〇a。
[0027] 蓋體150可以包括或者由半導體材料制成。更具體地，蓋體150可以是體半導體 部分，其中通過合適的材料移除工藝形成凹陷151，合適的材料移除工藝諸如例如蝕刻，特 別是各向異性蝕刻、化學蝕刻、干法蝕刻、濕法蝕刻、特別是各向異性的干法或濕法蝕刻、反 應離子蝕刻，機械加工，例如研磨、切割等等，或者微結(jié)構(gòu)領(lǐng)域已知的其它技術(shù)。
[0028] 器件載體110也可以包括或者由半導體材料制成。借由示例的方式，蓋體150和 器件載體110均可以由相同的半導體材料制成，例如蓋體150和/或器件載體110可以包 括硅或者由硅制成。具體地，器件載體110可以例如是硅芯片，而蓋體150可以例如是（凹 陷的）娃芯片。
[0029] 借由示例的方式，器件載體110和/或蓋體150可以包括單晶硅或多晶硅，或者由 單晶硅或多晶硅制成。更具體地，器件載體110可以例如是體半導體部分。也可能的是器 件載體110可以包括其它類型的載體或者由其它類型的載體制成，諸如例如如上所述的引 線框架、PCB或金屬鍵合陶瓷襯底。
[0030] 在器件載體100包括單晶硅或多晶硅或者由單晶硅或多晶硅制成的情形中，也可 能的是蓋體150可以包括其它類型材料或者由其它類型材料制成，例如諸如塑料模塑化合 物等等的絕緣材料。
[0031] 半導體芯片130可以安裝在器件載體110的上表面110a上。借由示例的方式，器 件載體110的上表面ll〇a可以是平坦的，從而導致半導體芯片130的下主表面130a和側(cè) 壁152的底表面152a可以基本上在相同的平面中延伸。
[0032] 半導體器件100的尺寸可以在廣泛范圍內(nèi)變化。在下文中X和Y表示橫向方向， 而Z涉及正交于器件載體110的上表面110a的方向。借由示例的方式，凹陷151可以具有 在側(cè)壁的底表面152a與凹陷151的內(nèi)表面151a之間沿著方向Z測量得到的深度D，該厚度 等于或大于50 μ m、80 μ m、200 μ m、500 μ m、1000 μ m、2000 μ m。另一方面，深度D可以等于或 小于 2000μπι、1000μπι、500μπι、200μπι、80μπι、50μπι。蓋體 151 的深度 D 可以取決于半導 體芯片130的厚度Ts，并且可以例如大于Ts。
[0033] 蓋體150在方向Z上的在凹陷151之上的厚度標記為ΤΙ。T1可以等于或大于 200 μ m、350 μ m、500 μ m、1000 μπι。此夕卜，T1 可以等于或小于 2000 μ m、1000 μ m、500 μ m、 350 μ m、200 μ m〇
[0034] 蓋體150在方向Z上的總高度標記為Η。H可以等于、大于或小于D和T1的任何 前述數(shù)值，當添加為H = D+T1時。
[0035] 半導體芯片130可以具有由Ws標記的橫向尺寸或?qū)挾取s可以等于或大于1mm、 2mm、5mm、10mm。此外，Ws可以等于或小于10mm、5mm、2mm、lmm。Ws可以例如沿方向X或Y測 量。
[0036] 半導體器件100的寬度可以由半導體器件100的最大橫向尺寸限定，并且由Wd標 記。Wd可以對應于器件載體110的最大橫向尺寸，或者可以對應于蓋體150的最大橫向尺 寸。如借由圖1中示例的方式所表示，沿一個(例如X)或兩個(例如X、Y)橫向方向的器件 載體110和蓋體150的橫向尺寸也可以相等。以下將進一步詳細解釋，可以在從多個器件 陣列(參見圖10B)切去半導體器件100的情形中獲得在一個或兩個橫向方向上的蓋體150 和器件載體110的相等的橫向尺寸。評(1可以大于1.5111111、5111111、1〇11、3〇11、5〇]1。此外，￥(1可以 小于 5cm、3cm、lcm、5mm、L 5mm〇
[0037] 如以下將進一步詳細解釋說明的那樣，可以設(shè)計半導體器件100以包括如下所述 的變形例和/或附加細節(jié)。應該理解，如果沒有明確給出相反指示或者由于技術(shù)限制而不 可行，則以下借由示例方式解釋的所有細節(jié)可以與半導體器件1〇〇組合。
[0038] 圖2A至圖2J示出了制造半導體器件200的示例性方法的工藝階段。應該注意， 圖2A至圖2J中所示的制造階段可以理解作為簡化形式，因為可以使用這些附圖中并未示 出的額外動作。另一方面，圖2A至圖2J中所示的一些動作可以省略或者替換為其它工藝 動作。特別地，以下結(jié)合附圖3A至附圖3B以及圖4A至圖4B中所示的實施例進一步解釋 說明一些可能的變形例。此外，可以修改或者相反地變更所述工藝階段的順序。
[0039] 根據(jù)圖2A，可以提供器件載體110。在一個實施方式中，器件載體110可以具有 平坦的板的形狀，例如半導體芯片、塑料板、陶瓷板或金屬板。如圖2B中所示，芯片鍵合層 210可以位于器件載體110的上表面110a上。芯片鍵合層210可以包括例如粘合劑、焊料 材料、金屬顆粒、包含金屬顆粒的有機膏劑等等。
[0040] 根據(jù)圖2C，半導體芯片130附接至器件載體110?？梢岳缤ㄟ^粘附鍵合、焊接、 擴散焊接、燒結(jié)等等附接半導體芯片130。應該注意，芯片鍵合層210可以是導電的或者可 以是電絕緣的。在備選的實施方式中，多個半導體芯片130可以附接至器件載體110。
[0041] 半導體芯片130可以具有暴露在半導體芯片130的下主表面130a處的底電極 131。借由示例的方式，半導體芯片130可以配置作為垂直功率半導體芯片，并且可以包括 功率二極管或功率晶體管，例如功率M0SFET、IGBT、JFET或功率雙極晶體管。在功率M0SFET 或JFET的情形中，底電極131可以例如是漏極電極。在功率雙極晶體管的情形中，底電極 131可以例如是集電極電極，并且在功率二極管的情形中底電極可以例如是陰極。
[0042] 半導體芯片130具有與下主表面130a相對的上主表面130b。絕緣材料的層220 可以設(shè)置在上主表面130b之上?？梢詷?gòu)造絕緣材料的層220。借由示例的方式，可以構(gòu)造 絕緣材料的層220以包括第一部分220a、第二部分220b和第三部分220c。
[0043] 絕緣材料的層220可以例如包括硬鈍化層或者是硬鈍化層，諸如氧化硅、氮化硅 或氮氧化硅混合層。此外，絕緣層220可以包括聚合物層，例如由將要經(jīng)由光刻而直接或間 接構(gòu)造的材料制成，例如光致抗蝕劑、諸如例如SU8，聚酰亞胺，疊層，印制的聚合物，BCB (苯 環(huán)丁烯)，聚對二甲苯，聚降冰片烯，環(huán)氧樹脂或其它有機材料。
[0044] 根據(jù)圖2D，蓋體150放置在器件載體110和半導體芯片130之上。蓋體150具有 凹陷151，例如結(jié)合圖1如上所述而設(shè)計、劃定尺寸以及制造。為了避免重復，參照對應的說 明。
[0045] 蓋體150可以通過蓋體鍵合層230固定至器件載體110。蓋體鍵合層230可以例 如包括粘附材料或焊料材料。在其它一些實施方式中，例如如果器件載體110和蓋體150 均包括半導體材料或者由半導體材料制成，半導體材料例如硅，則蓋體鍵合層230可以例 如是半導體氧化物鍵合層。
[0046] 應該注意，絕緣材料的層220可以適配成具有厚度Ti (參見圖1，在Z方向上）以 支撐蓋體150的凹陷151的內(nèi)表面151a。換言之，Ti = D - Ts，其中Ti可以是由如上所 述D和Ts的數(shù)值的范圍所限定的數(shù)值范圍。
[0047] 絕緣層240可以覆蓋蓋體150的外表面151b。借由示例的方式，絕緣層240可以 包括聚合物層，聚合物層由例如將要經(jīng)由光刻直接或間接構(gòu)造的材料制成，例如光致抗蝕 齊U，諸如例如SU8,聚酰亞胺，疊層，印刷的聚合物，BCB (苯環(huán)丁烯)，聚對二甲苯，聚降冰片 烯，環(huán)氧樹脂或其它有機材料。
[0048] 如圖2E所示，隨后可以構(gòu)造絕緣層240。例如可以通過光刻圖案化或者通過直接 激光束圖案化而執(zhí)行構(gòu)造。也可能的是絕緣層240施加在預構(gòu)造的設(shè)計中，例如通過使用 印刷或?qū)盈B技術(shù)。
[0049] 構(gòu)造的絕緣層240可以用作掩模層，以便從構(gòu)造工藝所產(chǎn)生的絕緣層240中的開 口 241下方從蓋體150移除半導體材料。更具體地，蝕刻可以通過開口 241施加至包含在 蓋體150中的半導體材料。諸如例如反應離子蝕刻、化學蝕刻、干法蝕刻、濕法蝕刻、激光燒 蝕之類的常規(guī)蝕刻技術(shù)可以施加至蓋體150。
[0050] 如圖2F所示，可以形成穿過蓋體150的厚度的接觸孔153。此外，可以施加例如 用于移除材料的另一工藝的蝕刻工藝以形成穿過絕緣材料的層220的穿通孔221，或者更 具體地例如穿過層220的部分220a、220b、220c。如圖2F所示，穿過蓋體150的接觸孔153 和與接觸孔153對準并且穿過絕緣材料的層220的穿通孔241可以例如暴露半導體芯片 130的上主表面130b。通常而言，蓋體150具有至少一個開口（例如接觸孔153)，半導體芯 片130例如其上表面130b的一部分通過該至少一個開口而暴露。
[0051] 接觸孔153和/或穿通孔221的內(nèi)表面可以至少部分地被絕緣材料層(未示出)覆 蓋。取決于制造工藝，絕緣材料層可以例如僅覆蓋蓋體150的接觸孔153的側(cè)壁。這可以 例如是當在蝕刻了穿過絕緣材料的層220的穿通孔221之前施加絕緣材料層時的情形(這 示例性的兩步孔形成工藝未示出在圖2F中）。根據(jù)其它一些實施例，覆蓋了接觸孔153和/ 或穿通孔221的側(cè)壁的絕緣材料層（未示出）到達了半導體芯片130的上主表面130b。借 由示例的方式，絕緣材料層可以由這些材料制成或者絕緣材料層可以包括，例如氧化娃、氮 化硅、氮氧化硅、聚合物（由例如SU8、聚酰亞胺、疊層、印刷聚合物、BCB (苯環(huán)丁烯)、環(huán)氧樹 脂或其它有機材料制成)。
[0052] 此外，如圖2G所示，穿硅通孔（TSV) 134可以形成為與例如接觸孔153和穿通孔 221的一個和多個對準。TSV134可以暴露半導體芯片130的底電極131。
[0053] 此外，TSV134的側(cè)壁可以由絕緣材料和/或阻擋層覆蓋(未示出）。絕緣材料可以 由例如氮化硅、氧化硅、氮氧化硅、聚合物(例如SU8、聚酰亞胺）等等制成，或者可以包括上 述材料。阻擋層材料可以由這些材料制成或者可以包括例如TiN、TaN、TiW等等。
[0054] 如圖2H所示，電接觸260隨后可以施加至半導體芯片130的上主表面130b。可 以通過穿過蓋體開口（例如接觸孔153)并且可選地穿過穿孔221沉積金屬至半導體芯片 130的上主表面130b上而施加電接觸260。電接觸260的金屬可以沉積在位于半導體芯片 130的上主表面130b的頂電極(未示出）上。這些頂電極(未示出）可以或者在之前半導體 晶片處理工藝期間預制造，或者可以通過在沉積電接觸的金屬之前穿過接觸孔153和穿通 孔221處理半導體芯片130的上主表面130b而在蓋體放置之后形成。
[0055] 借由示例的方式，位于電接觸260下方并且與其電連接的頂芯片電極(未示出）在 半導體芯片130是例如功率M0SFET和JFET的情形中可以是源極電極和柵極電極。在半導 體芯片130是IGBT的情形中，頂芯片電極可以例如是發(fā)射極電極和柵極電極。在半導體芯 片130是雙極晶體管的情形中，頂芯片電極可以是發(fā)射極電極和基極電極。在半導體芯片 130是功率二極管的情形中，頂芯片電極可以是二極管的陽極。
[0056] 應該注意，對于如上所述所有功率應用而言，高達5、50、100、500或1000￥或甚至 更高的電壓可以施加在頂芯片電極和底芯片電極之間。
[0057] 進一步參照圖2H，可以通過穿過接觸孔153并且例如穿過穿通孔221沉積金屬 261進入TSV134中而形成導電TSV134?？梢岳缭谟糜谛纬呻娊佑|260的相同金屬沉積 動作內(nèi)執(zhí)行導電TSV134的形成。也即，可以通過例如相同的金屬材料261和相同的金屬沉 積方法而執(zhí)行電接觸260形成和TSV134填充。
[0058] 隨后，可以形成半導體器件200的外部端子。可以有多種可能性以生成外部端子。 借由示例的方式，如圖21所示，可以由導電材料270填充接觸孔153以及例如穿通孔221。
[0059] 無電電鍍的工藝可以用于由導電材料270填充接觸孔153和穿通孔221。在無電 電鍍中，現(xiàn)有技術(shù)中也稱作化學電鍍，首先，可以形成在電接觸260的頂表面上籽晶層(未 示出）?？梢岳缬赦Z或其它合適的材料制成籽晶層。在電接觸260的表面可以用作自身 的籽晶層的情形中也可以省略籽晶層的施加。借由示例的方式，可以通過激光束照射電接 觸260的頂表面以用于激活所照射的表面。
[0060] 隨后，如圖21所示，金屬(通常為鎳或銅）可以沉積在籽晶層(未示出）或者電接觸 260的已激活表面上?？梢酝ㄟ^無電電鍍施加導電材料270的金屬，例如通過將半導體器 件浸入用于金屬沉積的無電化學浴中。導電材料270的上表面270a可以低于絕緣層240 的上表面240a (凹）或高于絕緣層240的上表面240a (凸）。接著，可以施加在約300°C至 400°C的溫度步進以便于減小所沉積金屬例如銅或鎳的比電阻率。
[0061] 可以通過僅從電接觸260的頂表面260a開始電鍍，或者可以從電接觸260的頂表 面260a以及接觸孔153的側(cè)壁開始電鍍。例如，在該情形中，空隙可以保留在導電材料270 中，這可以或者掩埋在導電材料270內(nèi)，或者可以抵達導電材料270的上表面270a。
[0062] 例如諸如金或銀的貴金屬之類的導電材料的薄層275可以可選地施加至導電材 料270的頂部上，如圖2J所示。導電材料270的上表面，或者如果施加了貴金屬層275,則 貴金屬層275可以用作外部端子，以用于將半導體器件200電連接至外部應用，諸如例如電 連接至應用板。
[0063] 用于施加外部端子至半導體器件200的許多其它可能性是可行的。借由示例的方 式，可以使用印刷方法，諸如例如絲網(wǎng)印刷、模板印刷或噴墨印刷，或可以使用滴涂。此外， 如圖3A和圖3B所示，焊料也可以用作導電材料270和/或用于形成電接觸260。
[0064] 更具體地，圖3A示出了可以等同于圖2J所示半導體器件200的半導體器件300， 不同之處在于一個或多個焊料沉積物380例如焊料球或焊料膏劑(未示出)可以填充進入接 觸孔153中并且例如進入穿通孔221中。焊料沉積物380隨后經(jīng)受熱處理以回流焊料沉積 物380。該回流動作可以導致接觸孔153,并且例如穿通孔221被焊料材料381完全填充。 焊料材料381的已暴露上表面可以突出由絕緣層240的上表面240a所限定的平面(或者更 通常的，半導體器件200的上表面)。焊料材料381可以用于后續(xù)的回流工藝以將半導體器 件200連接至外部應用，例如用戶的應用板。
[0065] 應該注意，在圖2A至圖2B所示的工藝中，事實上可以例如從頂方向（也即面對蓋 體150的外側(cè)表面151a的方向(例如在Z方向上))執(zhí)行所有方法動作，包括例如TSV形成、 頂電極形成、電接觸260形成、接觸孔153填充等等。此外，可以例如在蓋體150經(jīng)由蓋體 鍵合層230而牢固地固定至器件載體110之后執(zhí)行所有這些工藝。然而，也可能的是，可以 在將蓋體150安裝至器件載體110之前執(zhí)行一個、多個或者所有所述工藝。特別地，可以在 晶片或芯片層級預制造頂芯片電極(未示出），可以在晶片或芯片層級預制造 TSV134,可以 在芯片或晶片層級預制造電接觸260,以及可以在例如蓋體150放置在器件載體110頂部上 并且半導體芯片130與其附接之前在芯片或晶片層級預制造穿過蓋體150的接觸孔153。 應該注意，如果蓋體150在如上所述的一個或多個工藝之后附接至器件載體110,可能需要 將蓋體150鍵合至器件載體110的任何提高的溫度不可以超過臨界溫度，否則這將危害在 之前工藝動作期間所形成的結(jié)構(gòu)。另一方面，例如如圖3B所示，必需在低于臨界溫度的溫 度下執(zhí)行回流工藝，在臨界溫度下蓋體150將從器件載體110脫離。
[0066] 圖4A至圖4B示出了制造半導體器件400的工藝方法的方法動作。工藝可以類似 于結(jié)合圖2A至圖3B如上所述的工藝。然而，與圖2D相反，在將蓋體150附接，例如膠合、 焊料鍵合或氧化物鍵合至器件載體110之前，制造 TSV134和電接觸260,參見圖4B。
[0067] 隨后，類似于圖2E中所示的工藝，可以構(gòu)造附圖4B中所示的絕緣層240以用于形 成與電接觸260垂直對準的開口 241。此外，可以例如通過使用構(gòu)造的絕緣層240用作掩模 層而形成接觸孔153,參見圖2F。對于進一步處理，為了避免重復，借由示例的方式參照結(jié) 合圖2H至圖3B如上所述的工藝。
[0068] 例如如圖5所示，在半導體器件500的一個實施例中，可以設(shè)計蓋體150以自我支 撐，也即僅經(jīng)由蓋體150的側(cè)壁152由通過器件載體110支撐蓋體150。
[0069] 圖6示出了可以用于支撐蓋體150的附加的和/或備選的支撐結(jié)構(gòu)。半導體器件 600可以包括第一支撐結(jié)構(gòu)，用于支撐包含了半導體芯片130的蓋體150的內(nèi)表面151a。此 夕卜，該第一支撐結(jié)構(gòu)可以進一步包括絕緣材料的層220 (參見圖2A至圖4B)，和/或突出在 絕緣材料的層220的上表面之上的構(gòu)成整體所需的柱體222,和/或在蓋體150的內(nèi)表面 151a處蓋體150的構(gòu)成整體所需的突出部155或156?？梢岳缬山^緣材料的層220支撐 構(gòu)成整體所需的突出部155,并且可以由半導體芯片130直接支撐構(gòu)成整體所需的突出部 156。此外，可以由第二支撐結(jié)構(gòu)支撐蓋體150的內(nèi)表面151a，第二支撐結(jié)構(gòu)包括例如由蓋 體150整體形成的托腳部分157,并且托腳部分157在蓋體150與半導體器件600的器件載 體110之間的凹陷151的輪廓內(nèi)延伸。
[0070] 圖7示出了半導體器件700,包括在蓋體150的凹陷151的內(nèi)表面151a與器件載 體110之間延伸的托腳部分710。可以在將蓋體150放置在半導體芯片130和器件載體110 之上之前在器件載體110上制造托腳部分710。借由示例的方式，可以通過沉積金屬結(jié)構(gòu) 或諸如熱固塑料的有機材料結(jié)構(gòu)而形成托腳部分710,例如是具有合適的高度的柱體，例如 高度對應于凹陷151的深度D (例如加上蓋體鍵合層230的厚度)。例如如果器件載體110 是半導體芯片，則也可以通過半導體構(gòu)造方法制造托腳部分710。
[0071] 圖8A至圖8E示出了制造半導體器件800的方法的工藝步驟。半導體器件800可 以類似于半導體器件300,并且參照以上說明以便于避免重復。然而，與半導體器件300不 同，半導體器件800包括器件載體絕緣層810。器件載體絕緣層810可以延伸在器件載體 110的上表面ll〇a之上。器件載體絕緣層810可以是未構(gòu)造層，其完全覆蓋了器件載體110 的上表面ll〇a。在其它一些實施例中，例如特別是在多芯片半導體器件的實施例中，器件載 體絕緣層810可以是構(gòu)造層。在該情形中，至少一個半導體芯片130附接至器件載體絕緣 層810上以便于與器件載體110電絕緣(并且如果存在其它半導體芯片，則例如也與其它半 導體芯片電絕緣)。
[0072] 此外，也可能的是器件載體絕緣層810掩埋在器件載體110中。在該情形下，半導 體芯片130可以例如附接至在掩埋的絕緣層810上的例如隔絕（insular)金屬結(jié)構(gòu)。
[0073] 更具體地，圖8A示出了提供結(jié)合附圖2A已經(jīng)解釋說明的器件載體110。圖8B示 出了采用器件載體絕緣層810涂覆器件載體110的上表面110a。借由示例的方式，器件載 體絕緣層810可以是硬鈍化層，諸如例如氧化硅層、氮化硅層或氮氧化硅混合層。在器件載 體110是半導體載體(例如多晶硅或單晶硅的硅載體）的情形下，可以在晶片層級在器件載 體110的上表面ll〇a處形成該硬鈍化層。
[0074] 在其它一些實施方式中，器件載體絕緣層810可以由以下材料制成：聚酰亞胺箔 片，待經(jīng)由光刻工藝直接或者間接構(gòu)造的材料，例如諸如SU8的光致抗蝕劑，BCB (苯環(huán)丁 烯)，聚對二甲苯，聚降冰片烯，環(huán)氧樹脂或其它有機材料。
[0075] 如圖8C所示，半導體芯片130附接至器件載體絕緣層810上。為了簡潔起見，參 照關(guān)于圖2C的對應描述說明。
[0076] 如圖8D所示，蓋體150放置在器件載體110上并且經(jīng)由蓋體鍵合層230而鍵合至 器件載體110。參照圖2D的對應說明以避免重復。蓋體150可以經(jīng)由例如蓋體鍵合層230 鍵合至器件載體絕緣層810上，如圖8D所示，或者可以切去器件載體絕緣層810以允許蓋 體150的側(cè)壁152的底表面152a經(jīng)由例如蓋體鍵合層230而鍵合至器件載體110。
[0077] 在下文中，可以執(zhí)行諸如例如如圖2E至圖3B中所述的工藝。借由示例的方式，圖 8E示出了采用如圖2E至圖2H以及圖3A至圖3B所示的方法動作而形成的半導體器件800。 參照對應公開說明以便于避免重復。無需多言，也可以施加其它方法動作，諸如例如如上結(jié) 合附圖21至圖2J和/或圖4A至圖4B所述。
[0078] 圖9示出了示例性的多芯片半導體器件900的剖視圖。多芯片半導體器件900包 括器件載體110,多個半導體芯片130_1和130_2安裝在器件載體110上。不失一般性而 言，在下文中，半導體芯片130_1、130_2可以提供在多芯片半導體器件900中。此外，也不 失一般性而言，兩個半導體芯片130_1、130_2可以安裝在器件載體絕緣層810上，如結(jié)合附 圖8A至圖8E所述的那樣。然而，也可能的是，半導體芯片130_1、130_2的一個或所有經(jīng)由 芯片鍵合層210直接安裝在器件載體110的上表面110a上，參見附圖2C和對應的公開說 明。
[0079] 圖9中所示蓋體150可以等同于如上所述的蓋體150,不同之處在于圖9中所示凹 陷151以及蓋體150的橫向尺寸足夠大以容納多個半導體芯片130_1、130_2。借由示例的 方式，如前所述，蓋體150可以具有構(gòu)成整體所需的托腳部分157以在半導體芯片130_1和 半導體芯片130_2之間的區(qū)域中支撐蓋體150。多芯片半導體器件900和半導體芯片130_1 以及130_2可以具有相同的特征，并且可以通過如上所述相同工藝制造，包括在此所述但 是不限于圖9中所述的所有變形例。
[0080] 圖10A和圖10B示出了具有上表面110a'的板狀結(jié)構(gòu)110'。板狀結(jié)構(gòu)110'在下 文中將稱作多器件載體，因為通過將板狀結(jié)構(gòu)110'分離為單個器件載體110而從板狀結(jié)構(gòu) 110'形成器件載體110。多器件載體110'的上表面110a'可以部分地或者完全的涂覆有 器件載體絕緣層810,圖10A和圖10B中未示出。
[0081] 在下文中，不失一般性而言，多器件載體110'可以假設(shè)為半導體晶片，例如硅晶 片。然而，一般而言，可以由用作器件載體110的任何前述材料制成多器件載體110'。唯一 的限制在于多器件載體110'具有遠大于器件載體110的橫向尺寸，以便于當劃片時提供多 個器件載體110 (例如半導體芯片)。借由示例的方式，多器件載體110'可以例如是具有例 如200或300mm直徑的盤形，或者具有相同或其它橫向尺寸的諸如多邊形的任何其它形狀。
[0082] 在圖10A中并未示出的以下動作中，半導體芯片130安裝在多器件載體110'（例 如半導體晶片）上。半導體芯片130例如附接至多器件載體110'的上表面110a'上，或者 附接至覆蓋了多器件載體110'的器件載體絕緣層810 (未示出）上。參照在此所述實施例 的對應公開說明。半導體芯片130可以放置在多器件載體110'上，與其形成間隔開的關(guān)系。
[0083] 圖10B示出了半導體器件1000的陣列。每一個具有凹陷151的蓋體150放置在 多器件載體110'和半導體芯片130之上，半導體芯片130安裝在多器件載體110'上以在 多個凹陷中容納半導體芯片130。可以例如通過如上所述的加熱工藝來實現(xiàn)將蓋體150固 定至多器件載體110'。
[0084] 更具體地，半導體器件1000的陣列可以例如包括設(shè)置在多器件載體110'和蓋體 150之間的蓋體鍵合層230 (未示出）?？梢詷?gòu)造蓋體鍵合層230以襯墊蓋體150的側(cè)壁 152,并且配置以將多器件載體110'與蓋體150固定在一起。
[0085] 蓋體150可以設(shè)置在蓋體150的一個或多個連續(xù)陣列1050中，陣列可以從用于形 成蓋體150的半導體晶片(下文中稱作"蓋體晶片"）整體地切去。也即，多個凹陷151可以 已經(jīng)形成作為蓋體晶片的半導體材料中的凹陷圖案(未示出），并且隨后分離蓋體晶片以獲 得蓋體150的一個或多個連續(xù)陣列1050。在圖10B中，借由示例的方式，蓋體150的陣列 1050由蓋體150的行所表示。為了便于理解，蓋體150的凹陷151的位置由圖10B中矩形 線表示。
[0086] 應該注意，蓋體150的陣列1050其它行可以用于在批處理工藝中放置多個蓋體 150至多器件載體110'上。借由示例的方式，其中已經(jīng)形成了蓋體150的整個蓋體晶片（未 示出）可以用作放置在并且附接至多器件載體110'上的蓋體150的陣列1050。在其它實 施例中，可以使用蓋體150的二維矩形陣列，例如包含了在X方向上的η個蓋體以及在Y方 向上的m個蓋體的nXm陣列，其中n、m為整數(shù)。也可能的是將單獨的蓋體150以間隔開的 關(guān)系放置在多器件載體110'上?？梢岳缫云叫刑幚?批處理）或者以順序方式(例如撿 起-放置工序）而執(zhí)行單獨蓋體10或者蓋體150的陣列1050的放置和附接。
[0087] 如圖10B所述，隨后可以在晶片層級上執(zhí)行如前在此所述的所有工序。此處，晶片 層級意味著多器件載體110'（例如半導體晶片)仍然是整體的，也即并未分離為單獨的半導 體器件100、200、300、400、500、600、700、800、900。當在晶片層級處理時，單個蓋體150、構(gòu) 成整體所需蓋體150的陣列1050,諸如例如圖10B中所示的行，或者完整的"蓋體晶片"可 以經(jīng)受晶片層級的處理。借由示例的方式，可以在晶片層級上、或者對單個蓋體150或者對 蓋體陣列結(jié)構(gòu)1050執(zhí)行工藝處理，例如絕緣層240的施加和/或構(gòu)造、TSV134的形成、頂 芯片電極的形成、電接觸260的形成、接觸孔153的填充等等。
[0088] 圖10B進一步示出了將多器件載體110'分離為多個半導體器件100、200、300、 400、500、600、700、800、900的動作。分離可以通過使用劃片技術(shù)而執(zhí)行，諸如例如刀片劃片 (鋸切)、激光劃片、蝕刻等等。沿著圖10B中虛線所示的劃片線而分離半導體器件100、200、 300、400、500、600、700、800、900。借由示例的方式，可以使用如圖10B所示網(wǎng)格形狀的劃片 線而形成半導體器件 100、200、300、400、500、600、700、800、900。
[0089] 一般而言，劃片線延伸穿過多器件載體110'。此外，劃片線可以延伸穿過蓋體150 的陣列1050的半導體材料，也即整個蓋體晶片或者其一部分。當將多器件載體110'分離 為多個半導體器件100、200、300、400、500、600、700、800、900時，蓋體150的至少一個整體 成形的陣列1050因此可以分離為單個蓋體150。
[0090] 借由示例的方式，如果如用如圖10B所示的蓋體150的行，則在第一方向（圖10B 中在Y方向)上的所有劃片線穿過蓋體150的陣列1050的半導體材料以及多器件載體110' 的(例如半導體)材料，而在第二方向（圖10B中在X方向)上的劃片線穿過多器件載體110' 的半導體材料但是可以延伸在蓋體150的相鄰行之間，也即例如沒有切割蓋體150的半導 體材料。
[0091] 返回參照圖1至圖9,這些附圖中示出的所有半導體器件100、200、300、400、500、 600、700、800、900示出為具有器件載體110的外圍側(cè)面，與蓋體150的外側(cè)面齊平?？梢?例如通過與圖10B中所示的在Y方向上的劃片線相似的劃片線而形成蓋體150與器件載體 110的側(cè)表面齊平或者共面的這種設(shè)計。
[〇〇92] 盡管已經(jīng)示出并且在此描述了具體實施例，本領(lǐng)域技術(shù)人員將知曉的是可以不脫 離本發(fā)明的范圍而將所示和所述具體實施例替換為大量備選的和/或等價的實施方式。借 由示例的方式，在此所述所有實施例中，器件載體和蓋體的至少一個由半導體材料制成或 者包括半導體材料，例如體半導體部分。本申請意在覆蓋在此所述具體實施例的任何修改 例或變形例。因此，本發(fā)明意在僅有權(quán)利要求及其等價方式而限定。
【權(quán)利要求】
1. 一種裝置，包括： 器件載體； 半導體芯片，附接至所述器件載體；以及 蓋體，具有凹陷，其中所述蓋體附接至所述器件載體，所述半導體芯片被容納在所述凹 陷中并且所述蓋體包括半導體材料。
2. 根據(jù)權(quán)利要求1所述的裝置，其中，所述凹陷形成在所述半導體材料中。
3. 根據(jù)權(quán)利要求1所述的裝置，其中，所述器件載體包括選自由以下項構(gòu)成的組的材 料：半導體材料，印刷電路板，引線框架，以及金屬鍵合陶瓷。
4. 根據(jù)權(quán)利要求1所述的裝置，其中，所述器件載體包括電絕緣層。
5. 根據(jù)權(quán)利要求4所述的裝置，其中，所述半導體芯片附接至所述電絕緣層。
6. 根據(jù)權(quán)利要求4所述的裝置，其中，所述電絕緣層被掩埋在所述器件載體中。
7. 根據(jù)權(quán)利要求1所述的裝置，其中，所述半導體芯片是功率半導體芯片。
8. 根據(jù)權(quán)利要求1所述的裝置，其中，所述蓋體具有至少一個開口，芯片電極穿過所述 開口電連接至所述半導體器件的外部接觸端子，其中所述外部接觸端子位于所述蓋體的外 表面處。
9. 根據(jù)權(quán)利要求8所述的裝置，其中，所述半導體器件的所有外部接觸端子位于所述 蓋體的外表面處。
10. 根據(jù)權(quán)利要求1所述的裝置，其中，所述蓋體的內(nèi)表面由包括所述半導體芯片的第 一支撐結(jié)構(gòu)支撐。
11. 根據(jù)權(quán)利要求1所述的裝置，其中，所述蓋體的內(nèi)表面由第二支撐結(jié)構(gòu)支撐，所述 第二支撐結(jié)構(gòu)是與所述蓋體整體形成的托腳部分。
12. -種裝置，包括： 多器件載體； 多個半導體芯片，附接至所述多器件載體；以及 蓋體的陣列，具有多個凹陷，其中所述蓋體的陣列附接至所述多器件載體，所述多個半 導體芯片被容納在所述多個凹陷中并且所述蓋體的陣列包括半導體材料。
13. 根據(jù)權(quán)利要求12所述的裝置，其中，所述蓋體的陣列包括半導體晶片。
14. 根據(jù)權(quán)利要求12所述的裝置，其中，所述多個凹陷形成為所述半導體材料中的凹 陷圖案。
15. 根據(jù)權(quán)利要求12所述的裝置，其中，所述多器件載體包括半導體晶片。
16. -種裝置，包括： 器件載體，包括半導體材料； 半導體芯片，附接至所述器件載體；以及 蓋體，具有凹陷，其中所述蓋體附接至所述器件載體并且所述半導體芯片被容納在所 述凹陷中。
17. -種方法，包括： 提供器件載體； 將半導體芯片附接至所述器件載體； 形成具有凹陷的蓋體，其中，所述蓋體包括半導體材料；以及 將所述蓋體附接至所述器件載體，其中，所述半導體芯片被容納在所述凹陷中。
18. 根據(jù)權(quán)利要求17所述的方法，進一步包括： 在所述蓋體中形成至少一個開口，其中所述開口與芯片電極對準； 使用導電材料至少部分地填充所述開口以生成所述半導體器件的外部接觸端子。
19. 根據(jù)權(quán)利要求15所述的方法，進一步包括： 在所述蓋體中形成至少一個開口； 通過穿過所述開口處理所述半導體芯片在所述半導體芯片上形成芯片電極；以及 使用導電材料填充所述開口以生成所述半導體器件的外部接觸端子。
20. -種方法，包括： 提供多器件載體； 將多個半導體芯片附接至所述多器件載體； 將包括半導體材料的多個蓋體附接至所述多器件載體，其中多個凹陷形成在所述半導 體材料中并且所述多個半導體芯片被容納在所述多個凹陷中；并且此后 將所述多器件載體分離為多個半導體器件。
21. 根據(jù)權(quán)利要求20所述的方法，其中，將所述多個蓋體附接至所述多器件載體包括 將至少一個構(gòu)成整體所需的蓋體陣列附接至所述多器件載體。
22. 根據(jù)權(quán)利要求21所述的方法，進一步包括： 處理半導體晶片以在所述半導體晶片中形成凹陷的圖案；以及 分離所述半導體晶片以獲得至少一個構(gòu)成整體所需的蓋體陣列。
23. 根據(jù)權(quán)利要求21所述的方法，進一步包括： 當將所述多器件載體分離為多個半導體器件時，將所述至少一個構(gòu)成整體所需的蓋體 陣列分離為單獨的蓋體。
24. 根據(jù)權(quán)利要求20所述的方法，進一步包括： 在所述多個蓋體中形成多個開口，其中所述多個開口與多個芯片電極對準；以及 使用導電材料填充所述多個開口以生成所述半導體器件的多個外部接觸端子。
25. 根據(jù)權(quán)利要求20所述的方法，進一步包括： 在所述多個蓋體中形成多個開口； 通過穿過所述多個開口處理所述多個半導體芯片而在所述多個半導體芯片上形成多 個芯片電極；以及 使用導電材料填充所述多個開口以生成所述半導體器件的多個外部接觸端子。
【文檔編號】H01L21/52GK104103598SQ201410146227
【公開日】2014年10月15日 申請日期:2014年4月11日 優(yōu)先權(quán)日:2013年4月13日
【發(fā)明者】H-J·舒爾策, J·鮑姆加特爾, G·拉克納, A·毛德, F·J·桑托斯羅德里奎茲 申請人:英飛凌科技股份有限公司