Nor閃存的制造方法
【專利摘要】本發(fā)明揭示了一種NOR閃存的制造方法。該方法包括：提供半導體襯底；在所述半導體襯底上依次沉積隧道氧化層和浮柵；刻蝕所述浮柵、隧道氧化層及半導體襯底形成淺溝槽；在所述淺溝槽中形成襯墊氧化層，并由襯墊氧化層產(chǎn)生鳥嘴效應，使得隧道氧化層邊緣的厚度大于等于中間的厚度，從而提高了NOR閃存的可靠性。
【專利說明】NOR閃存的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體【技術(shù)領(lǐng)域】，特別是涉及一種改善隧道氧化層均勻性的NOR閃存的制造方法。
【背景技術(shù)】
[0002]隨著便攜式電子設(shè)備的高速發(fā)展，對數(shù)據(jù)存儲的要求越來越高。通常，用于存儲數(shù)據(jù)的半導體存儲器分為易失性存儲器和非易失性存儲器，易失性存儲器易于在電源斷電時丟失數(shù)據(jù)，而非易失性存儲器即使在電源中斷時仍可保持數(shù)據(jù)。因此，非易失性存儲器成為便攜式電子設(shè)備中最主要的存儲部件，并已經(jīng)被廣泛的應用。
[0003]在非易失性存儲器中，閃存(flash memory)由于其很高的芯片存儲密度，以及較佳的工藝適應性，已經(jīng)成為一種極為重要的器件。通常閃存可以分為NAND閃存和NOR閃存。如圖1所示為現(xiàn)有技術(shù)中的NOR閃存的結(jié)構(gòu)示意圖。包括在襯底10上形成的柵極結(jié)構(gòu)11，柵極結(jié)構(gòu)11包括一隧道氧化層(tunnel oxide layer) 111。
[0004]NOR閃存對隧道氧化層111的質(zhì)量要求非常高，不僅要求無缺陷、高密度，更要求厚度的均勻性要好。這是因為NOR閃存最重要的產(chǎn)品質(zhì)量指標是數(shù)據(jù)保持力(Retention)和編程擦除循環(huán)次數(shù)(Cycling)，隧道氧化層的厚度均勻性不好直接導致的后果是Retention和Cycling失效。目如,由于娃各晶面爐管氧化速率差異，特別是在有源區(qū)的邊緣(corner)由于應力的影響，造成隧道氧化層111的均勻性受到限制，表現(xiàn)為隧道氧化層111在有源區(qū)的邊緣比在有源區(qū)的中心薄，考慮到例如尖端放電等因素，較薄的邊緣直接影響的是隧道氧化層的可靠性(Re I iab i I i ty )的退化。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，提供一種NOR閃存的制造方法，改善現(xiàn)有技術(shù)中容易隧道氧化層厚度不均勻的問題。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種NOR閃存的制造方法，包括:
[0007]提供半導體襯底；
[0008]在所述半導體襯底上依次沉積隧道氧化層和浮柵；
[0009]刻蝕所述浮柵、隧道氧化層及半導體襯底形成淺溝槽；
[0010]在所述淺溝槽中形成襯墊氧化層，并由襯墊氧化層產(chǎn)生鳥嘴效應，使得隧道氧化層邊緣的厚度大于等于中間的厚度。
[0011]進一步的，對于所述的NOR閃存的制造方法，所述隧道氧化層的厚度為
90 A ?I ιοΑ。
[0012]進一步的，對于所述的NOR閃存的制造方法，所述襯墊氧化層的厚度為100人?150人。
[0013]進一步的，對于所述的NOR閃存的制造方法，在所述半導體襯底上沉積隧道氧化層之前，還包括:[0014]在所述半導體襯底上沉積一緩沖氧化層；
[0015]進行阱注入；
[0016]去除所述緩沖氧化層。
[0017]進一步的，對于所述的NOR閃存的制造方法，在所述淺溝槽中形成襯墊氧化層之后，還包括:進行淺溝槽隔離的制作。
[0018]進一步的，對于所述的NOR閃存的制造方法，所述淺溝槽隔離的制作包括:
[0019]填充隔離氧化物，所述隔離氧化物的頂端高于所述浮柵；
[0020]進行平坦化工藝，使得所述隔離氧化物與浮柵處于同一平面；
[0021]回刻所述隔離氧化物，去除位于相鄰浮柵之間的部分。
[0022]進一步的，對于所述的NOR閃存的制造方法，采用高密度等離子體化學氣相沉積氧化硅以形成隔離氧化物。
[0023]進一步的，對于所述的NOR閃存的制造方法，所述平坦化工藝為化學機械研磨。
[0024]進一步的，對于所述的NOR閃存的制造方法，在所述淺溝槽隔離制作完成后，還包括:
[0025]沉積ONO層，所述ONO層覆蓋所述淺溝槽隔離與浮柵；
[0026]控制柵的形成。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明提供的NOR閃存的制造方法中，包括先進行隧道氧化層和和浮柵的沉積，之后形成淺溝槽，并在淺溝槽中形成襯墊氧化層。相比現(xiàn)有技術(shù)，本發(fā)明中利用在淺溝槽中形成的襯墊氧化層的鳥嘴效應，使得隧道氧化層邊緣的厚度大于等于中間的厚度，從而大大的提高了 NOR閃存的可靠性。
【專利附圖】

【附圖說明】
[0028]圖1為一種現(xiàn)有技術(shù)中NOR閃存的示意圖；
[0029]圖2為本發(fā)明實施例NOR閃存的制造方法的流程圖；
[0030]圖3-圖9為本發(fā)明實施例NOR閃存的制造方法的過程中器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0031]下面將結(jié)合示意圖對本發(fā)明的NOR閃存的制造方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0032]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0033]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。[0034]本發(fā)明的核心思想在于，對于所述的NOR閃存的制造方法，提供半導體襯底；在所述半導體襯底上依次沉積隧道氧化層和浮柵；刻蝕所述浮柵、隧道氧化層及半導體襯底形成淺溝槽；在所述淺溝槽中形成襯墊氧化層，并由襯墊氧化層產(chǎn)生鳥嘴效應，使得隧道氧化層邊緣的厚度大于等于中間的厚度。從而有效地提高了 NOR閃存的可靠性。
[0035]以下列舉所述NOR閃存的制造方法的較優(yōu)實施例，以清楚說明本發(fā)明的內(nèi)容，應當明確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進亦在本發(fā)明的思想范圍之內(nèi)。
[0036]基于上述思想，下面提供所述NOR閃存的制造方法的較優(yōu)實施例，請參考圖2及圖3-圖9，圖2為本發(fā)明實施例NOR閃存的制造方法的流程圖，圖3-圖9為本發(fā)明實施例NOR閃存的制造方法的過程中器件結(jié)構(gòu)示意圖。本實施例的NOR閃存的制造方法包括:
[0037]步驟SlOl:提供半導體襯底20，如圖3所示。所述半導體襯底20的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，半導體襯底20選用單晶硅材料構(gòu)成。在所述半導體襯底20中還可以形成有埋層(圖中未示出)等。然后，請參考圖4，在所述半導體襯底20上沉積一層緩沖氧化層(pad oxidelayer) 21，并進行阱注入。具體的，例如可以是注入N阱或P阱，并可以視需要進行一次或多次的小劑量硼注入或磷注入。接著，去除所述緩沖氧化層，進行下一步驟。
[0038]如圖5所示，進行步驟S102:在所述半導體襯底20上依次沉積隧道氧化層(tunnel oxide layer)22和浮柵23 ;優(yōu)選的,所述隧道氧化層22的厚度為90 A?IIOA,
例如100 A。所述隧道氧化層22的材料例如可以是二氧化硅，所述浮柵23的材料例如可
以是多晶娃。
[0039]請參考圖6，步驟S103為:刻蝕所述浮柵23、隧道氧化層22及半導體襯底20形成淺溝槽24 ;淺溝槽24的刻蝕形成過程為公知常識，本發(fā)明在此不做贅述。在淺溝槽24形成后，柵極結(jié)構(gòu)的隧道氧化層22已初具形狀，正如【背景技術(shù)】中所述，隧道氧化層22的邊緣容易比中間部分薄。
[0040]為了改善這一狀況，請參考圖7，即本發(fā)明中的關(guān)鍵步驟S104:在所述淺溝槽中形成襯墊氧化層(liner oxide)25,并由襯墊氧化層25產(chǎn)生鳥嘴效應,使得隧道氧化層22邊緣221的厚度大于等于中間的厚度。較佳的，所述襯墊氧化層25的材料為二氧化硅，所述襯墊氧化層25的厚度為IOOA?丨50A。
[0041]接下來完成淺溝槽隔離的制作，如圖8所示，首先在淺溝槽中填充隔離氧化物，并使得所述隔離氧化物的頂端高于所述浮柵23。例如可以采用高密度等離子體化學氣相沉積氧化硅以形成隔離氧化物。接著進行平坦化工藝，例如可以是化學機械研磨工藝，使得所述隔離氧化物與浮柵處于同一平面。之后回刻所述隔離氧化物，去除位于相鄰浮柵23之間的部分，從而形成淺溝槽隔離26。
[0042]請參考圖9，在淺溝槽隔離26形成后，繼續(xù)沉積ONO (氧化硅-氮化硅-氧化硅)層27，所述ONO層27覆蓋所述淺溝槽隔離與浮柵；再沉積多晶硅，形成控制柵28。所述控制柵28的具體形成方法可以根據(jù)現(xiàn)有技術(shù)完成，并可以繼續(xù)完成柵極側(cè)墻(未圖示)的加工。
[0043]在本發(fā)明提供的NOR閃存的制造方法中，通過先形成浮柵，再進行淺溝槽刻蝕，使得在襯墊氧化層的生長過程中所產(chǎn)生的鳥嘴效應使得隧道氧化層邊緣加厚，提高了 NOR閃存的可靠性，并且本發(fā)明的方法并未引入復雜的工藝，故制造過程簡便，加工成本低，從而的提高了競爭力。
[0044]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種NOR閃存的制造方法，包括: 提供半導體襯底； 在所述半導體襯底上依次沉積隧道氧化層和浮柵； 刻蝕所述浮柵、隧道氧化層及半導體襯底形成淺溝槽； 在所述淺溝槽中形成襯墊氧化層，并由襯墊氧化層產(chǎn)生鳥嘴效應，使得隧道氧化層邊緣的厚度大于等于中間的厚度。
2.如權(quán)利要求1所述的NOR閃存的制造方法，其特征在于，所述隧道氧化層的厚度為90 A ~110A。
3.如權(quán)利要求2所述的NOR閃存的制造方法，其特征在于，所述襯墊氧化層的厚度為100 A~150 A。
4.如權(quán)利要求1所述的NOR閃存的制造方法，其特征在于，在所述半導體襯底上沉積隧道氧化層之前，還包括: 在所述半導體襯底上沉積一緩沖氧化層； 進行阱注入； 去除所述緩沖氧化層。
5.如權(quán)利要求1所述的NOR閃存的制造方法，其特征在于，在所述淺溝槽中形成襯墊氧化層之后，還包括:進行淺溝槽隔離的制作。
6.如權(quán)利要求5所述的NOR閃存的制造方法，其特征在于，所述淺溝槽隔離的制作包括: 填充隔離氧化物，所述隔離氧化物的頂端高于所述浮柵； 進行平坦化工藝，使得所述隔離氧化物與浮柵處于同一平面； 回刻所述隔離氧化物，去除位于相鄰浮柵之間的部分。
7.如權(quán)利要求6所述的NOR閃存的制造方法，其特征在于，采用高密度等離子體化學氣相沉積氧化硅以形成隔離氧化物。
8.如權(quán)利要求6所述的NOR閃存的制造方法，其特征在于，所述平坦化工藝為化學機械研磨。
9.如權(quán)利要求6所述的NOR閃存的制造方法，其特征在于，在所述淺溝槽隔離制作完成后,還包括: 沉積ONO層，所述ON O層覆蓋所述淺溝槽隔離與浮柵； 控制柵的形成。
【文檔編號】H01L21/8247GK103904037SQ201410138771
【公開日】2014年7月2日 申請日期:2014年4月4日 優(yōu)先權(quán)日:2014年4月4日
【發(fā)明者】周俊 申請人:武漢新芯集成電路制造有限公司