具有熱增強型共形屏蔽的半導(dǎo)體封裝及相關(guān)方法
【專利摘要】本發(fā)明涉及一種具有熱增強型共形屏蔽的半導(dǎo)體封裝及相關(guān)方法，半導(dǎo)體封裝包括襯底、裸片、第一金屬層、第二金屬層及任選晶種層。封裝主體位于所述襯底上且至少部分地包覆所述裸片。所述晶種層設(shè)置于所述封裝主體上，且所述第一金屬層設(shè)置于所述晶種層上。所述第二金屬層設(shè)置于所述第一金屬層以及所述襯底的側(cè)向表面上。所述第一金屬層及所述第二金屬層形成外部金屬罩，所述外部金屬罩提供散熱及電磁干擾(EMI)屏蔽。
【專利說明】具有熱增強型共形屏蔽的半導(dǎo)體封裝及相關(guān)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明實施例涉及半導(dǎo)體封裝及相關(guān)方法，且更明確地說，涉及具有熱增強型共形屏蔽的半導(dǎo)體封裝及相關(guān)方法。
【背景技術(shù)】
[0002]隨著操作速度增加及裝置尺寸減小，半導(dǎo)體封裝遭遇關(guān)于電磁屏蔽及散熱兩者的問題。明確地說，較高時鐘速度造成在不同電平之間較頻繁的信號轉(zhuǎn)變，且增加在高頻率或短波長下的電磁發(fā)射的強度。電磁發(fā)射可從一個半導(dǎo)體裝置輻射到鄰近半導(dǎo)體裝置。如果鄰近半導(dǎo)體裝置的電磁發(fā)射具有較高強度，則電磁干擾(EMI)負(fù)面地影響半導(dǎo)體裝置的操作。如果電子系統(tǒng)具有高密度分布的半導(dǎo)體裝置，則所述半導(dǎo)體裝置當(dāng)中的電磁干擾(EMI)變得甚至更嚴(yán)重。
[0003]半導(dǎo)體裝置在正常操作期間會固有地產(chǎn)生熱，而過多的熱積聚會不利地影響半導(dǎo)體裝置的操作且縮短半導(dǎo)體裝置的壽命。因此，需要具有增強型散熱及屏蔽有效性而不破壞性地影響裝置可靠性、安全性、耐久性及成本的半導(dǎo)體封裝。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例中的一者包含一種半導(dǎo)體封裝，所述半導(dǎo)體封裝具有襯底，所述襯底具有上表面、與所述上表面相對的下表面、及側(cè)向表面，所述側(cè)向表面鄰近于所述襯底的外圍且延伸于所述上表面與所述下表面之間。所述封裝進(jìn)一步包含接地部，所述接地部鄰設(shè)于所述襯底的所述外圍。所述封裝進(jìn)一步包含裸片，所述裸片鄰設(shè)于所述襯底的所述上表面。所述封裝進(jìn)一步包含封裝主體，所述封裝主體鄰設(shè)于所述襯底的所述上表面且至少部分地包覆所述裸片。所述封裝進(jìn)一步包含第一金屬層，所述第一金屬層設(shè)置于所述封裝主體及所述裸片上方。所述封裝進(jìn)一步包含第二金屬層，所述第二金屬層設(shè)置于所述第一金屬層以及所述襯底的所述側(cè)向表面上，且電連接到所述接地部。
[0005]本發(fā)明實施例中的另一者包含一種半導(dǎo)體封裝，所述半導(dǎo)體封裝具有襯底，所述襯底具有上表面、與所述上表面相對的下表面、及側(cè)向表面，所述側(cè)向表面鄰近于所述襯底的外圍且延伸于所述上表面與所述下表面之間。所述封裝進(jìn)一步包含裸片，所述裸片鄰設(shè)于所述襯底的所述上表面。所述封裝進(jìn)一步包含封裝主體，所述封裝主體鄰設(shè)于所述襯底的所述上表面且至少部分地包覆所述裸片。所述封裝進(jìn)一步包含第一金屬層，所述第一金屬層設(shè)置于所述封裝主體及所述裸片上方。所述封裝進(jìn)一步包含第二金屬層，所述第二金屬層具有設(shè)置于所述第一金屬層上的頂部分及設(shè)置于所述襯底的所述側(cè)向表面上的側(cè)部分。所述第一金屬層的厚度大于所述第二金屬層的所述頂部分的厚度的至少五倍。
[0006]本發(fā)明實施例中的另一者包含一種用于制成半導(dǎo)體封裝的方法。所述方法包含提供襯底，所述襯底具有上表面及接地部。所述方法進(jìn)一步包含鄰近于所述襯底的所述上表面設(shè)置多個裸片。所述方法進(jìn)一步包含形成封裝主體于所述襯底的所述上表面上以包覆所述裸片。所述方法進(jìn)一步包含形成晶種層于所述封裝主體上。所述方法進(jìn)一步包含形成第一金屬層于所述晶種層上。所述方法進(jìn)一步包含進(jìn)行單體化工藝以形成多個封裝單元。所述方法進(jìn)一步包含形成第二金屬層于所述封裝單元中的每一者的所述第一金屬層及所述襯底上以覆蓋所述接地部。
【專利附圖】

【附圖說明】
[0007]圖1A是根據(jù)本發(fā)明實施例中的一者的半導(dǎo)體封裝的剖面圖；
[0008]圖1B是圖1A的區(qū)域A的放大圖；
[0009]圖2是根據(jù)本發(fā)明實施例中的另一者的半導(dǎo)體封裝的剖面圖；
[0010]圖3是根據(jù)本發(fā)明實施例中的另一者的半導(dǎo)體封裝的剖面圖；
[0011]圖4是表II及表III的熱阻的圖解；
[0012]圖5至圖8為制成圖1的半導(dǎo)體封裝的工藝中的步驟的剖面?zhèn)纫晥D；
[0013]圖9至圖11為制成圖2的半導(dǎo)體封裝的工藝中的步驟的剖面?zhèn)纫晥D；以及
[0014]圖12至圖14為制成圖3的半導(dǎo)體封裝的工藝中的步驟的剖面?zhèn)纫晥D。
【具體實施方式】
[0015]參看圖1A，說明根據(jù)本發(fā)明實施例中的一者的半導(dǎo)體封裝I的剖面圖。半導(dǎo)體封裝I包括襯底10、裸片12、至少一個無源元件14、封裝主體16、第一金屬層18及第二金屬層20。
[0016]襯底10具有上表面101、下表面102、至少一個側(cè)向表面103、多個上接墊104、多個下接墊105、多個電路層106及至少一個接地部107。下表面102與上表面101相對，且側(cè)向表面103設(shè)置于襯底10的外圍處且延伸于下表面102與上表面101之間。上接墊104設(shè)置于上表面101上，且下接墊105設(shè)置于下表面102上。襯底10為多層結(jié)構(gòu)，即，電路層106設(shè)置于襯底10內(nèi)部。接地部107可為延伸于上表面101與下表面102之間的一個或一個以上導(dǎo)電通道(Conductive Via)。或者，接地部107為電路層106的一部分。在此實施例中，接地部107電連接到接地電位且暴露于側(cè)向表面103處以提供接地連接。
[0017]裸片12及無源元件14附接到襯底10的上表面101上的上接墊104。在此實施例中，裸片12具有作用表面121、背側(cè)表面122及多個凸塊123。凸塊123設(shè)置于作用表面121上且連接到上接墊104。因此，裸片12通過覆晶接合而附接到襯底10的上表面101。然而，在其它實施例中，裸片12可通過例如導(dǎo)線接合而附接到襯底10的上表面101。
[0018]封裝主體16設(shè)置于襯底10的上表面101上，以包覆裸片12及無源元件14。封裝主體16具有上表面161及至少一個側(cè)表面162。在此實施例中，裸片12的一部分從封裝主體16的上表面161暴露，且裸片12的背側(cè)表面122與封裝主體16的上表面161實質(zhì)上共面。另外，封裝主體16的側(cè)表面162與襯底10的側(cè)向表面103實質(zhì)上共面。
[0019]繼續(xù)參看圖1A,第二金屬層20設(shè)置于第一金屬層18以及襯底10的側(cè)向表面103上。在此實施例中，第二金屬層20具有頂部分22及側(cè)部分24，頂部分(Top Portion) 22設(shè)置于第一金屬層18上，側(cè)部分(Side Portion) 24設(shè)置于封裝主體16的側(cè)表面162及襯底10的側(cè)向表面103兩者上，其中第二金屬層20的側(cè)部分24接觸接地部107以用于接地連接。因為第二金屬層20完全覆蓋半導(dǎo)體封裝I且經(jīng)由接地部107而連接到接地電位，所以第二金屬層20可提供良好電磁屏蔽。第二金屬層20的材料可為例如銅(Cu)、銀(Ag)、鎳(Ni)、納米管、鈦(Ti)、鋅(Zn)、鉻(Cr)、不銹鋼或其任何組合，且可相同于或不同于第一金屬層18的材料。鉻、鋅及鎳用來保護第一金屬層18免于生銹，且電磁干擾屏蔽得以進(jìn)一步增強。第二金屬層20可為單層結(jié)構(gòu)或多層結(jié)構(gòu)。頂部分22的厚度Tsl優(yōu)選地為約4 μ m，且側(cè)部分24的厚度Ts2優(yōu)選地為約I μ m到2 μ m，因此，頂部分22的厚度Tsl稍微大于側(cè)部分24的厚度Ts2。在此實施例中，第一金屬層18的厚度Tfl實質(zhì)上大于頂部分22的厚度Tsi或側(cè)部分24的厚度Ts2的5倍。
[0020]如圖1A所說明，夕卜圍金屬(即，第一金屬層18及第二金屬層20)形成外部金屬罩26以覆蓋封裝主體16及襯底10。外部金屬罩26具有設(shè)置于封裝主體16的上表面161上的頂部分261、設(shè)置于封裝主體16的側(cè)表面162上的上側(cè)部分(Upper Side Portion) 262，及設(shè)置于襯底10的側(cè)向表面103上的下側(cè)部分(Lower Side Portion) 2630在此實施例中，外部金屬罩26的頂部分261包括第一金屬層18以及第二金屬層20的頂部分22,因此，外部金屬罩26的頂部分261的厚度Ttjl為厚度Tfl與厚度Tsl的總和。外部金屬罩26的上側(cè)部分262及下側(cè)部分263僅包括第二金屬層20的側(cè)部分24。因此，上側(cè)部分262的厚度Ttj2實質(zhì)上等于下側(cè)部分263的厚度Ttj3,且兩者實質(zhì)上等于側(cè)部分24的厚度Ts2。因此，外部金屬罩26的頂部分261的厚度Ttjl實質(zhì)上大于外部金屬罩26的下側(cè)部分263的厚度T03的5倍。在此實施例中，厚度Ttjl比厚度Ttj3大30倍。外部金屬罩26覆蓋整個半導(dǎo)體封裝I且直接接觸裸片12的背側(cè)表面122，且因此，外部金屬罩26提供散熱功能及共形于封裝主體16的電磁波屏蔽功能。
[0021]圖1B為半導(dǎo)體封裝I的區(qū)域A的放大細(xì)節(jié)圖。參看圖1B，晶種層28設(shè)置于封裝主體16的上表面161上且接觸裸片12的背側(cè)表面122。第一金屬層18設(shè)置于晶種層28上。另外，封裝主體16的上表面161粗糙，且晶種層28設(shè)置于封裝主體16與第一金屬層18之間以加強封裝主體16與第一金屬層18之間的粘著。第一金屬層18的材料可為例如銅(Cu)、銀(Ag)、鎳(Ni)、納米管、鈦(Ti)、不銹鋼或其任何組合，且第一金屬層18的厚度Tfl優(yōu)選地為約30 μ m到100 μ m,且更佳地為約30 μ m到60 μ m。第一金屬層18可為單層結(jié)構(gòu)或多層結(jié)構(gòu)。
[0022]如圖1B所說明，晶種層28至少包括第一部分281及第二部分282，其中第一部分281覆蓋封裝主體16的上表面161，且第二表面282覆蓋第一部分281。為了平整地且完全地覆蓋封裝主體16以及裸片12的背側(cè)表面122，第一部分281可選自由不銹鋼及鈦所組成的群組，且可通過濺鍍、電鍍、噴涂或其任何組合來形成第一部分281。為了提供第一金屬層18與第一部分281之間的緊密接觸，第二部分282可為相同于第一金屬層18的材料，且可通過濺鍍、電鍍、噴涂或其任何組合來形成第二部分282。優(yōu)選地，通過濺鍍將第一部分281及第二部分282分別形成達(dá)IOnm到50nm及3μπι到IOym的厚度。相比之下，常規(guī)散熱片(通常為金屬板或基底)可能不完全接觸封裝主體16的上表面161。因此，本發(fā)明實施例的第一金屬層18可為半導(dǎo)體封裝I提供較好的散熱，因為第一金屬層18與封裝主體16之間的接觸面積經(jīng)由晶種層28而增加。
[0023]參看圖2，說明根據(jù)本發(fā)明實施例中的另一者的半導(dǎo)體封裝的剖面圖。此實施例的半導(dǎo)體封裝Ia類似于圖1的半導(dǎo)體封裝I，且相同元件賦予相同標(biāo)號。在此實施例中，半導(dǎo)體封裝Ia的第一金屬層18進(jìn)一步具有延伸部分181。延伸部分181設(shè)置于封裝主體16的側(cè)表面162上且接觸襯底10的上表面101，從而通過將來自裸片12的熱向下傳導(dǎo)到襯底10而進(jìn)一步增強第一金屬層18散熱的能力。延伸部分181還可增強第一金屬層18的電磁干擾(EMI)屏蔽能力。在此實施例中，第一金屬層18的延伸部分181具有與襯底10的側(cè)向表面103共面的外表面1811，且第二金屬層20的側(cè)部分24不接觸封裝主體16的側(cè)表面162。
[0024]如圖2所說明，外部金屬罩26的上側(cè)部分262包括第一金屬層18的延伸部分181及第二金屬層20的側(cè)部分24。因此，外部金屬罩26的上側(cè)部分262的厚度Ttj2為厚度Tf2與厚度Ts2的總和。在此實施例中，延伸部分181的厚度Tf2優(yōu)選地為約1011111到6(^111，所述厚度稍微小于第一金屬層18的厚度Tfl。因此，外部金屬罩26的頂部分261的厚度Ttjl大于外部金屬罩26的上側(cè)部分262的厚度Ttj2,且外部金屬罩26的上側(cè)部分262的厚度Ttj2大于外部金屬罩26的下側(cè)部分263的厚度1；3。因此，外部金屬罩26具有三個不同厚度，所述厚度分別為T02及1；3。
[0025]參看圖3，說明根據(jù)本發(fā)明實施例中的另一者的半導(dǎo)體封裝的剖面圖。此實施例的半導(dǎo)體封裝Ib類似于圖1A的半導(dǎo)體封裝I，且相同元件賦予相同標(biāo)號。如圖3所示，封裝主體16覆蓋裸片12的背側(cè)表面122。因此，裸片12的背側(cè)表面122不與封裝主體16的上表面161共面，且第一金屬層18不接觸裸片12的背側(cè)表面122。
[0026]下文中，表1說明不同類型的半導(dǎo)體封裝的熱模擬的結(jié)果，其中所列出的為裸片12的最大結(jié)溫度及裸片12到外部環(huán)境的熱阻。在表1中，類型I為類似于圖3的半導(dǎo)體封裝Ib的半導(dǎo)體封裝，但不具有外部金屬罩26 (即，第一金屬18層及第二金屬層20)。類型2為類似于類型I的另一半導(dǎo)體封裝，其中封裝主體僅被第二金屬層覆蓋。類型3為類似于類型I的另一半導(dǎo)體封裝，其中封裝主體的上表面僅被第一金屬層覆蓋。類型4為圖1A的半導(dǎo)體封裝I。類型5為圖2的半導(dǎo)體封裝la。最后，類型6為圖3的半導(dǎo)體封裝lb。
[0027]模擬條件如下。裸片為I X Imm且具有9個銅支柱,每一銅支柱具有80 μ m的高度、80 μ m的直徑，且所述銅支柱上的焊料的高度為30 μ m。功率消耗為1W。襯底10為3X3mm且具有300 μ m的厚度。第一金屬層18的厚度為100 μ m，且第一金屬層18的延伸部分181 (在類型5中)的厚度為60 μ m。第二金屬層20的頂部分的厚度為4 μ m,且第二金屬層20的側(cè)部分的厚度為I μ m。封裝主體的厚度為0.7mm,且封裝主體16的上表面161與裸片12的背側(cè)表面122之間的間隙為150 μ m(在類型I到類型4中)。
[0028]表1
[0029]
【權(quán)利要求】
1.一種半導(dǎo)體封裝，其包含: 襯底，其具有上表面、與所述上表面相對的下表面及側(cè)向表面，所述側(cè)向表面鄰 近于所述襯底的外圍且延伸于所述上表面與所述下表面之間； 接地部，其鄰設(shè)于所述襯底的所述外圍； 裸片，其鄰設(shè)于所述襯底的所述上表面； 封裝主體，其鄰設(shè)于所述襯底的所述上表面且至少部分地包覆所述裸片； 第一金屬層，其設(shè)置于所述封裝主體及所述裸片上方；以及 第二金屬層，其設(shè)置于所述第一金屬層以及所述襯底的所述側(cè)向表面上，且電連接到所述接地部。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述第一金屬層的厚度為ΙΟμπι到.100 μ rn。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝，其中所述第一金屬層的所述厚度為30μ m到.60 μ rn。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述封裝主體具有至少一個側(cè)表面，所述封裝主體的所述至少一個側(cè)表面與所述襯底的所述側(cè)向表面共面。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體封裝，其中所述第二金屬層覆蓋所述封裝主體的所述至少一個側(cè)表面。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述封裝主體具有至少一個側(cè)表面，所述第一金屬層具有延伸部分，所述延伸部分設(shè)置于所述封裝主體的所述至少一個側(cè)表面上且接觸所述襯底的所述上表面。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝，其中所述第一金屬層的所述延伸部分具有外表面，所述外表面與所述襯底的所述側(cè)向表面共面。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝，其中所述第一金屬層的厚度大于所述第二金屬層的厚度。
9.一種半導(dǎo)體封裝，其包含: 襯底，其具有上表面、與所述上表面相對的下表面及側(cè)向表面，所述側(cè)向表面鄰 近于所述襯底的外圍且延伸于所述上表面與所述下表面之間； 裸片，其鄰設(shè)于所述襯底的所述上表面； 封裝主體，其鄰設(shè)于所述襯底的所述上表面且至少部分地包覆所述裸片； 第一金屬層，其設(shè)置于所述封裝主體及所述裸片上方；以及 第二金屬層，其具有設(shè)置于所述第一金屬層上的頂部分及設(shè)置于所述襯底的所述側(cè)向表面上的側(cè)部分； 其中所述第一金屬層的厚度大于所述第二金屬層的所述頂部分的厚度的至少五倍。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝，其中所述第一金屬層的厚度為30μπι到.60 μ rn。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝，其中所述封裝主體具有至少一個側(cè)表面，所述第一金屬層具有延伸部分，所述延伸部分設(shè)置于所述封裝主體的所述至少一個側(cè)表面上且接觸所述襯底的所述上表面。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝，其中所述第一金屬層的所述延伸部分具有外表面，所述外表面與所述襯底的所述側(cè)向表面共面。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝，其進(jìn)一步包含晶種層，所述晶種層設(shè)置于所述封裝主體與所述第一金屬層之間。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝，其中所述晶種層具有設(shè)置于所述封裝主體上的第一部分及設(shè)置于所述第一部分上的第二部分。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體封裝，其中所述第一部分是選自由不銹鋼及鈦組成的群組。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝，其中所述第二金屬層具有設(shè)置于所述第一金屬層上的頂部分及設(shè)置于所述襯底的所述側(cè)向表面上的側(cè)部分，所述頂部分的所述厚度大于所述側(cè)部分的厚度。
17.一種用于制成半導(dǎo)體封裝的方法，其包含以下步驟: (a)提供襯底，所述襯底具有上表面及接地部； (b)鄰近于所述襯底的所述上表面設(shè)置多個裸片； (c)形成封裝主體于所述襯底的所述上表面上以包覆所述裸片； (d)形成晶種層于所述封裝主體上； (e)形成第一金屬層于所述晶種層上； (f)進(jìn)行單體化工藝以形成多個封裝單元；以及 (g)形成第二金屬層于所述封裝單元中的每一者的所述第一金屬層及所述襯底上以覆蓋所述接地部。
18.根據(jù)權(quán)利要求17所述的方法，其中在步驟(c)中，所述裸片中的每一者的一部分從所述封裝主體暴露；且在步驟(d)中，所述晶種層接觸所述裸片。
19.根據(jù)權(quán)利要求17所述的方法，其進(jìn)一步包含在步驟(c)之后在所述封裝主體上進(jìn)行半切割工藝以形成多個凹槽的步驟，其中所述凹槽暴露所述襯底的所述上表面；且在步驟(e)中，所述第一金屬層具有延伸部分，所述延伸部分延伸到所述封裝主體的所述凹槽中且接觸所述襯底的所述上表面。
20.根據(jù)權(quán)利要求19所述的方法，其中在步驟(f)的所述封裝單元中，所述第一金屬層的所述延伸部分具有外表面，所述襯底具有側(cè)向表面，且所述延伸部分的所述外表面與所述襯底的所述側(cè)向表面共面；且在步驟(g)中，所述第二金屬層接觸所述第一金屬層的所述延伸部分。
【文檔編號】H01L23/552GK104009023SQ201410069420
【公開日】2014年8月27日 申請日期:2014年2月27日 優(yōu)先權(quán)日:2013年2月27日
【發(fā)明者】戴晨音, 葉勇誼, 楊金鳳, 鐘啟生, 廖國憲 申請人:日月光半導(dǎo)體制造股份有限公司