集成半導(dǎo)體器件的制作方法
【專利摘要】具有穩(wěn)定功能的集成半導(dǎo)體器件包括襯底層(126)、絕緣層(133)、形成于所述襯底層(126)與所述絕緣層(133)之間的接地平面層(128)以及形成在所述襯底層(126)的背離所述絕緣層(133)的表面(137)上的信號平面層(131)。n-端口(121)，例如，晶體管(121)形成在所述襯底層(126)的第一側(cè)(127)上的所述襯底層(126)內(nèi)。通孔(136)形成為穿過所述絕緣層(133)。電阻器(125)形成在所述接地平面層(128)內(nèi)。
【專利說明】集成半導(dǎo)體器件

【技術(shù)領(lǐng)域】
[0001]本公開涉及具有穩(wěn)定功能的集成半導(dǎo)體器件，特別地涉及用于或用作高頻放大器的集成半導(dǎo)體器件。

【背景技術(shù)】
[0002]對于放大器電路，通常穩(wěn)定性是正常運行的一個關(guān)鍵因素。例如，對于低噪聲放大器，通常通過向晶體管或MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的漏極側(cè)匹配電路增加阻抗實現(xiàn)穩(wěn)定性。然而，這種用于穩(wěn)定的措施通常會給晶體管的偏置電壓帶來電壓降，該晶體管的偏置電壓取決于偏置電流及其本身的電阻值。這意味著例如對于調(diào)制輸入信號，電壓降也被調(diào)制并且因此還隨時間而變。這使放大器的非線性行為進一步劣化。
[0003]在Chen Chi 等的 “An X-band GaN combined solid-state power amplifier，，，Semiconductors (2009), Vol.30，Issue.9，第 095001-1 至第 095001-5 頁中描述了固態(tài)功率放大器的穩(wěn)定性。
[0004]在US 5，869，381A中公開了具有改善的穩(wěn)定性和增益的RF功率晶體管。在該文件中提出了通過將集成電容元件與電阻元件并行地包含在發(fā)射極電路中的發(fā)射極鎮(zhèn)流電阻。
[0005]本文中所提供的“【背景技術(shù)】”描述是為了整體地呈現(xiàn)本公開的背景的目的。某種程度在【背景技術(shù)】部分描述的、目前署名發(fā)明人的工作以及申請時未另外限定為現(xiàn)有技術(shù)的描述的方面，既沒有明示也沒有默示承認(rèn)作為本發(fā)明的現(xiàn)有技術(shù)。


【發(fā)明內(nèi)容】

[0006]目的是提供具有期望的穩(wěn)定功能但避免引入電壓降以及具有能夠容易制造的簡單設(shè)計的集成半導(dǎo)體器件。
[0007]根據(jù)一個方面，提供了一種集成半導(dǎo)體器件，包括:
[0008]-襯底層，
[0009]-η-端口，η為等于或大于2的整數(shù)，具有第一端口端子、第二端口端子以及接地端子，所述η-端口形成在所述襯底層的第一側(cè)上的所述襯底層內(nèi)，
[0010]-絕緣層，形成在所述襯底層的所述第一側(cè)上的表面上，
[0011]-接地平面層，形成在所述襯底層與所述絕緣層之間，所述接地平面層與所述η-端口的一個端子接觸，
[0012]-信號平面層，形成在所述絕緣層的背離所述襯底層的表面上，
[0013]-通孔，形成為穿過所述絕緣層并且使所述信號平面層與所述η-端口的另一端子而非所述接地平面層接觸，
[0014]-端子，形成在所述絕緣層內(nèi)并電接觸所述η-端口的既不與所述接地平面層接觸也不與所述信號平面層接觸的所述端子，以及
[0015]-電阻器，形成在所述接地平面層內(nèi)。
[0016]本公開的一個方面是提供在接地平面內(nèi)而并非傳統(tǒng)地在信號平面層中的電阻器。因而，電阻器通過引入電磁場(RF)的損耗來影響電(RF-)場。因此，使用所提出的集成半導(dǎo)體器件能夠?qū)崿F(xiàn)例如放大器電路的期望穩(wěn)定性標(biāo)準(zhǔn)。
[0017]優(yōu)選地，η-極(pole)是雙極或三極并且包括晶體管。所述晶體管優(yōu)選地是MOS晶體管，但通?？蓪⑷魏蜦ET(場效應(yīng)晶體管)用作在提出的半導(dǎo)體器件中的晶體管并可受益于所提出的穩(wěn)定化技術(shù)。這種其他晶體管包括例如，HEMT(高電子遷移率晶體管)和MESFET (金屬半導(dǎo)體場效應(yīng)管)。此外，雙極晶體管也可被用于所提出的半導(dǎo)體器件中。此夕卜，η-極可包括除晶體管之外的其他元件，如電容器、電感器或其他有源元件。
[0018]應(yīng)當(dāng)理解，本發(fā)明的前述一般性描述和以下詳細描述都是示例性的，而非限制本發(fā)明。

【專利附圖】

【附圖說明】
[0019]在結(jié)合附圖參照以下詳細描述更好地理解本發(fā)明時，可更容易獲得對本公開及其許多附帶優(yōu)點的更加全面的理解，其中:
[0020]圖1示出了傳統(tǒng)單級放大器的電路圖，
[0021]圖2示出了圖1所示的放大器的第一實施的截面圖，
[0022]圖3示出了圖1所示的放大器的第二實施的截面圖，
[0023]圖4示出了包括兩端口的所提出的集成半導(dǎo)體器件的第一實施方式的電路圖，
[0024]圖5示出了包括晶體管的所提出的集成半導(dǎo)體器件的第二實施方式的電路圖，
[0025]圖6示出了在圖5中示出的所提出的集成半導(dǎo)體器件的第二實施方式的實施的截面圖和俯視圖，
[0026]圖7示出了說明具有和不具有在接地平面中實施的電阻器的傳輸線路的插入損耗的示圖，
[0027]圖8示出了為了穩(wěn)定性使用已知措施和所提出的措施的單級放大器的增益和穩(wěn)定性能的示圖，
[0028]圖9示出了包括三端口的所提出的集成半導(dǎo)體器件的第三實施方式的電路圖，
[0029]圖10示出了包括在級聯(lián)配置中設(shè)計的兩個晶體管的所提出的集成半導(dǎo)體器件的第四實施方式的電路圖，
[0030]圖11示出了在圖10中示出的所提出的集成半導(dǎo)體器件的第四實施方式的實施的截面圖和俯視圖，
[0031]圖12示出了包括兩端口的所提出的集成半導(dǎo)體器件的第五實施方式的電路圖。

【具體實施方式】
[0032]現(xiàn)在參考附圖，其中，貫穿幾個視圖，相同的附圖標(biāo)記指定相同或相應(yīng)的部分，圖1示出了具有漏極/輸出穩(wěn)定性的傳統(tǒng)單級放大器10的電路圖。放大器10包括具有漏極12、柵極13以及源極14的晶體管11 (在該實施方式中例如為MOS晶體管)。在所描繪的共源配置中，源極14被連接至接地。在漏極12與源極14之間設(shè)置漏極偏壓。在柵極13與源極14之間設(shè)置柵極偏壓。
[0033]對于任何類型的放大器電路，穩(wěn)定性是正常運行的一個關(guān)鍵因素。通常通過向漏極側(cè)匹配電路(例如，低噪聲或功率放大器)增加阻抗(電阻器15)來實現(xiàn)穩(wěn)定性。這種穩(wěn)定方法的缺點是電壓降(Upf)被引入到晶體管11的偏壓(其取決于偏置電流和電阻值)。這意味著對于調(diào)制的輸入信號，電壓降也被調(diào)制并且因此隨時間而變化。這使放大器的非線性行為進一步劣化。
[0034]參考圖2描述實現(xiàn)這種電路10的一個實施方式，圖2示出了使用傳統(tǒng)傳輸線路類型的傳統(tǒng)(部分)集成放大器20的截面圖。其包括具有漏極22、柵極23以及源極24的晶體管21，該晶體管21形成在所述襯底層26的第一側(cè)27上的襯底層26內(nèi)。接地平面層的第一部分28形成在所述襯底層26的與第一側(cè)27相對的第二側(cè)29上。此外，接地平面層的另一部分28’形成在襯底層26的第一側(cè)27上。接地平面層的兩個部分28、28’通過形成為穿過所述襯底層26的通孔30電連接。接地平面層的上部分28’電氣連接至晶體管21的源極24。信號平面層31形成在所述襯底層26的第一側(cè)27上并電氣連接至晶體管21的漏極22。柵極端子32電氣連接至晶體管21的柵極23。最后，電阻器25形成在所述信號平面層31內(nèi)。
[0035]由于電路稍后通常附接至“金屬架(metal holder) ”或封裝件，所有部件(晶體管、電阻器、電容器(未示出))位于襯底層的頂側(cè)。對于集成電路(1C)，(由于加工技術(shù))除了電路元件處于襯底的頂部甚至沒有更多的選擇。圖2所示的實施方式使用“經(jīng)典的”傳輸線路技術(shù)，這意味著通過襯底層26在信號平面層31與接地平面層28之間引導(dǎo)電場。顯然電阻器25中斷傳輸線路因此引起信號線31 (=信號平面層)上的電壓降。
[0036]參考圖3描述實現(xiàn)電路10的實現(xiàn)的另一個實施方式，圖3示出使用前側(cè)傳輸線路類型的傳統(tǒng)(部分)集成放大器40的截面圖。與圖2所示的實施方式相比，所有的電路放置在襯底層26的頂部，襯底層26僅用作“載體”并不再用作電磁波的波導(dǎo)。在襯底層的頂部完成信號平面層31與接地平面層28之間的電磁波的引導(dǎo)，信號平面層31與接地平面層28通過絕緣層33，特別地介電層(例如，BCB(苯并環(huán)丁烯))分開。
[0037]為了實現(xiàn)電阻性負(fù)載(即，電阻器25)，信號線31中斷并經(jīng)由通孔34連接至電阻器平面(level)并經(jīng)由另一通孔35再次返回連接到信號線。因此，在襯底層26的表面27上設(shè)置鄰近電阻器25的信號線的另外的部分31’、31”。設(shè)置穿過絕緣層33的另一通孔36以經(jīng)由信號平面層的另一部分31”’使信號平面層31與漏極22接觸。這是典型的情形，與信號平面相比，電阻器平面是不同的。
[0038]對于這種配置，存在一些嚴(yán)重的缺陷。為了避免信號平面層31與接地平面層28之間的短路(shortage)，電阻器25與接地平面層28電氣絕緣。因此，為電磁場創(chuàng)建孔徑(aperture)并且從而能量能夠發(fā)射到襯底中。這將會引起電路的劣化。
[0039]此外，由于電阻器25與信號平面層的部分31、31’、31”、31”’的不同平面，通孔34、
35、36必須連接它們以實現(xiàn)連通性。這給電阻器25引入寄生電容(parasite)而且也使電路性能劣化。
[0040]由于設(shè)計規(guī)則，通孔34、35、36和電阻器尺寸在尺寸上具有局限性，因此在值(value)上也具有局限性。這主要限制了最低可實現(xiàn)的電阻值。為此，與最佳電路性能所需的相比必須接受過多的阻抗，這導(dǎo)致例如放大器中不必要的增益損耗或者輸出功率損耗，因為晶體管的工作電壓比所必要的下降得更多。
[0041]為了克服上述問題，提出如圖4中的作為第一實施方式所示的半導(dǎo)體集成電路10a0電路10a包括具有第一端口端子111、第二端口端子112和接地端子113的兩端口110( —般為η-端口，η是等于或大于2的整數(shù))。在第一端口端子111與接地端子113之間設(shè)置第一偏壓。在第二端口端子112與接地端子113之間設(shè)置第二偏壓。然而，與圖1所示的電路10相反，電阻器115放置在接地平面中并且通過引入電磁場的損耗影響電場。因此，可例如為放大器電路實現(xiàn)穩(wěn)定性標(biāo)準(zhǔn)。電阻器115通過由接地平面的部分(例如，接地平面金屬)形成的DC旁路116來設(shè)旁路從而克服電壓降。由于接地平面材料一般分布在整個電路上，因此只有信號線的“金屬損失”影響晶體管偏壓。由于穩(wěn)定作用所以不會引入額外的電壓降。
[0042]圖5示出了包括晶體管120a作為兩端口 110的主要元件的半導(dǎo)體集成電路10b的第二實施方式的電路圖。晶體管120包括柵極121、漏極122和源極123。源極123耦接至接地端子113。增益121和漏極122分別耦接至第一端口端子111和第二端口端子112，并且因此耦接至相應(yīng)偏壓。
[0043]圖6A示出了在圖5中所示的電路10b作為(部分地)使用前側(cè)傳輸線路的集成半導(dǎo)體器件的截面圖，并且圖6B示出了其詳細俯視圖。器件包括具有漏極122、柵極121和源極122的晶體管120，晶體管120形成在所述襯底層126的第一側(cè)127上的襯底層126內(nèi)。接地平面層128形成在所述襯底層126的第一側(cè)127的表面上。所述接地平面層128與所述晶體管121的源極123接觸(在此處所示的共源配置中；對于如共漏或共柵接地的不同配置，如下面示出和說明地將相應(yīng)地連接到漏極或柵極)。絕緣層133形成在所述襯底層126的第一側(cè)127的表面上。信號平面層131形成在所述絕緣層131的背離所述襯底層126的表面137上。通孔136形成為穿過所述絕緣層133以通過信號平面層131’的另一部分使所述信號平面層131與所述晶體管121的所述漏極122電接觸。柵極端子132形成在所述絕緣層133內(nèi)以電接觸所述晶體管121的所述柵極121。電阻器125形成在所述襯底層126的表面127上的所述接地平面層128內(nèi)。
[0044]如在圖6B所繪出的俯視圖中，電阻器125在所述表面上形成為板，優(yōu)選地具有矩形形狀，該矩形形狀具有沿信號流的方向的長度以及垂直于信號流方向的寬度。優(yōu)選地，電阻器125的長度大于其寬度并且電阻器125由接地平面材料128環(huán)繞。此外，信號平面層131的寬度小于電阻器125的寬度。
[0045]通過改變電阻器125的寬度和長度以及通孔的不存在(與圖3所示的已知實施方式相比)，給出電阻值的更大調(diào)諧范圍(尤其是對于低電阻)，因為無需考慮用于例如通孔互聯(lián)的間隙(clearance)(基于單獨工藝設(shè)計規(guī)則)。
[0046]在圖7中，示出了對比頻率的插入損耗(dB/mm線長度)。曲線圖201示出了在接地平面層中沒有電阻器的情況下的傳輸線路的插入損耗，曲線圖202至207示出了在接地平面層中具有電阻器的情況下的傳輸線路的插入損耗，其中，對于這些計算，電阻器的寬度改變并且電阻器的長度為1mm。
[0047]在其他實施方式中，電阻器的長度比其寬度要短。這具有能夠?qū)崿F(xiàn)比表面電阻(sheet resistance)低的電阻值的效果,這可能在某些應(yīng)用中需要。
[0048]此外，原則上，對于電阻器，電阻材料的任何補片(patch)都是可以的。與信號線下方的面積的大小相比，形狀通常沒那么重要。也可通過例如使接地金屬面積不足產(chǎn)生補片的阻抗行為。
[0049]如從圖7所示的圖表可見，不同傳輸線路的DC電阻是相同的。另一方面，通過在接地平面層增加電阻器(如所說明的)，能夠影響例如放大器電路中的插入損耗并因此能夠影響穩(wěn)定性的改善。在這種情況下，電阻器被設(shè)計成在最佳地工作在10GHz頻率范圍及以上。
[0050]在圖8中，示出了所設(shè)計的用于IlOGHz工作頻率的單級放大器的增益和穩(wěn)定性能。曲線圖301和302(實線)示出了如在圖1所示的已知電路的增益和穩(wěn)定性能。曲線圖303和304 (虛線)示出了如在圖5所示的所提出的電路的增益和穩(wěn)定性能。在該具體實例中，阻抗值是5歐姆。根據(jù)結(jié)果，兩個電路之間不存在顯著的差異，這確認(rèn)了所提出的集成半導(dǎo)體器件的期望性能以及本發(fā)明的功能。
[0051]圖9示出了包括三端口 140的所提出的集成半導(dǎo)體器件10c的第三實施方式的電路圖。三端口 140包括第一端口端子111、第二端口端子112、第三端口端子114以及接地端子113。同樣，在第三端口端子114與接地端子113之間設(shè)置第三偏壓。
[0052]圖10示出了包括第一晶體管150和第二晶體管160作為三端口 140的主要元件的所提出的集成半導(dǎo)體器件10d的第四實施方式的電路圖。圖10所示的電路為所謂的級聯(lián)配置。級聯(lián)配置已經(jīng)被用于較高增益、較高帶寬、更好的輸入/輸出隔離以及較高輸入/輸出阻抗。第一晶體管150包括柵極151、漏極152和源極153，以及第二晶體管160包括柵極161、耦接至第一晶體管150的源極153的漏極162、以及源極163。第一晶體管150的柵極151耦接至抵靠接地的電容器154以及第三端口端子114。第一晶體管150的漏極152耦接至漏極偏壓。第二晶體管160的柵極耦接至柵極偏壓。第二晶體管160的源極163耦接至接地。
[0053]圖11示出了在圖10中示出的所提出的集成半導(dǎo)體器件10d的第四實施方式的截面圖。兩個晶體管160的各個端子通過信號平面層的各個段131a-d、131’ a-c以及各個通孔136a_c連接。
[0054]圖12示出了根據(jù)本發(fā)明的半導(dǎo)體電路10e的第五實施方式的電路圖。該第五實施方式與圖4所不的第一實施方式相似，但在此包括兩個電阻器115a、115b。在雙極110的各個側(cè)上，電阻器115a、115b的其中一個設(shè)置在接地平面內(nèi)并耦接至相應(yīng)接地端子113。在某些應(yīng)用中，這根據(jù)需要在輸入和輸出處提供電阻性負(fù)載以實現(xiàn)穩(wěn)定性。
[0055]所提出的集成半導(dǎo)體器件被配置為用作高頻(或微波)放大器，特別是10GHz在以上的頻率范圍內(nèi)的高頻放大器。例如，其他應(yīng)用也是可以的，例如將所提出的集成半導(dǎo)體器件用作(基本)不具有DC電阻(由于導(dǎo)電體的導(dǎo)電性一般不可避免地存在小的DC阻抗)的衰減器或功率分配器(power splitter)。
[0056]顯然，根據(jù)上述教導(dǎo)，對本公開的各種修改和變化都是可以的。因此應(yīng)當(dāng)理解，在所附權(quán)利要求的范圍內(nèi)，本發(fā)明可按不同于本文具體描述的方式來實踐。
[0057]在權(quán)利要求中，措辭“包括”不排除其他元件或步驟，不定冠詞“一”或“一個”不排除多個。單個元件或者其他單元可執(zhí)行權(quán)利要求中所述的幾項功能。在相互不同的從屬權(quán)利要求中引用特定措施的這一事實并不表示這些措施的組合不能被用于改進。
[0058]在權(quán)利要求中的任何附圖標(biāo)記不應(yīng)被解釋為限制本范圍。
【權(quán)利要求】
1.一種集成半導(dǎo)體器件，包括: -襯底層(126)， -η-端口(121)，η為等于或大于2的整數(shù)，具有第一端口端子、第二端口端子以及接地端子，所述η-端口形成在所述襯底層(126)的第一側(cè)(127)上的所述襯底層(126)內(nèi)， -絕緣層(133)，形成在所述襯底層(126)的所述第一側(cè)(127)上的表面上， -接地平面層(128)，形成在所述襯底層(126)與所述絕緣層(133)之間，所述接地平面層(128)與所述η-端口的一個端子接觸， -信號平面層(131)，形成在所述絕緣層(131)的背離所述襯底層(126)的表面(137)上， -通孔(136)，形成為穿過所述絕緣層(133)并且使所述信號平面層(131)與所述η-端口的另一端子而非所述接地平面層接觸， -端子(132)，形成在所述絕緣層(133)內(nèi)，并電接觸所述η-端口的既不與所述接地平面層(128)接觸也不與所述信號平面層(131)接觸的所述端子，以及-電阻器(125)，形成在所述接地平面層(128)內(nèi)。
2.根據(jù)權(quán)利要求1所述的集成半導(dǎo)體器件， 其中，所述電阻器(125)在所述襯底層(126)的所述第一側(cè)(127)上的所述表面上形成為板。
3.根據(jù)權(quán)利要求2所述的集成半導(dǎo)體器件， 其中，所述電阻器(125)具有矩形形狀，所述矩形形狀具有沿信號流的方向的長度以及垂直于所述信號流方向的寬度。
4.根據(jù)權(quán)利要求3所述的集成半導(dǎo)體器件， 其中，所述電阻器(125)的長度大于其寬度。
5.根據(jù)權(quán)利要求3所述的集成半導(dǎo)體器件， 其中，所述電阻器(125)的長度小于其寬度。
6.根據(jù)任一前述權(quán)利要求所述的集成半導(dǎo)體器件， 其中，所述電阻器(125)由接地平面材料環(huán)繞。
7.根據(jù)任一前述權(quán)利要求所述的集成半導(dǎo)體器件， 其中，所述信號平面層(131)的寬度小于所述電阻器(125)的寬度。
8.根據(jù)任一前述權(quán)利要求所述的集成半導(dǎo)體器件， 其中，所述集成半導(dǎo)體器件(120)被配置為用作高頻放大器，特別是在高于10GHz的頻率范圍內(nèi)的高頻放大器。
9.根據(jù)任一前述權(quán)利要求所述的集成半導(dǎo)體器件， 其中，所述η-端口包括具有源極(124)、柵極(123)和漏極(122)的晶體管(121)，所述晶體管形成在所述襯底層(126)的第一側(cè)(127)上的所述襯底層(126)內(nèi)， 其中，所述接地平面層(128)與所述晶體管的所述源極(124)、所述柵極(123)或所述漏極(122)接觸， 其中，所述通孔(136)使所述信號平面層(131)與所述晶體管的所述漏極、所述源極或所述柵極電接觸，并且 其中，所述端子(132)電接觸所述晶體管的既不與所述接地平面層(128)接觸也不與所述信號平面層(131)接觸的所述元件，
10.根據(jù)權(quán)利要求9所述的集成半導(dǎo)體器件， 其中，所述接地平面層(128)與所述晶體管的所述源極(124)接觸，并且所述通孔(136)使所述信號平面層(131)與所述晶體管的所述漏極(122)接觸， 并進一步包括柵極端子(132)，所述柵極端子(132)形成在所述絕緣層(133)內(nèi)并電接觸所述晶體管的所述柵極(123)。
11.一種根據(jù)權(quán)利要求9中任一項所述的集成半導(dǎo)體器件， 其中，所述接地平面層(128)與所述晶體管的所述漏極(122)接觸，并且所述通孔(136)使所述信號平面層(131)與所述晶體管的所述源極(124)電接觸， 并進一步包括柵極端子(132)，所述柵極端子(132)形成在所述絕緣層(133)內(nèi)并電接觸所述晶體管的所述柵極(123)。
12.根據(jù)權(quán)利要求9所述的集成半導(dǎo)體器件， 其中，所述接地平面層(128)與所述晶體管的所述柵極(123)接觸，并且所述通孔(136)使所述信號平面層(131)與所述晶體管的所述漏極(122)電接觸， 并進一步包括源極端子(132)，所述源極端子(132)形成在所述絕緣層(133)內(nèi)并電接觸所述晶體管的所述源極(124)。
【文檔編號】H01L27/06GK104471711SQ201380037843
【公開日】2015年3月25日 申請日期:2013年8月1日 優(yōu)先權(quán)日:2012年8月14日
【發(fā)明者】斯特凡·科克, 托馬斯·默克勒 申請人:索尼公司