半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【專利摘要】在碳化硅基板基體的表面層選擇性地設(shè)置p+型區(qū)(3)、(4)以及p型區(qū)(5)。p+型區(qū)(3)設(shè)置在包圍活性區(qū)(101)的耐壓構(gòu)造部(102)。p+型區(qū)(4)設(shè)置在活性區(qū)(101)且構(gòu)成JBS構(gòu)造。p型區(qū)(5)包圍p+型區(qū)(3)，構(gòu)成結(jié)終端(JTE)構(gòu)造。肖特基電極(9)與n型碳化硅外延層(2)形成肖特基結(jié)。此外，肖特基電極(9)在覆蓋p+型區(qū)(3)的一部分以及p型區(qū)(5)的層問絕緣膜(6)上伸出，該伸出的部分作為場(chǎng)板發(fā)揮作用。由此，可以提供能夠維持高耐壓、且使用具有高可靠性的寬帶隙半導(dǎo)體而構(gòu)成的半導(dǎo)體裝置及其制造方法。
【專利說明】半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。

【背景技術(shù)】
[0002]以往，作為控制高電壓、大電流的功率半導(dǎo)體裝置的構(gòu)成材料，采用的是硅(Si)。功率半導(dǎo)體裝置有雙極性晶體管、IGBT (絕緣柵極型雙極性晶體管)、MOSFET (絕緣柵極型場(chǎng)效應(yīng)晶體管)等的多個(gè)種類，它們按照用途來區(qū)別使用。
[0003]例如，雙極性晶體管、IGBT較之于M0SFET，雖然電流密度高、且可實(shí)現(xiàn)大電流化，但是卻無法高速地開關(guān)。具體而言，雙極性晶體管在幾kHz程度的開關(guān)頻率下的使用是界限，IGBT在幾十kHz程度的開關(guān)頻率下的使用是界限。另一方面，功率MOSFET較之于雙極性晶體管、IGBT，雖然電流密度低、且難以實(shí)現(xiàn)大電流化，但是卻可以實(shí)現(xiàn)直至幾MHz程度為止的高速開關(guān)動(dòng)作。
[0004]然而，在市場(chǎng)上對(duì)于兼?zhèn)浯箅娏骱透咚傩缘墓β拾雽?dǎo)體裝置的要求較為強(qiáng)烈，IGBT、功率MOSFET在其改良方面注入力量，當(dāng)前推進(jìn)開發(fā)直至幾乎接近于材料界限為止。從功率半導(dǎo)體裝置的觀點(diǎn)出發(fā)而研究取代硅的半導(dǎo)體材料，作為可以制作(制造)在低導(dǎo)通、高速特性、高溫特性方面優(yōu)越的下一代的功率半導(dǎo)體裝置這樣的半導(dǎo)體材料，碳化硅(SiC)已經(jīng)引起了關(guān)注(參照下述非專利文獻(xiàn)I)。
[0005]碳化硅是在化學(xué)性上非常穩(wěn)定的半導(dǎo)體材料，帶隙寬達(dá)3eV，即便是高溫也能極其穩(wěn)定地作為半導(dǎo)體來使用。此外，由于碳化硅的最大電場(chǎng)強(qiáng)度也大于硅的最大電場(chǎng)強(qiáng)度達(dá)I個(gè)數(shù)量級(jí)以上，因此作為能充分地減小導(dǎo)通電阻的半導(dǎo)體材料而被期待。這種碳化硅的特點(diǎn)也適用于作為其他寬帶隙半導(dǎo)體的例如氮化鎵(GaN)。因而，通過使用寬帶隙半導(dǎo)體，從而能夠謀求半導(dǎo)體裝置的高耐壓化(例如，參照下述非專利文獻(xiàn)2)。
[0006]然而，在高耐壓半導(dǎo)體裝置中，不只是形成了元件構(gòu)造的活性區(qū)，對(duì)于設(shè)置在活性區(qū)的周邊部以保持耐壓的耐壓構(gòu)造部也被施加高電壓，從而電場(chǎng)集中在耐壓構(gòu)造部。高耐壓半導(dǎo)體裝置的耐壓是通過半導(dǎo)體的雜質(zhì)濃度、厚度以及電場(chǎng)強(qiáng)度來決定的，這樣根據(jù)半導(dǎo)體固有的特點(diǎn)所決定的擊穿耐量，從活性區(qū)至耐壓構(gòu)造部均相等。因而，電場(chǎng)集中在耐壓構(gòu)造部，從而存在對(duì)耐壓構(gòu)造部施加超過了擊穿耐量的電氣負(fù)荷以至于擊穿的顧慮。
[0007]作為通過使耐壓構(gòu)造部的電場(chǎng)緩和或分散以使高耐壓半導(dǎo)體裝置整體的耐壓提高的裝置，將結(jié)終端(JTE Junct1n Terminat1n Extens1n)構(gòu)造、浮動(dòng)限制環(huán)(FLR:Field Limiting Ring)構(gòu)造等的終端構(gòu)造形成于耐壓構(gòu)造部的半導(dǎo)體裝置是公知的。此夕卜，將與FLR相接的浮動(dòng)的金屬電極作為場(chǎng)板(FP:Field Plate)來配置，并通過使耐壓構(gòu)造部中產(chǎn)生的電荷釋放由此來謀求可靠性的提高的半導(dǎo)體裝置是公知的(例如，參照下述專利文獻(xiàn)I)。
[0008]在先技術(shù)文獻(xiàn)
[0009]專利文獻(xiàn)
[0010]專利文獻(xiàn)1:日本特開2010-50147號(hào)公報(bào)
[0011]非專利文獻(xiàn)
[0012]非專利文獻(xiàn)1:夕4.'>工f 4 (K.Shenai)、其余2名、才7。亍 < 々Λ七s-y夕'夕夕一文'7 才一/、彳V一工夕卜口二夕叉(Optimum Semiconductors for High-PowerElectronics)、了 4.卜 D 7° 卟.4 一卜 7 乂廿夕 '> 3 乂文才乂工 > 夕卜口乂 r K 4 v 文
(IEEE Transact1ns on Electron Devices)、1989 年 9 月、第 36 卷、第 9 號(hào)、ρ.1811-1823
[0013]非專利文獻(xiàn)2:匕' 一.'J ^ \ 'y.1J 力' (B.Jayant Baliga)著、'> 1J 2 > 力一八彳 K V一r λ '> (Silicon Carbide Power Divices)、(美國(guó))、7一F'7''1J 'y'> > 夕''力二一(World Scientific Publishing C0.)、2006 年 3 月 30 日、ρ.61


【發(fā)明內(nèi)容】

[0014]發(fā)明要解決的課題
[0015]然而，上述的JTE構(gòu)造、FLR構(gòu)造等的終端構(gòu)造是用于使作為成為半導(dǎo)體裝置的規(guī)格的初始特性的耐壓提高的構(gòu)造，動(dòng)作時(shí)的耐壓隨著使用半導(dǎo)體裝置的環(huán)境而大幅變動(dòng)，故存在半導(dǎo)體裝置的可靠性下降的顧慮。例如，在高溫、高濕度等的環(huán)境下，在保護(hù)半導(dǎo)體裝置的密封件等的樹脂中作為雜質(zhì)存在的帶電離子、因該帶電離子所引起的布線腐蝕而產(chǎn)生的金屬離子，通過在半導(dǎo)體裝置動(dòng)作時(shí)產(chǎn)生的電場(chǎng)而在耐壓構(gòu)造部上移動(dòng)。受到該帶電離子、金屬離子所產(chǎn)生的電荷的不良影響，耐壓構(gòu)造部中的電場(chǎng)發(fā)生變化，半導(dǎo)體裝置動(dòng)作時(shí)的耐壓大幅變動(dòng)，因此半導(dǎo)體裝置的可靠性下降。
[0016]在上述專利文獻(xiàn)I中，通過在由硅構(gòu)成的半導(dǎo)體裝置中設(shè)置場(chǎng)板，由此使得當(dāng)半導(dǎo)體裝置動(dòng)作時(shí)耐壓構(gòu)造部產(chǎn)生的電荷得以釋放。然而。由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體裝置如上述非專利文獻(xiàn)2所公開的那樣，在雜質(zhì)濃度比由硅構(gòu)成的半導(dǎo)體裝置還高的半導(dǎo)體基板中形成了元件構(gòu)造。為此，必需以幾μ m以下的微細(xì)構(gòu)造來設(shè)計(jì)FLR構(gòu)造，故難以在由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體裝置中配置場(chǎng)板。因此，在由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體裝置中，存在難以抑制動(dòng)作時(shí)的耐壓變動(dòng)的問題。
[0017]本發(fā)明為了消除上述的現(xiàn)有技術(shù)所帶來的問題點(diǎn)，其目的在于提供一種能夠維持高耐壓的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。此外，本發(fā)明為了消除上述的現(xiàn)有技術(shù)所帶來的問題點(diǎn)，其目的在于提供一種可靠性高的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。
[0018]用于解決課題的手段
[0019]為了解決上述課題，并達(dá)成本發(fā)明的目的，本發(fā)明所涉及的半導(dǎo)體裝置具有如下特征。在第I導(dǎo)電型寬帶隙半導(dǎo)體基板的表面，堆積有雜質(zhì)濃度比所述第I導(dǎo)電型寬帶隙半導(dǎo)體基板低的第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層。在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的與所述第I導(dǎo)電型寬帶隙半導(dǎo)體基板側(cè)相反的一側(cè)的表面層，選擇性地設(shè)置有第I的第2導(dǎo)電型半導(dǎo)體區(qū)。而且，具備:元件構(gòu)造，至少由在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層上形成金屬-半導(dǎo)體結(jié)的金屬膜、和所述第I的第2導(dǎo)電型半導(dǎo)體區(qū)構(gòu)成；第2的第2導(dǎo)電型半導(dǎo)體區(qū)，選擇性地設(shè)置在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的與所述第I導(dǎo)電型寬帶隙半導(dǎo)體基板側(cè)相反的一側(cè)的表面層，并包圍所述元件構(gòu)造的周邊部；第3的第2導(dǎo)電型半導(dǎo)體區(qū)，包圍所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部以構(gòu)成結(jié)終端構(gòu)造、且雜質(zhì)濃度比所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)低；和層間絕緣膜，覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)。進(jìn)而，所述金屬膜在所述層間絕緣膜上延伸至隔著所述層間絕緣膜而覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的一部分的位置為止。
[0020]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述金屬膜與所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層形成肖特基結(jié)。
[0021]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，還具備選擇性地堆積在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層上的第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層，所述金屬膜與所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層形成歐姆結(jié)。
[0022]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中，所述元件構(gòu)造具有如下特征。設(shè)有由覆蓋所述第I的第2導(dǎo)電型半導(dǎo)體區(qū)、且雜質(zhì)濃度比所述第I的第2導(dǎo)電型半導(dǎo)體區(qū)低的所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層構(gòu)成的第2導(dǎo)電型基極區(qū)。在所述第2導(dǎo)電型基極區(qū)的內(nèi)部選擇性地設(shè)置第I導(dǎo)電型源極區(qū)。設(shè)有在深度方向貫通所述第2導(dǎo)電型基極區(qū)并到達(dá)所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的第I導(dǎo)電型阱區(qū)。隔著柵極絕緣膜而在所述第2導(dǎo)電型基極區(qū)的被所述第I導(dǎo)電型源極區(qū)和所述第I導(dǎo)電型阱區(qū)夾著的部分的表面設(shè)置柵極電極。設(shè)有由與所述第2導(dǎo)電型基極區(qū)以及所述第I導(dǎo)電型源極區(qū)相接的所述金屬膜構(gòu)成的源極電極。
[0023]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，還具備包圍所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部、與所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)構(gòu)成結(jié)終端構(gòu)造、且雜質(zhì)濃度比所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)低的第4的第2導(dǎo)電型半導(dǎo)體區(qū)。
[0024]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，伸出到所述層間絕緣膜上的所述金屬膜的端部，在所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)上被終止。
[0025]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度為1.0X 118CnT3?1.0X 102°cm_3。
[0026]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度為1.0X1017cm_3?1.0X1018cm_3。
[0027]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述第4的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度為所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度的0.4?0.7倍。
[0028]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述金屬膜是IVa族金屬、Va族金屬、VIa族金屬、鋁或硅，或者包含它們之中的2元素或3元素的復(fù)合膜。
[0029]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述金屬膜是鈦、招或娃,或者包含它們之中的2元素或3元素的復(fù)合膜。
[0030]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，寬帶隙半導(dǎo)體為碳化娃。
[0031]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，寬帶隙半導(dǎo)體為氮化鎵。
[0032]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述金屬膜和所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層的肖特基勢(shì)壘高度為1.0eV以上。
[0033]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述金屬膜和所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層的肖特基勢(shì)壘高度為0.5eV以上且不足1.0eV0
[0034]此外，本發(fā)明所涉及的半導(dǎo)體裝置在上述的發(fā)明中其特征在于，所述第I的第2導(dǎo)電型半導(dǎo)體區(qū)構(gòu)成結(jié)勢(shì)壘肖特基構(gòu)造。
[0035]此外，為了解決上述課題，并達(dá)成本發(fā)明的目的，本發(fā)明所涉及的半導(dǎo)體裝置的制造方法具有如下特征。首先，進(jìn)行在第I導(dǎo)電型寬帶隙半導(dǎo)體基板的表面堆積雜質(zhì)濃度比所述第I導(dǎo)電型寬帶隙半導(dǎo)體基板低的第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的工序。其次，進(jìn)行在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面層選擇性地形成第I的第2導(dǎo)電型半導(dǎo)體區(qū)的工序、和在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面層按照包圍所述第I的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部的方式選擇性地形成第2的第2導(dǎo)電型半導(dǎo)體區(qū)的工序。然后，進(jìn)行在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面層選擇性地形成包圍所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部以構(gòu)成結(jié)終端構(gòu)造、且雜質(zhì)濃度比所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)低的第3的第2導(dǎo)電型半導(dǎo)體區(qū)的工序；和在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面選擇性地形成覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的層間絕緣膜的工序。進(jìn)而，進(jìn)行在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層以及所述層間絕緣膜的表面形成與所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層或堆積在所述第I導(dǎo)電型寬帶隙半導(dǎo)體堆積層上的半導(dǎo)體層形成金屬-半導(dǎo)體結(jié)的金屬膜的工序；和選擇性地去除所述金屬膜，按照從形成了所述金屬-半導(dǎo)體結(jié)的一側(cè)伸出到所述層間絕緣膜上的方式、且按照隔著所述層間絕緣膜而覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的一部分的方式殘留所述金屬膜的工序。
[0036]根據(jù)上述的發(fā)明，能夠使設(shè)置在活性區(qū)的電極的在層間絕緣膜上伸出的部分作為場(chǎng)板來發(fā)揮作用。因而，能夠使在半導(dǎo)體裝置動(dòng)作時(shí)耐壓構(gòu)造部中產(chǎn)生的電場(chǎng)分散。此外，能夠使在半導(dǎo)體裝置動(dòng)作時(shí)耐壓構(gòu)造部中產(chǎn)生的電荷向外部釋放。由此，能夠抑制在半導(dǎo)體裝置動(dòng)作時(shí)耐壓發(fā)生變動(dòng)。
[0037]根據(jù)上述的發(fā)明，通過將終端構(gòu)造設(shè)為JTE構(gòu)造，從而較之于必需以例如幾μπι以下的微細(xì)構(gòu)造來設(shè)計(jì)的FLR構(gòu)造的情況，能夠通過用于形成活性區(qū)的元件構(gòu)造的一般性方法，容易地按照伸出到耐壓構(gòu)造部的層間絕緣膜上的方式配置場(chǎng)板。因而，即便是作為半導(dǎo)體材料而使用寬帶隙半導(dǎo)體來制作高耐壓半導(dǎo)體裝置的情況，也能夠制作在動(dòng)作時(shí)耐壓不易變動(dòng)的高耐壓半導(dǎo)體裝置。
[0038]發(fā)明效果
[0039]根據(jù)本發(fā)明所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法，起到能夠維持高耐壓的效果。此外，根據(jù)本發(fā)明所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法，起到能使得半導(dǎo)體裝置的可靠性提高的效果。

【專利附圖】

【附圖說明】
[0040]圖1是表示實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的構(gòu)成的截面圖。
[0041]圖2是示意性地表示實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的制造中途的狀態(tài)的截面圖。
[0042]圖3是示意性地表示實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的制造中途的狀態(tài)的截面圖。
[0043]圖4是意性地表示實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的制造中途的狀態(tài)的截面圖。
[0044]圖5是表示實(shí)施方式2所涉及的碳化硅半導(dǎo)體裝置的構(gòu)成的截面圖。
[0045]圖6-1是表示實(shí)施例所涉及的碳化硅半導(dǎo)體裝置的耐壓構(gòu)造部的構(gòu)成的截面圖。
[0046]圖6-2是表示比較例的碳化硅半導(dǎo)體裝置的耐壓構(gòu)造部的構(gòu)成的截面圖。
[0047]圖7-1是表示實(shí)施例所涉及的碳化硅半導(dǎo)體裝置的耐壓特性的特性圖。
[0048]圖7-2是表示比較例的碳化硅半導(dǎo)體裝置的耐壓特性的特性圖。

【具體實(shí)施方式】
[0049]以下參照附圖來詳細(xì)地說明本發(fā)明所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法的優(yōu)選實(shí)施方式。在本說明書以及附圖中，在標(biāo)記η或P的層、區(qū)中，分別意味著電子或空穴是多數(shù)載流子。此外，對(duì)η、ρ賦予的+以及-分別意味著較之于未被賦予的層、區(qū)而言是高雜質(zhì)濃度以及低雜質(zhì)濃度。另外，在以下的實(shí)施方式的說明以及附圖中，對(duì)于同樣的構(gòu)成賦予同一符號(hào)，并省略重復(fù)說明。此外，在本說明書中，在米勒指數(shù)的記載中，"意味著其緊后面的指數(shù)所帶的杠，通過在指數(shù)的前面賦予"來表征負(fù)的指數(shù)。
[0050](實(shí)施方式I)
[0051]本發(fā)明所涉及的半導(dǎo)體裝置使用寬帶隙半導(dǎo)體來構(gòu)成。在實(shí)施方式I中，關(guān)于作為寬帶隙半導(dǎo)體而使用例如碳化硅(SiC)制作出的碳化硅半導(dǎo)體裝置，以結(jié)勢(shì)壘肖特基(JBS Junct1n Barrier Shottky)構(gòu)造的二極管為例來進(jìn)行說明。圖1是表示實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的構(gòu)成的截面圖。如圖1所示，實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置，在n+型碳化硅基板(寬帶隙半導(dǎo)體基板)I的主面上堆積有η型碳化硅外延層(寬帶隙半導(dǎo)體堆積層)2。
[0052]η+型碳化硅基板I是摻雜了例如氮(N)的碳化硅單晶基板。η型碳化硅外延層2是以比η.型碳化硅基板I低的雜質(zhì)濃度摻雜了例如氮而成的低濃度η型漂移層。以下，將η.型碳化硅基板I單體、或者將η.型碳化硅基板I和η型碳化硅外延層2 —并作為碳化硅半導(dǎo)體基體。在η型碳化娃外延層2的相對(duì)于η.型碳化娃基板I側(cè)為相反側(cè)(碳化娃半導(dǎo)體基體的表面?zhèn)?的表面層，選擇性地設(shè)有P+型區(qū)3、4以及P型區(qū)5。
[0053]P+型區(qū)(第2的第2導(dǎo)電型半導(dǎo)體區(qū))3被設(shè)置在活性區(qū)101的周邊部，且被設(shè)置在包圍活性區(qū)101的耐壓構(gòu)造部102。耐壓構(gòu)造部102是保持耐壓的區(qū)。此外，P+型區(qū)3被設(shè)置在二極管的形成了元件構(gòu)造的活性區(qū)101側(cè)，與η型碳化硅外延層2和形成肖特基結(jié)的肖特基電極9相接。關(guān)于肖特基電極9將在后面敘述。
[0054]P+型區(qū)3是以比P型區(qū)5高的雜質(zhì)濃度摻雜了例如鋁(Al)而成的。P+型區(qū)3的雜質(zhì)濃度優(yōu)選為1.0X1018Cm_3?1.0X102°Cm_3。其理由在于，本發(fā)明的效果可顯著地表現(xiàn)。P+型區(qū)3具有避免η型碳化硅外延層2和肖特基電極9的結(jié)端部的電場(chǎng)集中的作用。
[0055]P+型區(qū)(第I的第2導(dǎo)電型半導(dǎo)體區(qū))4在活性區(qū)101以給定的間隔設(shè)有多個(gè)，從而構(gòu)成JBS構(gòu)造(元件構(gòu)造)(雙點(diǎn)劃線所示的部分)。此外，P+型區(qū)4與P+型區(qū)3遠(yuǎn)離地設(shè)置。P+型區(qū)4的雜質(zhì)濃度也可以與P+型區(qū)3的雜質(zhì)濃度相等。P型區(qū)(第3的第2導(dǎo)電型半導(dǎo)體區(qū))5被設(shè)置為與P+型區(qū)3的周邊部相接且包圍該P(yáng)+型區(qū)3，從而構(gòu)成結(jié)終端(JTE)構(gòu)造。S卩，從活性區(qū)101側(cè)朝向耐壓構(gòu)造部102，按照P+型區(qū)3以及P型區(qū)5的順序排列配置。
[0056]P型區(qū)5的雜質(zhì)濃度優(yōu)選為1.0X 117CnT3?1.0X 1018cm_3。其理由在于，易于獲得所期望的耐壓，并且本發(fā)明的效果顯著地表現(xiàn)。P型區(qū)5具有在活性區(qū)101的周邊部進(jìn)一步使電場(chǎng)分散的作用。P+型區(qū)4以及P型區(qū)5分別是摻雜了例如鋁而形成的。
[0057]在耐壓構(gòu)造部102上，按照覆蓋P+型區(qū)3的P型區(qū)5側(cè)以及p型區(qū)5的方式設(shè)有層間絕緣膜6。在η.型碳化硅基板I的相對(duì)于η型碳化硅外延層2側(cè)為相反側(cè)的表面(碳化硅半導(dǎo)體基體的背面)，設(shè)有與η+型碳化硅基板I形成歐姆結(jié)8的背面電極(歐姆電極)7。背面電極7構(gòu)成陰極電極。在η型碳化硅外延層2的相對(duì)于η+型碳化硅基板I側(cè)為相反側(cè)的表面(碳化硅半導(dǎo)體基體的表面)，設(shè)有構(gòu)成陽極電極的肖特基電極9。從活性區(qū)101至耐壓構(gòu)造部102的一部分設(shè)有肖特基電極9。
[0058]具體而言，肖特基電極9覆蓋在活性區(qū)101中露出的η型碳化硅外延層2的表面(碳化硅半導(dǎo)體基體的表面)整面，在活性區(qū)101的周邊部與P+型區(qū)3相接。此外，肖特基電極9從活性區(qū)101向耐壓構(gòu)造部102延伸地設(shè)置，伸出到層間絕緣膜6上。而且，肖特基電極9在層間絕緣膜6上延出至隔著層間絕緣膜6而覆蓋P+型區(qū)3以及P型區(qū)5的一部分的位置為止。即，肖特基電極9的最靠耐壓構(gòu)造部102側(cè)的端部在JTE構(gòu)造用的P型區(qū)5上被終止。肖特基電極9的伸出到層間絕緣膜6上的部分，作為使耐壓構(gòu)造部102中產(chǎn)生的電荷釋放的場(chǎng)板(FP)來發(fā)揮作用。
[0059]肖特基電極9優(yōu)選由如下材料制成。其理由在于，本發(fā)明的效果顯著地表現(xiàn)。肖特基電極9例如由IVa族金屬、Va族金屬、VIa族金屬、鋁或硅制成是良好的。或者，肖特基電極9由包含IVa族金屬、Va族金屬、VIa族金屬、鋁以及硅之中的2元素或3元素的復(fù)合膜制成是良好的。尤其是，肖特基電極9優(yōu)選由鈦(Ti)、鋁或硅制成，或者是包含鈦、鋁以及硅之中的2元素或3元素的復(fù)合膜。進(jìn)而優(yōu)選，肖特基電極9與η型碳化硅外延層2形成肖特基結(jié)的部分由例如鈦(Ti)制成是良好的。
[0060]在將實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置作為高耐壓半導(dǎo)體裝置來使用的情況下，優(yōu)選肖特基電極9和η型碳化硅外延層2的肖特基勢(shì)壘高度是例如IeV以上。此外，在將實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置作為電源裝置來使用的情況下，優(yōu)選肖特基電極9的肖特基勢(shì)壘高度是例如0.5eV以上且不足leV。
[0061]在肖特基電極9上，設(shè)有由例如鋁制成的電極焊盤10。電極焊盤10從活性區(qū)101延伸至耐壓構(gòu)造部102，且其最靠耐壓構(gòu)造部102側(cè)的端部在肖特基電極9上被終止。在JTE構(gòu)造上，按照覆蓋肖特基電極9以及電極焊盤10的最靠耐壓構(gòu)造部102側(cè)的各端部的方式，設(shè)有由例如聚酰亞胺構(gòu)成的鈍化膜等的保護(hù)膜11。保護(hù)膜11具有放電防止的作用。
[0062]接下來，關(guān)于實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的制造方法，以制作例如600V以上的耐壓等級(jí)的JBS構(gòu)造的高耐壓二極管的情況為例來進(jìn)行說明。圖2?4是示意性地表示實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置的制造中途的狀態(tài)的截面圖。首先，如圖2所示，準(zhǔn)備以例如lX1018cm_3的雜質(zhì)濃度摻雜了氮的厚度為300μπι的η+型碳化硅基板I。η+型碳化硅基板I的主面也可以是例如(0001)面。
[0063]接下來，在η+型碳化硅基板I的(0001)面上，使以1.0X 116CnT3的雜質(zhì)濃度摻雜了氮的厚度為10 μ m的η型碳化硅外延層2生長(zhǎng)。接下來，如圖3所示，通過光刻以及離子注入，在η型碳化硅外延層2的表面層選擇性地形成終端構(gòu)造用的P+型區(qū)3以及JBS構(gòu)造用的P+型區(qū)4。對(duì)于P+型區(qū)3、4，通過多級(jí)離子注入例如鋁，以深度0.5 μ m以及3 X 119CnT3的雜質(zhì)濃度的盒型輪廓(box profile)來形成。
[0064]用于形成P+型區(qū)3、4的離子注入，也可以使加速能量以及摻雜濃度呈例如5階段地變化來進(jìn)行。在此情況下，例如第I注入?第5注入的加速能量以及摻雜濃度也可以分別為 300keV 以及 5X1014f/cm2、200keV 以及 3 X 114 個(gè)/cm2、150keV 以及 3 X 114 個(gè)/cm2、10keV 以及 2X 114 個(gè) /cm2、50keV 以及 3X 114 個(gè) /cm2。
[0065]接下來，如圖4所示，通過光刻以及離子注入，在η型碳化硅外延層2的表面層選擇性地形成JTE構(gòu)造用的P型區(qū)5。在該離子注入中，以3 X 117CnT3的摻雜物濃度注入例如鋁。接下來，在氬(Ar)氛圍氣中以1650°C的溫度進(jìn)行240秒鐘的熱活性化處理，使被注入至η型碳化硅外延層2的鋁活性化。
[0066]接下來，在η型碳化硅外延層2的表面(碳化硅半導(dǎo)體基體的表面)整個(gè)面，形成例如0.5 μ m的厚度的氧化膜作為層間絕緣膜6。接下來，使層間絕緣膜6圖案化來選擇性地去除，使活性區(qū)101中的η型碳化硅外延層2以及P+型區(qū)3的活性區(qū)101側(cè)露出。由此，按照覆蓋P+型區(qū)3的P型區(qū)5側(cè)以及P型區(qū)5的方式形成層間絕緣膜6。接下來，在η+型碳化硅基板I的表面(碳化硅半導(dǎo)體基體的背面)，以50nm的厚度形成例如鎳(Ni)膜作為背面電極7。接下來，在氬氛圍氣中以1100°C的溫度進(jìn)行2分鐘的熱處理。通過該熱處理，形成了 n+型碳化硅基板I和背面電極7的歐姆結(jié)8。
[0067]接下來，在碳化硅半導(dǎo)體基體的表面?zhèn)鹊恼妫凑张c在活性區(qū)101露出的η型碳化硅外延層2相接的方式，以10nm的厚度形成例如鈦膜作為肖特基電極9。接下來，按照鈦膜的最靠耐壓構(gòu)造部102側(cè)的端部在P型區(qū)5上被終止的方式，選擇性地去除耐壓構(gòu)造部102上的鈦膜。接下來，在氬氛圍氣中以500°C的溫度進(jìn)行5分鐘的熱處理。通過該熱處理，形成η型碳化硅外延層2和肖特基電極9的肖特基結(jié)。
[0068]接下來，在碳化硅半導(dǎo)體基體的表面的整面，按照覆蓋肖特基電極9的方式，以5ym的厚度堆積例如鋁膜作為電極焊盤10。接下來，按照鋁膜的最靠耐壓構(gòu)造部102側(cè)的端部位于耐壓構(gòu)造部102上、且在肖特基電極9上被終止的方式，選擇性地去除鋁膜。然后，以例如8 μ m的厚度形成由用于防止放電的聚酰亞胺構(gòu)成的保護(hù)膜11，從而完成了圖1所示的JBS構(gòu)造的二極管。
[0069]以上，如說明過的那樣，根據(jù)實(shí)施方式1，通過構(gòu)成為使設(shè)于活性區(qū)的電極伸出到覆蓋JTE構(gòu)造的層間絕緣膜上，從而能夠?qū)㈦姌O的伸出到層間絕緣膜上的部分作為場(chǎng)板發(fā)揮作用。因而，通過電極的伸出到層間絕緣膜上的部分，能夠使在半導(dǎo)體裝置動(dòng)作時(shí)耐壓構(gòu)造部中產(chǎn)生的電場(chǎng)分散。此外，通過電極的伸出到層間絕緣膜上的部分，從而能夠使半導(dǎo)體裝置動(dòng)作時(shí)耐壓構(gòu)造部中產(chǎn)生的電荷向外部釋放。由此，能夠抑制在半導(dǎo)體裝置動(dòng)作時(shí)耐壓發(fā)生變動(dòng)。因此，能夠使得半導(dǎo)體裝置的可靠性提高。
[0070]此外，根據(jù)實(shí)施方式1，通過將終端構(gòu)造設(shè)為JTE構(gòu)造，從而較之于必需以例如幾μ m以下的微細(xì)構(gòu)造設(shè)計(jì)的FLR構(gòu)造，能夠通過用于形成活性區(qū)的元件構(gòu)造的一般性方法，容易地按照伸出到耐壓構(gòu)造部的層間絕緣膜上的方式形成場(chǎng)板。因而，即便是作為半導(dǎo)體材料而使用寬帶隙半導(dǎo)體來制作高耐壓半導(dǎo)體裝置的情況，也能夠制作在動(dòng)作時(shí)耐壓不易變動(dòng)的高耐壓半導(dǎo)體裝置。
[0071](實(shí)施方式2)
[0072]圖5是表示實(shí)施方式2所涉及的碳化硅半導(dǎo)體裝置的構(gòu)成的截面圖。實(shí)施方式2所涉及的碳化硅半導(dǎo)體裝置與實(shí)施方式I所涉及的碳化硅半導(dǎo)體裝置不同之處在于，取代二極管的元件構(gòu)造而形成了 MOSFET的元件構(gòu)造。關(guān)于實(shí)施方式2所涉及的碳化硅半導(dǎo)體裝置，以縱型平面柵極構(gòu)造的MOSFET為例來進(jìn)行說明。在實(shí)施方式2中，將n+型碳化硅基板1、η型碳化娃外延層2以及后述的P基極層13 —并作為碳化娃半導(dǎo)體基體。
[0073]如圖5所示，實(shí)施方式2所涉及的碳化硅半導(dǎo)體裝置在成為漏極區(qū)的η+型碳化硅基板I的主面上堆積有η型碳化硅外延層2。η+型碳化硅基板I以及η型碳化硅外延層2與實(shí)施方式I的η.型碳化娃基板以及η型碳化娃外延層相同。在η+型碳化娃基板I的相對(duì)于η型碳化娃外延層2側(cè)為相反側(cè)的表面(碳化娃半導(dǎo)體基體的背面)，與實(shí)施方式I同樣地設(shè)有背面電極7。背面電極7構(gòu)成漏極電極。
[0074]在活性區(qū)101中，在碳化硅半導(dǎo)體基體的表面?zhèn)刃纬捎蠱OS (由金屬-氧化膜-半導(dǎo)體構(gòu)成的絕緣柵極)構(gòu)造(元件構(gòu)造)。具體而言，在活性區(qū)101，在η型碳化硅外延層2的相對(duì)于η+型碳化娃基板I側(cè)為相反側(cè)(碳化娃半導(dǎo)體基體的表面?zhèn)?的表面層，選擇性地設(shè)有P+型區(qū)(第I的第2導(dǎo)電型半導(dǎo)體區(qū))12。P+型區(qū)12是摻雜了例如鋁而形成的。
[0075]在相鄰的P+型區(qū)12、以及被該相鄰的P+型區(qū)12夾著的η型碳化硅外延層2的表面，選擇性地堆積有P型碳化硅外延層(以下稱為作為P基極層的第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層)13。P基極層13僅堆積在活性區(qū)101。P基極層13的雜質(zhì)濃度比P+型區(qū)12的雜質(zhì)濃度低。P基極層13是摻雜了例如鋁而形成的。
[0076]在P基極層13的P+型區(qū)12上的部分，設(shè)有η+源極區(qū)14以及ρ+接觸區(qū)15。η+源極區(qū)14以距P基極層13的相對(duì)于P+型區(qū)12側(cè)為相反側(cè)的表面未達(dá)到P+型區(qū)12的深度來設(shè)置。此外，η+源極區(qū)14以及P+接觸區(qū)15彼此相接。P+接觸區(qū)15較之于η+源極區(qū)14而配置在耐壓構(gòu)造部102偵U。
[0077]此外，在P基極層13的、于η型碳化硅外延層2上的部分，設(shè)有在深度方向貫通P基極層13并達(dá)到η型碳化硅外延層2的η阱區(qū)16。η阱區(qū)16與η型碳化硅外延層2 —起構(gòu)成漂移區(qū)。在P基極層13的、被η.源極區(qū)14和η阱區(qū)16夾著的部分的表面，隔著柵極絕緣膜17而設(shè)有柵極電極18。柵極電極18也可以隔著柵極絕緣膜17而設(shè)置在η阱區(qū)16的表面。
[0078]層間絕緣膜20在碳化硅半導(dǎo)體基體的表面?zhèn)鹊恼嬖O(shè)置成覆蓋柵極電極18。源極電極19經(jīng)由在層間絕緣膜20被開口的接觸孔而與η+源極區(qū)14以及ρ+接觸區(qū)15相接。源極電極19通過層間絕緣膜20而與柵極電極18電絕緣。
[0079]此外，源極電極19從活性區(qū)101延伸至耐壓構(gòu)造部102，伸出到耐壓構(gòu)造部102的層間絕緣膜20上。而且，源極電極19隔著層間絕緣膜20而覆蓋后述的ρ_型區(qū)5a的一部分。即，源極電極19的最靠耐壓構(gòu)造部102側(cè)的端部在JTE構(gòu)造用的？_型區(qū)5a上被終止。源極電極19的伸出到層間絕緣膜20上的部分作為使耐壓構(gòu)造部102中產(chǎn)生的電荷釋放的場(chǎng)板(FP)來發(fā)揮作用。
[0080]在源極電極19上設(shè)有電極焊盤21。電極焊盤21從活性區(qū)101延伸至耐壓構(gòu)造部102，且其最靠耐壓構(gòu)造部102側(cè)的端部在源極電極19上被終止。在耐壓構(gòu)造部102上，按照覆蓋源極電極19以及電極焊盤21的最靠耐壓構(gòu)造部102側(cè)的各端部的方式，設(shè)有由例如聚酰亞胺構(gòu)成的鈍化膜等的保護(hù)膜22。保護(hù)膜22具有防止放電的作用。
[0081]在耐壓構(gòu)造部102中，在η型碳化硅外延層2的相對(duì)于η+型碳化硅基板I側(cè)為相反側(cè)的表面層，設(shè)有P—型區(qū)(第3的第2導(dǎo)電型半導(dǎo)體區(qū))5a以及P—型區(qū)(第4的第2導(dǎo)電型半導(dǎo)體區(qū))5b。p_型區(qū)5a以及p—型區(qū)5b構(gòu)成雙區(qū)JTE構(gòu)造。JTE構(gòu)造通過層間絕緣膜20而與活性區(qū)的元件構(gòu)造電絕緣。所謂雙區(qū)JTE構(gòu)造，是指排列成雜質(zhì)濃度不同的兩個(gè)P型區(qū)相接的構(gòu)成的JTE構(gòu)造。
[0082]p_型區(qū)5a與p+型區(qū)12的周邊部相接，并包圍該P(yáng)+型區(qū)12。p__型區(qū)5b與p_型區(qū)5a的周邊部相接，并包圍該p_型區(qū)5a。SP，從活性區(qū)101側(cè)朝向耐壓構(gòu)造部102側(cè)，按照P+型區(qū)12、p_型區(qū)5a以及p__型區(qū)5b的順序排列配置。p_型區(qū)5a的雜質(zhì)濃度比p基極層13的雜質(zhì)濃度低。P—型區(qū)5b的雜質(zhì)濃度比p.型區(qū)5a的雜質(zhì)濃度低。
[0083]優(yōu)選，p__型區(qū)5b的雜質(zhì)濃度為p_型區(qū)5a的雜質(zhì)濃度的0.4倍?0.7倍是良好的。其理由在于，本發(fā)明的效果顯著地表現(xiàn)。p_型區(qū)5a以及p__型區(qū)5b分別是摻雜了例如鋁而形成的。在圖5中，雖然在活性區(qū)101中僅圖示一個(gè)MOS構(gòu)造，但是也可以排列配置多個(gè)MOS構(gòu)造。
[0084]接下來，關(guān)于實(shí)施方式2所涉及的碳化硅半導(dǎo)體裝置的制造方法，以制作例如1200V的耐壓等級(jí)的MOSFET的情況為例來進(jìn)行說明。首先，準(zhǔn)備以例如2X 119CnT3程度的雜質(zhì)濃度摻雜了氮的η.型碳化硅基板I。η.型碳化硅基板I的主面可以是在例如〈11-20〉方向上具有4度程度的偏離角的(000-1)面。接下來，在η+型碳化硅基板I的(000-1)面上，使以1.8 X 116CnT3的雜質(zhì)濃度摻雜了氮的厚度為10 μ m的η型碳化娃外延層2生長(zhǎng)。
[0085]接下來，通過光刻以及離子注入，在η型碳化硅外延層2的表面層選擇性地形成P+型區(qū)12。在該離子注入中，例如也可以將摻雜物設(shè)為鋁，按照P+型區(qū)12的雜質(zhì)濃度成為L(zhǎng)OXlO18cnT3的方式設(shè)定劑量。P+型區(qū)12的寬度以及深度也可以分別為13 μ m以及
0.5 μ m0相鄰的ρ+型區(qū)12間的距離例如也可以為2 μ m。
[0086]接下來,在η型碳化娃外延層2的表面，使成為P基極層13的ρ型碳化娃外延層以例如0.5μπι的厚度生長(zhǎng)。此時(shí)，例如也可以使按照P基極層13的雜質(zhì)濃度成為2.0X 116CnT3的方式摻雜了招的ρ型碳化娃外延層生長(zhǎng)。
[0087]接下來，通過光刻以及離子注入，使ρ基極層13的η型碳化硅外延層2上的部分的導(dǎo)電型反轉(zhuǎn)，選擇性地形成η阱區(qū)16。在該離子注入中，例如也可以將摻雜物設(shè)為氮，按照η阱區(qū)16的雜質(zhì)濃度成為5.0X 116CnT3的方式設(shè)定劑量。η阱區(qū)16的寬度以及深度可以分別為2.0 μ m以及1.5 μ m。
[0088]接下來，通過光刻以及離子注入，在ρ基極層13的ρ+型區(qū)12上的部分的表面層選擇性地形成n+源極區(qū)14。接下來，通過光刻以及離子注入，在ρ基極層13的ρ+型區(qū)12上的部分的表面層選擇性地形成P+接觸區(qū)15。接下來，進(jìn)行用于使n+源極區(qū)14、p+接觸區(qū)15以及η阱區(qū)16活性化的熱處理(退火)。此時(shí)的熱處理溫度以及熱處理時(shí)間也可以分別為1620°C以及2分鐘。
[0089]接下來，通過蝕刻，以例如0.7 μ m的深度去除耐壓構(gòu)造部102上的ρ基極層13，使η型碳化硅外延層2露出。接下來，進(jìn)行光刻以及離子注入，在通過蝕刻而露出的η型碳化硅外延層2的表面層選擇性地形成？_型區(qū)5a。該離子注入例如也可以將摻雜物設(shè)為鋁，劑量設(shè)為 6.0X 113CnT2。
[0090]接下來，進(jìn)行光刻以及離子注入，在通過蝕刻而露出的η型碳化硅外延層2的表面層選擇性地形成P—型區(qū)5b。該離子注入例如也可以將摻雜物設(shè)為鋁，劑量設(shè)為
1.0X 1013cm_2。接下來，進(jìn)行用于使p_型區(qū)5a以及p__型區(qū)5b活性化的熱處理(退火)。此時(shí)的熱處理溫度以及熱處理時(shí)間也可以分別為1620°C以及2分鐘。
[0091]用于使p_型區(qū)5a以及p—型區(qū)5b活性化的熱處理，也可以與用于使n+源極區(qū)14、P+接觸區(qū)15以及η阱區(qū)16活性化的熱處理同時(shí)進(jìn)行。形成η.源極區(qū)14、ρ+接觸區(qū)15、η阱區(qū)16、ρ_型區(qū)5a以及p__型區(qū)5b的順序可以進(jìn)行各種變更。
[0092]接下來，使碳化硅半導(dǎo)體基體的表面?zhèn)葻嵫趸?，?0nm的厚度形成柵極絕緣膜17。該熱氧化也可以在氫氛圍氣中通過1000°C程度的溫度的熱處理來進(jìn)行。由此，在P基極層13以及η型碳化硅外延層2的表面上形成的各區(qū)被柵極絕緣膜17覆蓋。
[0093]接下來，在柵極絕緣膜17上，形成摻雜了例如磷⑵的多晶硅層作為柵極電極18。接下來，使多晶硅層圖案化來選擇性地去除，在P基極層13的、被η+源極區(qū)14和η阱區(qū)16夾著的部分上殘留多晶硅層。此時(shí)，也可以在η阱區(qū)16上殘留多晶硅層。
[0094]接下來，按照覆蓋柵極絕緣膜17的方式，&1.0μπι的厚度形成例如磷玻璃(PSG:Phospho Silicate Glass)作為層間絕緣膜20。接下來,使層間絕緣膜20以及柵極絕緣膜17圖案化來選擇性地去除以形成接觸孔，使n+源極區(qū)14以及P+接觸區(qū)15露出。接下來，進(jìn)行用于使層間絕緣膜20平坦化的熱處理(回流焊)。
[0095]接下來，在層間絕緣膜20的表面成膜源極電極19。此時(shí)，還在接觸孔內(nèi)埋入源極電極19，使n+源極區(qū)14以及P+接觸區(qū)15和源極電極19接觸。接下來，按照源極電極19的最靠耐壓構(gòu)造部102側(cè)的端部在p_型區(qū)5a上被終止的方式，選擇性地去除耐壓構(gòu)造部102上的源極電極19。
[0096]接下來，通過例如濺射法，在碳化硅半導(dǎo)體基體的表面的整面，按照覆蓋源極電極19的方式堆積電極焊盤21。電極焊盤21的層間絕緣膜20上的部分的厚度例如也可以為5 μ m0電極焊盤21例如也可以由按1%的比例包含硅的鋁(Al-Si)來形成。接下來，按照電極焊盤21的最靠耐壓構(gòu)造部102側(cè)的端部位于耐壓構(gòu)造部102上、且在源極電極19上被終止的方式，選擇性地去除電極焊盤20。
[0097]接下來，在η+型碳化硅基板I的表面(碳化硅半導(dǎo)體基體的背面)，成膜例如鎳膜作為背面電極7。而且，以例如970°C的溫度進(jìn)行熱處理，形成n+型碳化硅基板I和背面電極7的歐姆結(jié)8。接下來，在鎳膜的表面，使例如鈦、鎳以及金(Au)按此順序成膜作為背面電極7。而且，在碳化硅半導(dǎo)體基體的表面?zhèn)?，按照覆蓋源極電極19以及電極焊盤20的最靠耐壓構(gòu)造部102側(cè)的各端部的方式形成保護(hù)膜22，從而完成了圖5所示的M0SFET。
[0098]以上，如說明過的那樣，根據(jù)實(shí)施方式2，即便在形成了 MOSFET的元件構(gòu)成的情況下也能夠獲得與實(shí)施方式I同樣的效果。
[0099](實(shí)施例)
[0100]接下來，關(guān)于有無場(chǎng)板所引起的碳化硅半導(dǎo)體裝置的耐壓特性進(jìn)行了驗(yàn)證。圖6-1是表示實(shí)施例所涉及的碳化硅半導(dǎo)體裝置的耐壓構(gòu)造部的構(gòu)成的截面圖。圖6-2是表示比較例的碳化硅半導(dǎo)體裝置的耐壓構(gòu)造部的構(gòu)成的截面圖。首先，遵循實(shí)施方式1，制作了JBS構(gòu)造的二極管。具體而言，如圖6-1所示，制作了使肖特基電極9伸出到耐壓構(gòu)造部102的層間絕緣膜6上，以使肖特基電極9的層間絕緣膜6上的部分作為場(chǎng)板發(fā)揮作用的二極管(符號(hào)A所不的部分，以下設(shè)為有場(chǎng)板)。
[0101]作為比較，如圖6-2所示，制作了不使肖特基電極9伸出到耐壓構(gòu)造部102的層間絕緣膜6上的構(gòu)成的二極管(符號(hào)B所示的部分，以下設(shè)為無場(chǎng)板)。實(shí)施例以及比較例除了肖特基電極9以外的構(gòu)成設(shè)為相同。具體而言，將層間絕緣膜6的厚度設(shè)為0.5 μπι。將外延層2的濃度設(shè)為lX1016cm_3，將厚度設(shè)為10 μ m。將ρ型區(qū)5的寬度以及深度分別設(shè)為30 μ m以及0.5 μ m。而且,計(jì)算了使P型區(qū)5的雜質(zhì)濃度在2X 117Cm-3?4X 117Cm-3的范圍內(nèi)發(fā)生變化，使電荷以-5X 112CnT2?+5X 112CnT2的電荷量分布在層間絕緣膜6上之時(shí)的實(shí)施例以及比較例的各自的耐壓。在圖7-1、7-2中示出其模擬結(jié)果。
[0102]圖7-1是表示實(shí)施例所涉及的碳化硅半導(dǎo)體裝置的耐壓特性的特性圖。圖7-2是表示比較例的碳化硅半導(dǎo)體裝置的耐壓特性的特性圖。如圖7-1所示，確認(rèn)出有場(chǎng)板的實(shí)施例幾乎沒有看到耐壓的變動(dòng)。在圖7-1中，雖然僅示出將外延層2的濃度設(shè)為1.0X 1016cm_3、厚度設(shè)為10 μπι的條件下的ρ型區(qū)5的雜質(zhì)濃度為2Χ 117Cm-3?4X 11W3的范圍內(nèi)的模擬結(jié)果，但是如果外延層2的濃度變低，則在ρ型區(qū)5的雜質(zhì)濃度為1.0 X 117CnT3以上且不足2 X 117CnT3的范圍內(nèi)不會(huì)發(fā)生耐壓變動(dòng)，此外，如果外延層2的濃度變高，則在P型區(qū)5的雜質(zhì)濃度為大于4X 117CnT3且為1.0X 118CnT3以下的情況下幾乎不發(fā)生耐壓變動(dòng)。另一方面，如圖7-2所示，確認(rèn)出無場(chǎng)板的比較例中，由于層間絕緣膜6上的電荷量，耐壓下降500V以上。因此確認(rèn)出，通過構(gòu)成為使設(shè)于活性區(qū)的電極在覆蓋JTE構(gòu)造的層間絕緣膜上伸出，從而能夠抑制耐壓的變動(dòng)，且能夠?qū)崿F(xiàn)例如1400V以上的高耐壓。
[0103]在以上，在本發(fā)明中，雖然以將由碳化硅制成的碳化硅基板的主面設(shè)為(0001)面并在該(0001)面上構(gòu)成肖特基勢(shì)壘二極管的情況為例來進(jìn)行了說明，但是并不限于此，也可以多種多樣地變更基板主面的面方位、構(gòu)成基板的寬帶隙半導(dǎo)體材料等。例如，既可以將碳化硅基板的主面設(shè)為(000-1)面并在該(000-1)面上構(gòu)成肖特基勢(shì)壘二極管，也可以使用由氮化鎵(GaN)等的寬帶隙半導(dǎo)體制成的半導(dǎo)體基板。
[0104]此外，在本發(fā)明中，雖然以JBS構(gòu)造的二極管、縱型MOSFET為例來進(jìn)行說明，但是并不限于上述的實(shí)施方式，也可以適用于具備包圍活性區(qū)的耐壓構(gòu)造部的各種各樣構(gòu)成的半導(dǎo)體裝置。因此，活性區(qū)的元件構(gòu)造的構(gòu)成可以是構(gòu)成元件構(gòu)造的各區(qū)和寬帶隙半導(dǎo)體基體的結(jié)具備金屬-半導(dǎo)體結(jié)的構(gòu)成、或者具備金屬-半導(dǎo)體結(jié)和絕緣體-半導(dǎo)體結(jié)的構(gòu)成。僅具備金屬-半導(dǎo)體結(jié)的元件構(gòu)造為例如二極管的元件構(gòu)造。具備金屬-半導(dǎo)體結(jié)和絕緣體-半導(dǎo)體結(jié)的元件構(gòu)造為例如MOSFET的元件構(gòu)造等。
[0105]此外，在本發(fā)明中，雖然作為與碳化硅半導(dǎo)體基體形成肖特基結(jié)的金屬而以鈦為例進(jìn)行了說明，但是并不限于此，也可以由能夠與碳化硅半導(dǎo)體基體形成肖特基結(jié)的材料來形成肖特基電極。此外，作為JTE構(gòu)造的構(gòu)成例而關(guān)于雙區(qū)JTE構(gòu)造進(jìn)行了說明，但是還可以設(shè)為進(jìn)一步排列成雜質(zhì)濃度不同的三個(gè)以上的P型區(qū)相接的構(gòu)成的多區(qū)JTE構(gòu)造。此夕卜，雖然以在耐壓構(gòu)造部形成TE構(gòu)造的情況為例進(jìn)行了說明，但是也可以將本發(fā)明適用于與制造的難易度無關(guān)地如FLR構(gòu)造那樣多個(gè)ρ型區(qū)以給定間隔配置的構(gòu)成的終端構(gòu)造。此夕卜，在各實(shí)施方式中，雖然將第I導(dǎo)電型設(shè)為η型，將第2導(dǎo)電型設(shè)為ρ型，但是即便將第I導(dǎo)電型設(shè)為P型，將第2導(dǎo)電型設(shè)為η型，本發(fā)明也同樣成立。
[0106]產(chǎn)業(yè)上的可利用性
[0107]如以上，本發(fā)明所涉及的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法對(duì)于電力變換裝置、各種工業(yè)用機(jī)械等的電源裝置等中被使用的高耐壓半導(dǎo)體裝置而言是有用的。
[0108]符號(hào)說明
[0109]I η+型碳化硅基板
[0110]2 η型碳化娃外延層
[0111]3設(shè)在活性區(qū)的周邊部的P+型區(qū)
[0112]4 JBS構(gòu)造用的P+型區(qū)
[0113]5 JTE構(gòu)造用的P型區(qū)
[0114]6層間絕緣膜
[0115]7背面電極
[0116]8歐姆結(jié)
[0117]9肖特基電極
[0118]10電極焊盤
[0119]11保護(hù)膜
[0120]101活性區(qū)
[0121]102耐壓構(gòu)造部
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: 第1導(dǎo)電型寬帶隙半導(dǎo)體基板； 第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層，堆積在所述第1導(dǎo)電型寬帶隙半導(dǎo)體基板的表面，其雜質(zhì)濃度比所述第1導(dǎo)電型寬帶隙半導(dǎo)體基板低； 第1的第2導(dǎo)電型半導(dǎo)體區(qū)，選擇性地設(shè)置在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的與所述第1導(dǎo)電型寬帶隙半導(dǎo)體基板側(cè)相反的一側(cè)的表面層； 元件構(gòu)造，至少由在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層上形成金屬一半導(dǎo)體結(jié)的金屬膜、和所述第1的第2導(dǎo)電型半導(dǎo)體區(qū)構(gòu)成； 第2的第2導(dǎo)電型半導(dǎo)體區(qū)，選擇性地設(shè)置在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的與所述第1導(dǎo)電型寬帶隙半導(dǎo)體基板側(cè)相反的一側(cè)的表面層，并包圍所述元件構(gòu)造的周邊部； 第3的第2導(dǎo)電型半導(dǎo)體區(qū)，包圍所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部以構(gòu)成結(jié)終端構(gòu)造，其雜質(zhì)濃度比所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)低；和層間絕緣膜，覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)， 所述金屬膜在所述層間絕緣膜上延伸至隔著所述層間絕緣膜而覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的一部分的位置為止。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述金屬膜與所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層形成肖特基結(jié)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體裝置還具備:第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層，選擇性地堆積在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層上， 所述金屬膜與所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層形成歐姆結(jié)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述元件構(gòu)造構(gòu)成為包括: 第2導(dǎo)電型基極區(qū)，由覆蓋所述第1的第2導(dǎo)電型半導(dǎo)體區(qū)、且雜質(zhì)濃度比所述第1的第2導(dǎo)電型半導(dǎo)體區(qū)低的所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層構(gòu)成； 第1導(dǎo)電型源極區(qū)，選擇性地設(shè)置在所述第2導(dǎo)電型基極區(qū)的內(nèi)部； 第1導(dǎo)電型阱區(qū)，在深度方向上貫通所述第2導(dǎo)電型基極區(qū)并到達(dá)所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層； 柵極電極，隔著柵極絕緣膜而設(shè)置在所述第2導(dǎo)電型基極區(qū)的被所述第1導(dǎo)電型源極區(qū)和所述第1導(dǎo)電型阱區(qū)夾著的部分的表面；和 源極電極，由與所述第2導(dǎo)電型基極區(qū)以及所述第1導(dǎo)電型源極區(qū)相接的所述金屬膜構(gòu)成。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述半導(dǎo)體裝置還具備:第4的第2導(dǎo)電型半導(dǎo)體區(qū)，包圍所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部，與所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)構(gòu)成結(jié)終端構(gòu)造，其雜質(zhì)濃度比所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)低。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 伸出到所述層間絕緣膜上的所述金屬膜的端部，在所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)上終止。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度為1.(^101?^3?1.(^102%^
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度為1.0父3?
9.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 所述第4的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度為所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的雜質(zhì)濃度的0.4?0.7倍。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述金屬膜是族金屬、％族金屬族金屬、招或娃，或者包含它們之中的2元素或3元素的復(fù)合膜。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述金屬膜是鈦、鋁或硅，或者包含它們之中的2元素或3元素的復(fù)合膜。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 寬帶隙半導(dǎo)體為碳化娃。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 寬帶隙半導(dǎo)體為氮化鎵。
14.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述金屬膜和所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層的肖特基勢(shì)壘高度為1.以上。
15.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 所述金屬膜和所述第2導(dǎo)電型寬帶隙半導(dǎo)體堆積層的肖特基勢(shì)壘高度為0.以上且不足1.06乂。
16.根據(jù)權(quán)利要求1、2、5?15中任一項(xiàng)所述的半導(dǎo)體裝置，其特征在于， 所述第1的第2導(dǎo)電型半導(dǎo)體區(qū)構(gòu)成結(jié)勢(shì)壘肖特基構(gòu)造。
17.一種半導(dǎo)體裝置的制造方法，其特征在于，包括: 在第1導(dǎo)電型寬帶隙半導(dǎo)體基板的表面堆積雜質(zhì)濃度比所述第1導(dǎo)電型寬帶隙半導(dǎo)體基板低的第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的工序； 在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面層選擇性地形成第1的第2導(dǎo)電型半導(dǎo)體區(qū)的工序； 在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面層按照包圍所述第1的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部的方式選擇性地形成第2的第2導(dǎo)電型半導(dǎo)體區(qū)的工序； 在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面層選擇性地形成包圍所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)的周邊部以構(gòu)成結(jié)終端構(gòu)造、且雜質(zhì)濃度比所述第2的第2導(dǎo)電型半導(dǎo)體區(qū)低的第3的第2導(dǎo)電型半導(dǎo)體區(qū)的工序； 在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層的表面選擇性地形成覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的層間絕緣膜的工序； 在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層以及所述層間絕緣膜的表面，形成與所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層或堆積在所述第1導(dǎo)電型寬帶隙半導(dǎo)體堆積層上的半導(dǎo)體層形成金屬一半導(dǎo)體結(jié)的金屬膜的工序； 選擇性地去除所述金屬膜，按照從形成有所述金屬一半導(dǎo)體結(jié)的一側(cè)伸出到所述層間絕緣膜上的方式、且按照隔著所述層間絕緣膜而覆蓋所述第3的第2導(dǎo)電型半導(dǎo)體區(qū)的一部分的方式來殘留所述金屬膜的工序。
【文檔編號(hào)】H01L29/47GK104321873SQ201380022013
【公開日】2015年1月28日 申請(qǐng)日期:2013年3月18日 優(yōu)先權(quán)日:2012年4月27日
【發(fā)明者】木下明將, 辻崇, 福田憲司 申請(qǐng)人:富士電機(jī)株式會(huì)社