半導體器件的制作方法
【專利摘要】本實用新型公開了一種半導體器件，包括襯底、形成于所述襯底上表面的絕緣層、形成于所述絕緣層上的至少一個金屬互連層，所述半導體器件還包括形成于所述襯底下表面的至少一個金屬層。本實用新型通過在襯底的下表面形成至少一個金屬層，來與形成于襯底上表面的金屬互連層形成平板電容，通過將該平板電容連接到半導體器件的輸入或輸出端，來便捷且高效地實現(xiàn)對半導體器件的輸入或輸出阻抗到目標阻抗的匹配。
【專利說明】半導體器件
【技術領域】
[0001]本實用新型涉及半導體領域，特別涉及一種半導體器件。
【背景技術】
[0002]當半導體器件用于射頻功率放大電路或者其他某些特定電路時，需要其具有較高的輸入輸出阻抗。但目前生產制造的很多半導體器件的輸入輸出阻抗很低，因此需要對這些半導體器件進行阻抗匹配，比如，在外圍電路使用大量的分立元件，或者采用鍵合線將在同一個封裝框架上的半導體器件與電容相連接并封裝在一起。但這些方法會增加電路的設計難度，降低電路工作的可靠性。同時，由于引入了鍵合線的等效電感，其工藝的波動對半導體器件性能的穩(wěn)定性與可靠性都會產生很大的影響。
實用新型內容
[0003]為了解決現(xiàn)有技術中對半導體器件進行輸入輸出阻抗匹配時電路設計難度大以及工藝波動引起的器件穩(wěn)定性問題，本實用新型提供了一種半導體器件，包括襯底、形成于所述襯底上表面的絕緣層、形成于所述絕緣層上的至少一個金屬互連層，所述半導體器件還包括形成于所述襯底下表面的至少一個金屬層。
[0004]進一步地，所述半導體器件具備有源區(qū)和非有源區(qū)，所述非有源區(qū)中形成有至少一個平板電容。
[0005]進一步地，所述平板電容包括相對設置的第一極板和第二極板，所述第一極板為在形成所述金屬互連層的刻蝕工序中通過調整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬，所述第二極板為在形成所述襯底下表面的金屬層的刻蝕工序中通過調整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬。
[0006]優(yōu)選地，所述第一極板與所述半導體器件的封裝引腳中的輸入或輸出引腳相連，所述第二極板與所述半導體器件的封裝框架中的連接到接地端的晶座相接。
[0007]優(yōu)選地，所述第一極板與所述半導體器件的封裝引腳中的接地引腳相連，所述第二極板與所述半導體器件的封裝框架中的連接到輸入或輸出端的晶座相接。
[0008]與現(xiàn)有技術相比，本實用新型提供的半導體器件，其有益效果在于:
[0009]I)將用作阻抗匹配的元件集成在半導體器件的內部，從而避免了使用分立元件進行阻抗匹配時電路設計難度大、工作可靠性低的問題，同時也避免了使用鍵合線方式連接電容進行阻抗匹配時對半導體器件性能的穩(wěn)定性和可靠性的影響，降低了半導體器件在使用過程中的復雜程度與可能帶來的故障率；
[0010]2)集成在半導體器件內部的用作阻抗匹配的元件采用平板電容，可以方便地采用半導體器件本身的金屬互連層和器件下表面的金屬層來實現(xiàn)，一方面不需要額外的電容器節(jié)約了成本，另一方面也使得集成的難度大大降低；
[0011]3)該半導體器件的制造簡便，可以在半導體器件的制造工藝過程中，通過調整金屬互連層以及器件下表面的金屬層的刻蝕版圖來調整電容的大小，并通過調整電容引腳的連接方式，來進行半導體器件的輸入或輸出端的阻抗匹配。
【專利附圖】

【附圖說明】
[0012]圖1為本實用新型的半導體器件的部分區(qū)域的示意性截面圖；
[0013]圖2為本實用新型的半導體器件的平板電容的連接引腳的第一實例的示意性截面圖；
[0014]圖3為本實用新型的半導體器件的平板電容的連接引腳的第二實例的示意性截面圖；
[0015]圖4為本實用新型的半導體器件的第一實施方式的部分區(qū)域的示意性截面圖；
[0016]圖5為圖4的阻抗匹配方式的示意性電路圖；
[0017]圖6為本實用新型的半導體器件的第二實施方式的部分區(qū)域的示意性截面圖；
[0018]圖7為圖6的阻抗匹配方式的示意性電路圖；
[0019]圖8為本實用新型的半導體器件的第三實施方式的部分區(qū)域的示意性截面圖；
[0020]圖9為圖8的阻抗匹配方式的示意性電路圖；
[0021]圖10為本實用新型的半導體器件的第四實施方式的部分區(qū)域的示意性截面圖；
[0022]圖11為圖10的阻抗匹配方式的示意性電路圖；
[0023]圖12為本發(fā)明的半導體器件的第五實施方式的部分區(qū)域的示意性截面圖；
[0024]圖13為圖12的阻抗匹配方式的示意性電路圖。
[0025]主要附圖標記說明
[0026]1:半導體襯底 2:絕緣層
[0027]3:金屬互連層 4:金屬層
[0028]5:晶座101:引出引腳
[0029]10:第一極板20:第二極板
【具體實施方式】
[0030]下面結合附圖和【具體實施方式】對本實用新型的半導體器件作進一步的詳細描述，但不作為對本實用新型的限定。
[0031]需要說明的是，示意性截面圖只示出了半導體器件的部分區(qū)域，因此，不能把附圖中的邊界認為是半導體器件的實際邊界。
[0032]參照圖1，為本實用新型的半導體器件的部分區(qū)域的示意性截面圖。本實用新型提供的半導體器件，包括襯底1、依次形成于襯底I上表面的絕緣層2和至少一個金屬互連層3，還包括形成于襯底I下表面的至少一個金屬層4。半導體器件具備有源區(qū)和非有源區(qū)，非有源區(qū)中形成有至少一個平板電容。平板電容包括相對設置的第一極板10和第二極板20，第一極板10為在形成金屬互連層3的刻蝕工序中通過調整刻蝕版圖而保留在非有源區(qū)中的一部分金屬，第二極板20為在形成襯底I下表面的金屬層4的刻蝕工序中通過調整刻蝕版圖而保留在非有源區(qū)中的一部分金屬。通過將該平板電容連接到半導體器件的輸入或輸出端，可以實現(xiàn)對半導體器件的輸入或輸出阻抗到目標阻抗的匹配。
[0033]對平板電容的第一極板10的連接可以通過打線引出的方式來實現(xiàn)。如圖2所示，金屬互連層位于有源區(qū)的部分 通常會有打線引出的引腳，可以利用該引腳連接器件的輸入輸出端或者接地端等來實現(xiàn)第一極板10與器件的封裝引腳的連接?；蛘呷鐖D3所示，可以在位于非有源區(qū)的第一極板10上直接進行打線引出，即引出引腳101，以便于第一極板10與器件的封裝引腳連接。
[0034]對平板電容的第二極板20的連接可以通過在半導體器件的封裝框架上調整晶座5的位置，使得晶座5與第二極板20相接，第二極板20通過晶座與器件的輸入或輸出端、接地端或者其他預定端進行連接。
[0035]第一實施方式
[0036]圖4為本實用新型的半導體器件的第一實施方式的部分區(qū)域的示意性截面圖。該種實現(xiàn)結構，適用于原芯片有源區(qū)部分的輸入或者輸出端位于芯片上表面的情況。第一極板10通過引出引腳101與半導體器件的封裝引腳中的輸入或輸出引腳相連，第二極板20與半導體器件的封裝框架中的連接到接地端的晶座5相接。
[0037]這種連接方式的等效電路示意圖如圖5所示，即等效為在半導體器件的輸入或輸出端并聯(lián)一個電容，從而實現(xiàn)半導體器件的有源區(qū)的輸入或輸出阻抗到目標輸入或輸出阻抗的匹配。
[0038]第二實施方式
[0039]圖6為本實用新型的半導體器件的第二實施方式的部分區(qū)域的示意性截面圖。該種實現(xiàn)結構，適用于原芯片有源區(qū)部分的輸入或者輸出端位于芯片底部的情況。在該實施方式中，第一極板10與金屬互連層3位于有源區(qū)的部分電氣隔離，第一極板10通過引出引腳101與半導體器件的接地端相連，第二極板20與半導體器件的封裝框架中的連接到輸入或輸出端的晶座5相接。
[0040]這種連接方式的等效電路示意圖如圖7所示，即等效為在半導體器件的輸入或輸出端串聯(lián)一個電容，從而實現(xiàn)半導體器件的有源區(qū)的輸入或輸出阻抗到目標輸入或輸出阻抗的匹配。
[0041]第三實施方式
[0042]圖8為本實用新型的半導體器件的第三實施方式的部分區(qū)域的示意性截面圖。在該實施方式中，半導體在有源區(qū)中的輸入或輸出端位于芯片的底部，且第一極板10與金屬互連層3位于有源區(qū)的部分電氣隔離，第一極板10通過引出引腳101與半導體器件的封裝引腳中的輸入或輸出引腳相連，第二極板20與半導體器件的封裝框架中的保持電位浮空的晶座5相接。在該實施方式中，晶座5也可以是連接到預定端的，比如連接到直流偏置端。
[0043]這種連接方式的等效電路示意圖如圖9所示，即等效為在半導體器件的輸入或輸出端串聯(lián)一個電容，從而實現(xiàn)半導體器件的有源區(qū)的輸入或輸出阻抗到目標輸入或輸出阻抗的匹配。
[0044]第四實施方式
[0045]圖10為本發(fā)明的半導體器件的第四實施方式的部分區(qū)域的示意性截面圖。第一極板10上的引出引腳101保持電位浮空，第二極板20與半導體器件的封裝框架中的連接到輸入或輸出端的晶座5相接。在該實施方式中，出引腳101也可以與半導體器件的封裝引腳中的預定引腳相連，比如與直流偏置引腳相連。
[0046]這種連接方式的等效電路示意圖如圖11所示，即等效為在半導體器件的輸入或輸出端串聯(lián)一個電容，從而實現(xiàn)半導體器件的有源區(qū)的輸入或輸出阻抗到目標輸入或輸出阻抗的匹配。
[0047]第五實施方式
[0048]以上實施方式中，半導體器件在非有源區(qū)中均包含一個平板電容?？梢岳斫獾氖?，本實用新型的半導體器件在非有源區(qū)中可以包含一個或多個平板電容，這些平板電容可以全部并聯(lián)、全部串聯(lián)、或者部分并聯(lián)和部分串聯(lián)相結合以連接到半導體器件的輸入或輸出端，來進行輸入或輸出端的阻抗匹配。
[0049]下面以半導體器件在非有源區(qū)內包括兩個平板電容為例進行進一步的描述。參照圖12，為本實用新型的半導體器件的第五實施方式的部分區(qū)域的示意性截面圖。在該實施方式中，在器件的非有源區(qū)形成了兩個平板電容，即第一平板電容和第二平板電容。其中第一平板電容的第一極板10通過引出引腳101接地，第二平板電容的第一極板10保持電位浮空。第一平板電容和第二平板電容的第二極板均與半導體器件的封裝框架中的連接到輸入或輸出端的晶座5相接。
[0050]這種連接方式的等效電路示意圖如圖13所示，即等效為在半導體器件的輸入或輸出端先串聯(lián)一個電容再并聯(lián)一個電容，從而實現(xiàn)半導體器件的有源區(qū)的輸入或輸出阻抗到目標輸入或輸出阻抗的匹配。
[0051]可以理解的是，如果需要在半導體器件內部集成多個電容，可以通過在器件的非有源區(qū)形成多個平板電容來實現(xiàn)，平板電容的形成方式包括但不限于上述實現(xiàn)方式。
[0052]以上所說的絕緣層，可以是一個絕緣層，也可以是多個絕緣層的復合。以上所說的絕緣物質，可以是一個絕緣層，也可以是多個絕緣層的復合；可以是一種絕緣材料，也可以是多種絕緣材料的復合。絕緣材料可以是任何一種阻礙電荷流動的材料，比如干燥的空氣等；但優(yōu)選為介電常數(shù)大的絕緣材料，比如二氧化硅等。
[0053]以上【具體實施方式】僅為本實用新型的示例性實施方式，不能用于限定本實用新型，本實用新型的保護范圍由權利要求書限定。本領域技術人員可以在本實用新型的實質和保護范圍內，對本實用新型做出各種修改或等同替換，這些修改或等同替換也應視為落在本實用新型的保護范圍內。
【權利要求】
1.一種半導體器件，包括襯底、形成于所述襯底上表面的絕緣層、形成于所述絕緣層上的至少一個金屬互連層，其特征在于，所述半導體器件還包括形成于所述襯底下表面的至少一個金屬層。
2.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件具備有源區(qū)和非有源區(qū)，所述非有源區(qū)中形成有至少一個平板電容。
3.根據權利要求2所述的半導體器件，其特征在于，所述平板電容包括相對設置的第一極板和第二極板，所述第一極板為在形成所述金屬互連層的刻蝕工序中通過調整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬，所述第二極板為在形成所述襯底下表面的金屬層的刻蝕工序中通過調整刻蝕版圖而保留在所述非有源區(qū)中的一部分金屬。
4.根據權利要求3所述的半導體器件，其特征在于，所述第一極板與所述半導體器件的封裝引腳中的輸入或輸出引腳相連，所述第二極板與所述半導體器件的封裝框架中的連接到接地端或預定端的晶座相接。
5.根據權利要求3所述的半導體器件，其特征在于，所述第一極板與所述半導體器件的封裝引腳中的接地引腳相連，所述第二極板與所述半導體器件的封裝框架中的連接到輸入或輸出端的晶座相接。
【文檔編號】H01L29/06GK203659880SQ201320877434
【公開日】2014年6月18日 申請日期:2013年12月27日 優(yōu)先權日:2013年12月27日
【發(fā)明者】林敏之, 陳銘, 陳偉, 徐維, 賴海波 申請人:上海貝嶺股份有限公司