一種像素電路及顯示器的制造方法
【專利摘要】本實(shí)用新型公開了一種像素電路及顯示器，用以減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。所述像素電路包括：第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊，初始化模塊連接復(fù)位信號端和低電位端，用于在復(fù)位信號端輸入的復(fù)位信號控制下對第一像素子電路和第二像素子電路進(jìn)行初始化；數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號端，用于在門信號端輸入的信號控制下先對第一像素子電路寫入第一數(shù)據(jù)電壓，并對所述第一像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償，然后對第二像素子電路寫入第二數(shù)據(jù)電壓，并對第二像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償。
【專利說明】一種像素電路及顯示器【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及顯示器【技術(shù)領(lǐng)域】，尤其涉及一種像素電路及顯示器。
【背景技術(shù)】
[0002]目前高端中小尺寸有源矩陣有機(jī)發(fā)光二極管(Active Matrix Organic LightEmitting Diode, AMOLED)產(chǎn)品背板多使用低溫多晶娃(Low Temperature Poly-Silicon,LTPS)工藝技術(shù)，然而由于LTPS工藝的波動性會導(dǎo)致薄膜晶體管(Thin Film Transistor,TFT)器件的閾值電壓漂移，從而使得驅(qū)動有機(jī)發(fā)光二極管(Organic Light EmittingDiode, 0LED)器件的電流不穩(wěn)定導(dǎo)致畫面顯示品質(zhì)降低?，F(xiàn)有技術(shù)中的像素補(bǔ)償電路為6T1C電路(由6個薄膜晶體管和I個電容組成的電路)，電路圖如圖1所示，圖中，VDD為高電壓電平信號，VSS為低電壓電平信號，Data為數(shù)據(jù)信號，Gate為柵極控制信號，Reset為初始化控制信號，Vinit為初始化電壓電平信號，Emission (即EM)為控制OLED發(fā)光的信號，由OLED面板的emission電路提供此電壓。然而，需要將6個薄膜晶體管和I個電容在一個像素中布置下去是不容易的，需要TFT器件做得非常小，所以TFT器件的性能要求也相對較高，會導(dǎo)致像素間距(Pixel Pitch)無法進(jìn)一步降低。
[0003]如圖2所示，現(xiàn)有技術(shù)中的6T1C電路在2個像素里的水平方向所需要布置的元器件數(shù)目為:2條數(shù)據(jù)信號線:Data vl和Data v2、12個TFT、2個電容、I條柵極控制信號線Gate、I個發(fā)光控制信號Emission、I個高電壓電平信號VDD、1個初始化電壓電平信號Vinit, I個初始化控制信號Reset，圖2中有兩個有機(jī)發(fā)光二極管0LED1和0LED2，其陰極均與低電壓電平信號VSS相連，圖2為水平排列的2個像素的電路原理圖，水平或者垂直方向是導(dǎo)通在一起的，在垂直方向所需要布置的元器件數(shù)目為:1條數(shù)據(jù)信號線、12個TFT、2個電容、2條柵極控制信號線、I個發(fā)光控制信號Emission、I個高電壓電平信號VDD、I個初始化電壓電平信號Vinit。
[0004]綜上所述，現(xiàn)有技術(shù)中在2個像素中需要布置12個TFT和2個電容。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型實(shí)施例提供了一種像素電路，用以減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。本實(shí)用新型還提供了一種顯示器。
[0006]根據(jù)本實(shí)用新型一實(shí)施例，提供的一種像素電路，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊，
[0007]所述初始化模塊連接復(fù)位信號端和低電位端，用于在復(fù)位信號端輸入的復(fù)位信號控制下對第一像素子電路和第二像素子電路進(jìn)行初始化；
[0008]所述數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號端，用于在門信號端輸入的信號控制下先對第一像素子電路寫入第一數(shù)據(jù)電壓，并對所述第一像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償，然后對第二像素子電路寫入第二數(shù)據(jù)電壓，并對第二像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償。
[0009]由本實(shí)用新型實(shí)施例提供的所述像素電路，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊，所述由第一像素子電路、第二像素子電路以及初始化模塊和數(shù)據(jù)電壓寫入模塊組成的像素電路能夠減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯不品質(zhì)。
[0010]較佳地，所述第一像素子電路包括第一驅(qū)動模塊、第一發(fā)光模塊、第一閾值補(bǔ)償模塊和第一發(fā)光控制模塊，
[0011]所述第一閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號控制下對第一閾值補(bǔ)償模塊進(jìn)行初始化；
[0012]所述第一閾值補(bǔ)償模塊連接第一驅(qū)動模塊，用于對第一驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償；
[0013]所述第一發(fā)光模塊連接第一驅(qū)動模塊和第一發(fā)光控制模塊，用于在第一驅(qū)動模塊和第一發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
[0014]這樣，由第一驅(qū)動模塊、第一發(fā)光模塊、第一閾值補(bǔ)償模塊和第一發(fā)光控制模塊組成的第一像素子電路在像素電路的設(shè)計(jì)中簡單便于實(shí)施。
[0015]較佳地，所述第一閾值補(bǔ)償模塊包括第一存儲電容、第二晶體管和第四晶體管；所述第一驅(qū)動模塊包括第五晶體管；所述第一發(fā)光控制模塊包括第七晶體管和第九晶體管；所述第一發(fā)光模塊包括第一發(fā)光二極管。
[0016]這樣，由存儲電容、晶體管和發(fā)光二極管組成的第一像素子電路在像素電路的設(shè)計(jì)中簡單便于實(shí)施。
[0017]較佳地,所述第一存儲電容的一端與高電壓電平信號線相連，另一端與第二晶體管的源極相連；
[0018]所述第二晶體管的柵極與第一控制信號線相連，所述第二晶體管的漏極與所述初始化模塊相連；
[0019]所述第四晶體管的柵極與門信號端相連，所述第四晶體管的源極與所述初始化模塊相連；
[0020]所述第五晶體管的柵極與所述初始化模塊相連，所述第五晶體管的漏極與所述第四晶體管的漏極相連，所述第五晶體管的源極與所述數(shù)據(jù)電壓寫入模塊相連；
[0021]所述第七晶體管的柵極與發(fā)光控制信號線連接，所述第七晶體管的源極與高電壓電平信號線相連，所述第七晶體管的漏極與第五晶體管的源極相連；
[0022]所述第九晶體管的柵極與發(fā)光控制信號線連接，所述第九晶體管的源極與所述第五晶體管的漏極相連，所述第九晶體管的漏極與第一發(fā)光二極管相連；
[0023]所述第一發(fā)光二極管的陽極與第九晶體管的漏極相連，所述第一發(fā)光二極管的陰極與低電壓電平信號線相連。
[0024]這樣，所述存儲電容、晶體管及發(fā)光二極管的連接關(guān)系在像素電路的設(shè)計(jì)中簡單便于實(shí)施。
[0025]較佳地，所述第二像素子電路包括第二驅(qū)動模塊、第二發(fā)光模塊、第二閾值補(bǔ)償模塊和第二發(fā)光控制模塊，[0026]所述第二閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號控制下對第二閾值補(bǔ)償模塊進(jìn)行初始化；
[0027]所述第二閾值補(bǔ)償模塊連接第二驅(qū)動模塊，用于對第二驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償；
[0028]所述第二發(fā)光模塊連接第二驅(qū)動模塊和第二發(fā)光控制模塊，用于在第二驅(qū)動模塊和第二發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
[0029]這樣，由第二驅(qū)動模塊、第二發(fā)光模塊、第二閾值補(bǔ)償模塊和第二發(fā)光控制模塊組成的第二像素子電路在像素電路的設(shè)計(jì)中簡單便于實(shí)施。
[0030]較佳地，所述第二閾值補(bǔ)償模塊包括第二存儲電容和第八晶體管；所述第二驅(qū)動模塊包括第六晶體管；所述第二發(fā)光控制模塊包括第七晶體管和第十晶體管；所述第二發(fā)光模塊包括第二發(fā)光二極管。
[0031]這樣，由存儲電容、晶體管和發(fā)光二極管組成的第二像素子電路在像素電路的設(shè)計(jì)中簡單便于實(shí)施。
[0032]較佳地，所述第二存儲電容的一端與高電壓電平信號線相連，另一端與第八晶體管的源極相連；
[0033]所述第八晶體管的柵極與第二控制信號線相連，所述第八晶體管的漏極與所述初始化模塊相連；
[0034]所述第七晶體管的柵極與發(fā)光控制信號線連接，所述第七晶體管的源極與高電壓電平信號線相連，所述第七晶體管的漏極與第六晶體管的源極相連；
[0035]所述第六晶體管的柵極與所述第八晶體管的源極相連，所述第六晶體管的源極與所述數(shù)據(jù)電壓寫入模塊相連，所述第六晶體管的漏極與第二發(fā)光二極管相連；
[0036]所述第十晶體管的柵極與發(fā)光控制信號線連接，所述第十晶體管的源極與所述第六晶體管的漏極相連，所述第十晶體管的漏極與第二發(fā)光二極管相連；
[0037]所述第二發(fā)光二極管的陽極與第十晶體管的漏極相連，所述第二發(fā)光二極管的陰極與低電壓電平信號線相連。
[0038]這樣，所述存儲電容、晶體管及發(fā)光二極管的連接關(guān)系在像素電路的設(shè)計(jì)中簡單便于實(shí)施。
[0039]較佳地，所述初始化模塊包括第三晶體管，所述第三晶體管的柵極與復(fù)位信號線相連，所述第三晶體管的源極與第一像素子電路的第一閾值補(bǔ)償模塊和第二像素子電路的第二閾值補(bǔ)償模塊相連，所述第三晶體管的漏極與低電壓電平信號線相連。
[0040]這樣，所述初始化模塊包括第三晶體管，第三晶體管作為像素電路中的初始化模塊的開關(guān)器件，在電路設(shè)計(jì)中方便簡單便于實(shí)施。
[0041]較佳地，所述數(shù)據(jù)電壓寫入模塊包括第一晶體管，其中，所述第一晶體管的柵極與門信號控制線相連，所述第一晶體管的源極與數(shù)據(jù)信號線相連，所述第一晶體管的漏極與第一像素子電路的第一驅(qū)動模塊和第二像素子電路的第二驅(qū)動模塊相連。
[0042]這樣，所述數(shù)據(jù)電壓寫入模塊包括第一晶體管，第一晶體管作為像素電路中的數(shù)據(jù)電壓寫入模塊的開關(guān)器件，在電路設(shè)計(jì)中方便簡單便于實(shí)施。
[0043]較佳地，所述數(shù)據(jù)電壓寫入模塊中輸入的數(shù)據(jù)電壓包括第一數(shù)據(jù)電壓和第二數(shù)據(jù)電壓，其中，第一數(shù)據(jù)電壓用于驅(qū)動第一閾值補(bǔ)償模塊對第一驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償，第二數(shù)據(jù)電壓用于驅(qū)動第二閾值補(bǔ)償模塊對第二驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償。
[0044]這樣，由于數(shù)據(jù)信號為階梯形的時序信號，可以實(shí)現(xiàn)由一條數(shù)據(jù)信號線輸入兩個不同的電壓值。
[0045]較佳地，所述第一發(fā)光二極管和第二發(fā)光二極管均為有機(jī)發(fā)光二極管。
[0046]這樣，用有機(jī)發(fā)光二極管作為像素電路中的第一發(fā)光模塊和第二發(fā)光模塊中的發(fā)光二極管，在電路設(shè)計(jì)中方便簡單。
[0047]較佳地，所述晶體管均為P型薄膜晶體管。
[0048]這樣，用P型薄膜晶體管作為像素電路中的薄膜晶體管，在電路設(shè)計(jì)中方便簡單便于實(shí)施。
[0049]本實(shí)用新型實(shí)施例提供的顯示器，包括多個像素、數(shù)據(jù)信號線以及柵極控制信號線，其中，每兩個像素組成一像素單元，還包括與各像素單元連接的上面所述的像素電路。
[0050]這樣，由于所述顯示器包括與各像素單元連接的上面所述的像素電路，該顯示器具有所述像素電路的優(yōu)點(diǎn)，能夠很好的提升畫面顯示品質(zhì)。
[0051]較佳地，所述每一像素單元中的兩個像素共用一條數(shù)據(jù)信號線。
[0052]這樣，每一像素單元中的兩個像素共用一條數(shù)據(jù)信號線，故兩個像素可以省略一條數(shù)據(jù)信號線，數(shù)據(jù)信號線的排列方法簡單易行。
[0053]較佳地，所述每一像素單元中的兩個像素共用一條柵極控制信號線。
[0054]這樣，每一像素單元中的兩個像素共用一條柵極控制信號線，故兩個像素可以省略一條柵極控制信號線，柵極控制信號線的排列方法簡單易行。
【專利附圖】

【附圖說明】
[0055]圖1為現(xiàn)有技術(shù)中的單個像素中的6T1C AMOLED像素補(bǔ)償電路示意圖；
[0056]圖2為現(xiàn)有技術(shù)中的2個像素中的12T2C AMOLED像素補(bǔ)償電路示意圖；
[0057]圖3為本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路示意圖；
[0058]圖4為本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路工作的時序圖；
[0059]圖5為本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路在初始化工作階段的簡化電路圖；
[0060]圖6為本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路在第一閾值補(bǔ)償階段的簡化電路圖；
[0061]圖7為本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路在第二閾值補(bǔ)償階段的簡化電路圖；
[0062]圖8為本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路在發(fā)光階段的簡化電路圖；
[0063]圖9為現(xiàn)有技術(shù)中的單個像素的排列示意圖；
[0064]圖10為本實(shí)用新型實(shí)施例提供的由任意兩個像素組成的像素單元的一種水平排列示意圖；
[0065]圖11為本實(shí)用新型實(shí)施例提供的由任意兩個像素組成的像素單元的另一種水平排列意圖；
[0066]圖12為本實(shí)用新型實(shí)施例提供的由任意兩個像素組成的像素單元的一種垂直排列示意圖；
[0067]圖13為本實(shí)用新型實(shí)施例提供的由任意兩個像素組成的像素單元的另一種垂直排列示意圖。
【具體實(shí)施方式】
[0068]本實(shí)用新型實(shí)施例提供了一種像素電路及顯示器，用以減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。
[0069]其中，本實(shí)用新型實(shí)施例提供的像素電路為有源矩陣發(fā)光二極管像素電路，由于有源矩陣發(fā)光二極管像素電路能夠起到對像素的驅(qū)動模塊進(jìn)行補(bǔ)償?shù)淖饔?，故本?shí)用新型中有源矩陣發(fā)光二極管像素電路也可稱為有源矩陣發(fā)光二極管像素補(bǔ)償電路。
[0070]下面給出本實(shí)用新型實(shí)施例提供的技術(shù)方案的詳細(xì)介紹。
[0071]如圖3所示，本實(shí)用新型實(shí)施例提供的一種有源矩陣發(fā)光二極管像素電路，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊31和數(shù)據(jù)電壓寫入模塊32，
[0072]所述初始化模塊31連接復(fù)位信號端(對應(yīng)AMOLED像素電路初始化控制信號Reset)和低電位端(對應(yīng)AMOLED像素電路初始化電壓電平信號Vinit)，用于在復(fù)位信號端輸入的復(fù)位信號控制下對第一像素子電路和第二像素子電路進(jìn)行初始化；
[0073]所述數(shù)據(jù)電壓寫入模塊32連接數(shù)據(jù)電壓(對應(yīng)AMOLED像素電路數(shù)據(jù)信號Data)和門信號端(對應(yīng)AMOLED像素電路柵極控制信號Gate)，用于在門信號端輸入的信號控制下先對第一像素子電路寫入第一數(shù)據(jù)電壓，并對所述第一像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償，然后對第二像素子電路寫入第二數(shù)據(jù)電壓，并對第二像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償。
[0074]在圖3所示的電路中，為了區(qū)別導(dǎo)線間的交叉相連和不相連，將相連的交叉點(diǎn)以實(shí)心圓點(diǎn)表示,不相連的交叉點(diǎn)以空心圓點(diǎn)表示。
[0075]較佳地，所述第一像素子電路包括:第一驅(qū)動模塊331、第一發(fā)光模塊341、第一閾值補(bǔ)償模塊351和第一發(fā)光控制模塊361，
[0076]所述第一閾值補(bǔ)償模塊351連接初始化模塊31，用于在初始化模塊31輸出的初始化信號控制下對第一閾值補(bǔ)償模塊351進(jìn)行初始化；
[0077]所述第一閾值補(bǔ)償模塊351連接第一驅(qū)動模塊331，用于對第一驅(qū)動模塊331進(jìn)行閾值電壓補(bǔ)償；
[0078]所述第一發(fā)光模塊341連接第一驅(qū)動模塊331和第一發(fā)光控制模塊361,用于在第一驅(qū)動模塊331和第一發(fā)光控制模塊361作用下進(jìn)行發(fā)光顯不。
[0079]較佳地，所述第一閾值補(bǔ)償模塊351包括第一存儲電容Cl、第二晶體管T2和第四晶體管T4 ;所述第一驅(qū)動模塊331包括第五晶體管T5 ;所述第一發(fā)光控制模塊361包括第七晶體管T7和第九晶體管T9 ;所述第一發(fā)光模塊341包括第一發(fā)光二極管OLEDl。
[0080]較佳地，所述第一存儲電容Cl的一端與高電壓電平信號線(對應(yīng)高電壓電平信號VDD)相連，另一端與第二晶體管T2的源極相連；
[0081]所述第二晶體管T2的柵極與第一控制信號線(對應(yīng)AMOLED像素電路第一控制信號SWl)相連，所述第二晶體管T2的漏極與所述初始化模塊31相連；
[0082]所述第四晶體管T4的柵極與門信號端(對應(yīng)AMOLED像素電路柵極控制信號Gate )相連，所述第四晶體管T4的源極與所述初始化模塊31相連；
[0083]所述第五晶體管T5的柵極與所述初始化模塊31相連，所述第五晶體管T5的漏極與所述第四晶體管T4的漏極相連，所述第五晶體管T5的源極與所述數(shù)據(jù)電壓寫入模塊32相連；
[0084]所述第七晶體管T7的柵極與發(fā)光控制信號線(對應(yīng)AMOLED像素電路發(fā)光控制信號EM)連接，所述第七晶體管T7的源極與高電壓電平信號線(對應(yīng)高電壓電平信號VDD)相連，所述第七晶體管T7的漏極與第五晶體管T5的源極相連；
[0085]所述第九晶體管T9的柵極與發(fā)光控制信號線(對應(yīng)AMOLED像素電路發(fā)光控制信號EM)連接，所述第九晶體管T9的源極與所述第五晶體管T5的漏極相連，所述第九晶體管T9的漏極與第一發(fā)光二極管OLEDl相連；
[0086]所述第一發(fā)光二極管OLEDl的陽極與第九晶體管T9的漏極相連，所述第一發(fā)光二極管OLEDl的陰極與低電壓電平信號線(對應(yīng)低電壓電平信號VSS)相連。
[0087]較佳地，所述第二像素子電路包括第二驅(qū)動模塊332、第二發(fā)光模塊342、第二閾值補(bǔ)償模塊352和第二發(fā)光控制模塊362，
[0088]所述第二閾值補(bǔ)償模塊352連接初始化模塊31，用于在初始化模塊31輸出的初始化信號控制下對第二閾值補(bǔ)償模塊352進(jìn)行初始化；
[0089]所述第二閾值補(bǔ)償模塊352連接第二驅(qū)動模塊332，用于對第二驅(qū)動模塊332進(jìn)行閾值電壓補(bǔ)償；
[0090]所述第二發(fā)光模塊342連接第二驅(qū)動模塊332和第二發(fā)光控制模塊362，用于在第二驅(qū)動模塊332和第二發(fā)光控制模塊362作用下進(jìn)行發(fā)光顯示。
[0091]較佳地，所述第二閾值補(bǔ)償模塊352包括第二存儲電容C2和第八晶體管T8 ;所述第二驅(qū)動模塊332包括第六晶體管T6 ;所述第二發(fā)光控制模塊362包括第七晶體管T7和第十晶體管TlO ;所述第二發(fā)光模塊342包括第二發(fā)光二極管0LED2。
[0092]較佳地，所述第二存儲電容C2的一端與高電壓電平信號線(對應(yīng)高電壓電平信號VDD)相連，另一端與第八晶體管T8的源極相連；
[0093]所述第八晶體管T8的柵極與第二控制信號線(對應(yīng)AMOLED像素電路第二控制信號SW2)相連，所述第八晶體管T8的漏極與所述初始化模塊31相連；
[0094]所述第七晶體管T7的柵極與發(fā)光控制信號線(對應(yīng)AMOLED像素電路發(fā)光控制信號EM)連接，所述第七晶體管T7的源極與高電壓電平信號線(對應(yīng)高電壓電平信號VDD)相連，所述第七晶體管T7的漏極與第六晶體管T6的源極相連；
[0095]所述第六晶體管T6的柵極與所述第八晶體管T8的源極相連，所述第六晶體管T6的源極與所述數(shù)據(jù)電壓寫入模塊32相連，所述第六晶體管T6的漏極與第二發(fā)光二極管0LED2相連；
[0096]所述第十晶體管TlO的柵極與發(fā)光控制信號線(對應(yīng)AMOLED像素電路發(fā)光控制信號EM)連接，所述第十晶體管TlO的源極與所述第六晶體管T6的漏極相連，所述第十晶體管TlO的漏極與第二發(fā)光二極管0LED2相連；
[0097]所述第二發(fā)光二極管0LED2的陽極與第十晶體管TlO的漏極相連，所述第二發(fā)光二極管0LED2的陰極與低電壓電平信號線(對應(yīng)低電壓電平信號VSS)相連。
[0098]其中，第七晶體管T7是第一發(fā)光控制模塊361和第二發(fā)光控制模塊362共用的開關(guān)晶體管，發(fā)光控制模塊361和362既可以同時控制OLEDl和0LED2的發(fā)光，也可以分開控制OLEDl和0LED2的發(fā)光。
[0099]較佳地，所述初始化模塊31包括第三晶體管T3，所述第三晶體管T3的柵極與復(fù)位信號線(對應(yīng)AMOLED像素電路初始化控制信號Reset)相連，所述第三晶體管T3的源極與第一像素子電路的第一閾值補(bǔ)償模塊351和第二像素子電路的第二閾值補(bǔ)償模塊352相連，所述第三晶體管T3的漏極與低電壓電平信號線(對應(yīng)AMOLED像素電路初始化電壓電平信號Vinit)相連。
[0100]較佳地，所述數(shù)據(jù)電壓寫入模塊32包括第一晶體管Tl，所述第一晶體管Tl的柵極與門信號控制線(對應(yīng)AMOLED像素電路柵極控制信號Gate)相連，所述第一晶體管Tl的源極與數(shù)據(jù)信號線(對應(yīng)AMOLED像素電路數(shù)據(jù)信號Data)相連，所述第一晶體管Tl的漏極與第一像素子電路的第一驅(qū)動模塊331和第二像素子電路的第二驅(qū)動模塊332相連。
[0101]較佳地，所述數(shù)據(jù)電壓寫入模塊32中輸入的數(shù)據(jù)電壓包括第一數(shù)據(jù)電壓和第二數(shù)據(jù)電壓，其中，第一數(shù)據(jù)電壓用于驅(qū)動第一閾值補(bǔ)償模塊351對第一驅(qū)動模塊331進(jìn)行閾值電壓補(bǔ)償，第二數(shù)據(jù)電壓用于驅(qū)動第二閾值補(bǔ)償模塊352對第二驅(qū)動模塊332進(jìn)行閾值電壓補(bǔ)償。
[0102]較佳地，所述第一發(fā)光二極管OLEDl和第二發(fā)光二極管0LED2均為有機(jī)發(fā)光二極管。
[0103]較佳地，所述晶體管T1、T2、T3、T4、T5、T6、T7、T8、T9和TlO均為P型薄膜晶體管。
[0104]下面結(jié)合圖3-圖8，具體說明本實(shí)用新型實(shí)施例提供的AMOLED像素電路的工作原理。
[0105]如圖4所示，在I階段，柵極控制信號Gate和發(fā)光控制信號EM為高電平；初始化控制信號Reset、第一控制信號SWl和第二控制信號SW2為低電平，此時，圖3中的第三晶體管T3、第二晶體管T2和第八晶體管T8打開，第一晶體管Tl、第四晶體管T4、第七晶體管T7、第九晶體管T9和第十晶體管TlO關(guān)閉，因此，圖3的簡化電路圖如圖5所示。由于存儲電容Cl和C2分別存儲上一幀畫面輸入的數(shù)據(jù)信號Data，此時2個電容全部連接在具有低電位的初始化電壓電平信號Vinit上，存儲電容Cl和C2均對初始化電壓電平信號Vinit放電，放電到初始化電壓Vinit。
[0106]如圖4所示，在II階段，初始化控制信號Reset、第二控制信號SW2和發(fā)光控制信號EM為高電平；柵極控制信號Gate和第一控制信號SWl為低電平,此時，圖3中的第一晶體管Tl、第二晶體管T2和第四晶體管T4打開；第三晶體管T3、第八晶體管T8、第七晶體管T7、第九晶體管T9和第十晶體管TlO關(guān)閉，因此，圖3的簡化電路圖如圖6所示。數(shù)據(jù)電平信號Data輸入第一數(shù)據(jù)電壓值VI，此時第五晶體管T5相當(dāng)于二極管，第一節(jié)點(diǎn)Pl的電壓變?yōu)?V=V1-Vth (T5)，其中，Vth (T5)為第五晶體管T5的閾值電壓，并將電壓值V存儲在存儲電容Cl中。
[0107]如圖4所示，在III階段，初始化控制信號Reset、第一控制信號SWl和發(fā)光控制信號EM為高電平；柵極控制信號Gate和第二控制信號SW2為低電平，此時，圖3中的第一晶體管Tl、第四晶體管T4和第八晶體管T8打開；第二晶體管T2、第三晶體管T3、第七晶體管T7、第九晶體管T9和第十晶體管TlO關(guān)閉，因此，圖3的簡化電路圖如圖7所示。數(shù)據(jù)電平信號Data輸入第二數(shù)據(jù)電壓值V2，此時第五晶體管T5相當(dāng)于二極管，第一節(jié)點(diǎn)Pl的電壓變?yōu)?V’=V2-Vth (T5)，其中，Vth (Τ5)為第五晶體管Τ5的閾值電壓，設(shè)計(jì)中，第五晶體管Τ5和第六晶體管Τ6的參數(shù)完全相同，且放置在接近位置，可以近似認(rèn)為Vth (Τ5) =Vth(T6)，Vth (T6)為第六晶體管T6的閾值電壓，則電壓值V’=V2-Vth (T6)，并將電壓值V’存儲在存儲電容C2中。
[0108]如圖4所示，在IV階段即發(fā)光階段，初始化控制信號Reset、柵極控制信號Gate和第二控制信號SW2為高電平；第一控制信號SWl和發(fā)光控制信號EM為低電平，此時，圖3中的第二晶體管T2、第七晶體管T7、第九晶體管T9和第十晶體管TlO打開，第一晶體管Tl、第三晶體管T3、第四晶體管T4和第八晶體管T8關(guān)閉，因此，圖3的簡化電路圖如圖8所示。第五晶體管T5和第六晶體管T6為OLED的驅(qū)動晶體管，其對電流的控制方式如下:
[0109]第五晶體管T5和第六晶體管T6的源極均與高電壓電平信號VDD相連，流經(jīng)第一發(fā)光二極管OLEDl的電流為:
[0110]
Idl=- * [ VDD-V-Vlh (T5 )]2 = - * f VDD- (Vl-Vth (T5) )-Vth (T5)]: =會 *(VDD-Vi)2
[0111]其中，k為預(yù)設(shè)常數(shù)，流經(jīng)第二發(fā)光二極管0LED2的電流為:
[0112]
Id2= I * [VDD-Vf-Vth (T6)]2 = * [ VDD- (V2-Vth (T6) -Vth (Τ6)]2 = * (VDD-V2):,
[0113]從上面的方程可以看出，流經(jīng)第一發(fā)光二極管OLEDl的電流Idl和流經(jīng)第二發(fā)光二極管0LED2的電流Id2與第五晶體管T5的閾值電壓Vth (T5)和第六晶體管T6的閾值電壓Vth (T6)無關(guān)，因此可以起到補(bǔ)償作用。
[0114]綜上所述，本實(shí)用新型實(shí)施例提供的AMOLED像素電路包括10個薄膜晶體管和2個電容，即為10T2C AMOLED像素電路。
[0115]本實(shí)用新型實(shí)施例提供的一種顯示器，包括多個像素、數(shù)據(jù)信號線以及柵極控制信號線，其中，每兩個像素組成一像素單元，還包括與各像素單元連接的本實(shí)用新型實(shí)施例提供的10T2C AMOLED像素電路。
[0116]下面具體介紹包含2個像素的像素單元的排列方式:
[0117]現(xiàn)有技術(shù)中的單個像素的像素排列方式如圖9所示，單個像素中的補(bǔ)償電路為現(xiàn)有技術(shù)中的6T1C AMOLED像素補(bǔ)償電路，如果將兩個像素放到一起組成一個像素單元，則現(xiàn)有技術(shù)中的像素單元的補(bǔ)償電路為現(xiàn)有技術(shù)中的12T2C AMOLED像素補(bǔ)償電路。
[0118]本實(shí)用新型實(shí)施例提供的包含2個像素的像素單元的排列方式如圖10-13所示，其中，水平方向排列的任一像素單元中的兩個像素共用一條數(shù)據(jù)信號線Data(m)，垂直方向排列的任一像素單元中的兩個像素共用一條柵極控制信號線Gate(N)，其中，水平方向排列的任一像素單元中的兩個像素為水平方向上的任意兩個像素，如:像素(Pixel)I與Pixel2或者Pixel2與Pixel3，像素單元中垂直方向排列的兩個像素為垂直方向上的任意兩個像素。
[0119]如圖10和11所示，所述水平方向排列的任一像素單元中的兩個像素共用一條數(shù)據(jù)信號線Data (m)包括:數(shù)據(jù)信號線Data (m)貫穿兩個水平方向排列的Pixell和Pixel2,或數(shù)據(jù)信號線Data(m)位于兩個水平方向排列的Pixell和Pixel2中的Pixell的側(cè)方向，當(dāng)然，本實(shí)用新型實(shí)施例中的數(shù)據(jù)信號線Data (m)不限于位于Pixell的側(cè)方向，可以位于兩個水平方向排列的像素中的任一像素的側(cè)方向。
[0120]如圖12和13所示，所述垂直方向排列的任一像素單元中的兩個像素共用一條柵極控制信號線Gate (N)包括:柵極控制信號線Gate (N)貫穿垂直方向排列的任意兩個像素組成的像素單元或柵極控制信號線Gate (N)位于垂直方向排列的任意兩個像素組成的像素單元中的任一像素的側(cè)方向。
[0121]綜上所述，本實(shí)用新型實(shí)施例提供的技術(shù)方案中，所述AMOLED像素電路包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊，所述初始化模塊連接復(fù)位信號端和低電位端，用于在復(fù)位信號端輸入的復(fù)位信號控制下對第一像素子電路和第二像素子電路進(jìn)行初始化；所述數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號端，用于在門信號端輸入的信號控制下先對第一像素子電路寫入第一數(shù)據(jù)電壓，然后對第二像素子電路寫入第二數(shù)據(jù)電壓；第一像素子電路對第一像素的驅(qū)動模塊進(jìn)行補(bǔ)償，第二像素子電路對第二像素的驅(qū)動模塊進(jìn)行補(bǔ)償，所述AMOLED像素電路能夠減小像素電路尺寸，進(jìn)而減小像素間距，提高單位面積內(nèi)所擁有的像素?cái)?shù)目，提升畫面顯示品質(zhì)。
[0122]顯然，本領(lǐng)域的技術(shù)人員可以對本實(shí)用新型進(jìn)行各種改動和變型而不脫離本實(shí)用新型的精神和范圍。這樣，倘若本實(shí)用新型的這些修改和變型屬于本實(shí)用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實(shí)用新型也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種像素電路，其特征在于，包括:第一像素子電路和第二像素子電路，以及與所述第一像素子電路和第二像素子電路連接的初始化模塊和數(shù)據(jù)電壓寫入模塊， 所述初始化模塊連接復(fù)位信號端和低電位端，用于在復(fù)位信號端輸入的復(fù)位信號控制下對第一像素子電路和第二像素子電路進(jìn)行初始化； 所述數(shù)據(jù)電壓寫入模塊連接數(shù)據(jù)電壓和門信號端，用于在門信號端輸入的信號控制下先對第一像素 子電路寫入第一數(shù)據(jù)電壓，并對所述第一像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償，然后對第二像素子電路寫入第二數(shù)據(jù)電壓，并對第二像素子電路的驅(qū)動模塊進(jìn)行補(bǔ)償。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一像素子電路包括第一驅(qū)動模塊、第一發(fā)光模塊、第一閾值補(bǔ)償模塊和第一發(fā)光控制模塊， 所述第一閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號控制下對第一閾值補(bǔ)償模塊進(jìn)行初始化； 所述第一閾值補(bǔ)償模塊連接第一驅(qū)動模塊，用于對第一驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償；所述第一發(fā)光模塊連接第一驅(qū)動模塊和第一發(fā)光控制模塊，用于在第一驅(qū)動模塊和第一發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述第一閾值補(bǔ)償模塊包括第一存儲電容、第二晶體管和第四晶體管；所述第一驅(qū)動模塊包括第五晶體管；所述第一發(fā)光控制模塊包括第七晶體管和第九晶體管；所述第一發(fā)光模塊包括第一發(fā)光二極管。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述第一存儲電容的一端與高電壓電平信號線相連，另一端與第二晶體管的源極相連； 所述第二晶體管的柵極與第一控制信號線相連，所述第二晶體管的漏極與所述初始化模塊相連； 所述第四晶體管的柵極與門信號端相連，所述第四晶體管的源極與所述初始化模塊相連； 所述第五晶體管的柵極與所述初始化模塊相連，所述第五晶體管的漏極與所述第四晶體管的漏極相連，所述第五晶體管的源極與所述數(shù)據(jù)電壓寫入模塊相連； 所述第七晶體管的柵極與發(fā)光控制信號線連接，所述第七晶體管的源極與高電壓電平信號線相連，所述第七晶體管的漏極與第五晶體管的源極相連； 所述第九晶體管的柵極與發(fā)光控制信號線連接，所述第九晶體管的源極與所述第五晶體管的漏極相連，所述第九晶體管的漏極與第一發(fā)光二極管相連； 所述第一發(fā)光二極管的陽極與第九晶體管的漏極相連，所述第一發(fā)光二極管的陰極與低電壓電平信號線相連。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述第二像素子電路包括第二驅(qū)動模塊、第二發(fā)光模塊、第二閾值補(bǔ)償模塊和第二發(fā)光控制模塊， 所述第二閾值補(bǔ)償模塊連接初始化模塊，用于在初始化模塊輸出的初始化信號控制下對第二閾值補(bǔ)償模塊進(jìn)行初始化； 所述第二閾值補(bǔ)償模塊連接第二驅(qū)動模塊，用于對第二驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償；所述第二發(fā)光模塊連接第二驅(qū)動模塊和第二發(fā)光控制模塊，用于在第二驅(qū)動模塊和第二發(fā)光控制模塊作用下進(jìn)行發(fā)光顯示。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述第二閾值補(bǔ)償模塊包括第二存儲電容和第八晶體管；所述第二驅(qū)動模塊包括第六晶體管；所述第二發(fā)光控制模塊包括第七晶體管和第十晶體管；所述第二發(fā)光模塊包括第二發(fā)光二極管。
7.根據(jù)權(quán)利要求6所述的電路，其特征在于，所述第二存儲電容的一端與高電壓電平信號線相連，另一端與第八晶體管的源極相連； 所述第八晶體管的柵極與第二控制信號線相連，所述第八晶體管的漏極與所述初始化模塊相連； 所述第七晶體管的柵極與發(fā)光控制信號線連接，所述第七晶體管的源極與高電壓電平信號線相連，所述第七晶體管的漏極與第六晶體管的源極相連； 所述第六晶體管的柵極與所述第八晶體管的源極相連，所述第六晶體管的源極與所述數(shù)據(jù)電壓寫入模塊相連，所述第六晶體管的漏極與第二發(fā)光二極管相連； 所述第十晶體管的柵極與發(fā)光控制信號線連接，所述第十晶體管的源極與所述第六晶體管的漏極相連，所述第十晶體管的漏極與第二發(fā)光二極管相連； 所述第二發(fā)光二極管的陽極與第十晶體管的漏極相連，所述第二發(fā)光二極管的陰極與低電壓電平信號線相連。
8.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述初始化模塊包括第三晶體管，所述第三晶體管的柵極與復(fù)位信號線相連，所述第三晶體管的源極與第一像素子電路的第一閾值補(bǔ)償模塊和第二像素子電路的第二閾值補(bǔ)償模塊相連，所述第三晶體管的漏極與低電壓電平號線相連。
9.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述數(shù)據(jù)電壓寫入模塊包括第一晶體管，所述第一晶體管的柵極與門信號控制線相連，所述第一晶體管的源極與數(shù)據(jù)信號線相連，所述第一晶體管的漏極與第一像素子電路的第一驅(qū)動模塊和第二像素子電路的第二驅(qū)動模塊相連。`
10.根據(jù)權(quán)利要求9所述的電路，其特征在于，所述數(shù)據(jù)電壓寫入模塊中輸入的數(shù)據(jù)電壓包括第一數(shù)據(jù)電壓和第二數(shù)據(jù)電壓，其中，第一數(shù)據(jù)電壓用于驅(qū)動第一閾值補(bǔ)償模塊對第一驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償，第二數(shù)據(jù)電壓用于驅(qū)動第二閾值補(bǔ)償模塊對第二驅(qū)動模塊進(jìn)行閾值電壓補(bǔ)償。
11.根據(jù)權(quán)利要求7所述的電路，其特征在于，所述第一發(fā)光二極管和第二發(fā)光二極管均為有機(jī)發(fā)光二極管。
12.根據(jù)權(quán)利要求3-11任一權(quán)項(xiàng)所述的電路，其特征在于，所述晶體管均為P型薄膜晶體管。
13.—種顯示器，包括多個像素、數(shù)據(jù)信號線以及柵極控制信號線，其特征在于，每兩個像素組成一像素單元，還包括與各像素單元連接的權(quán)利要求1-12任一權(quán)項(xiàng)所述的像素電路。
14.根據(jù)權(quán)利要求13所述的顯示器，其特征在于，所述每一像素單元中的兩個像素共用一條數(shù)據(jù)信號線。
15.根據(jù)權(quán)利要求14或13所述的顯示器，其特征在于，所述每一像素單元中的兩個像素共用一條柵極控制信號線。
【文檔編號】H01L27/32GK203480809SQ201320555056
【公開日】2014年3月12日 申請日期:2013年9月6日 優(yōu)先權(quán)日:2013年9月6日
【發(fā)明者】陳俊生 申請人:京東方科技集團(tuán)股份有限公司, 鄂爾多斯市源盛光電有限責(zé)任公司