一種容量為64M×48bit的立體封裝SDRAM存儲器的制造方法
【專利摘要】本實用新型涉及一種容量為64M×48bit的立體封裝SDRAM存儲器，包括六個容量為64M×8bit的SDRAM芯片，其特征在于，還包括從下至上進行堆疊的一個引線框架層和六個芯片層，引線框架層上設有用于對外連接的引腳，六個SDRAM芯片分別一一對應地設置六個芯片層上；所述堆疊的一個引線框架層和六個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和六個芯片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。本實用新型能相對降低占用印刷電路板的平面空間。
【專利說明】—種容量為64MX48bit的立體封裝SDRAM存儲器【【技術領域】】
[0001]本實用新型涉及存儲設備，尤其涉及一種容量為64MX48bit的立體封裝SDRAM存儲器。
【【背景技術】】
[0002]目前，很多印刷電路板(PCB)上都需要裝有SDRAM芯片(SDRAM:動態(tài)隨機數據存儲器)，由于每一 SDRAM存儲芯片的容量有限，如果在某一應用是要使用很大的SDRAM存儲空間，那么就要擴充印刷電路板的面積，然后在上面貼置多個SDRAM芯片。
[0003]由于在一些特定場所，對某些使用印刷電路板的設備所占用的平面空間有一定的限制，可能就需要降低印刷電路板的平面面積；這樣的話，相對較難地擴充SDRAM印刷電路板(PCB)上的存儲空間。
【實用新型內容】
[0004]本實用新型要解決的技術問題是提供一種容量為64MX48bit的立體封裝SDRAM存儲器，其能相對降低占用印刷電路板的平面空間。
[0005]為解決上述技術問題，本實用新型提供如下技術方案:
[0006]一種容量為64MX48bit的立體封裝SDRAM存儲器，包括六個容量為64MX8bit的SDRAM芯片，其特征在于，還包括從下至上進行堆疊的一個引線框架層和六個芯片層，引線框架層上設有用于對外連接的引腳，六個SDRAM芯片分別一一對應地設置六個芯片層上；所述堆疊的一個引線框架層和六個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和六個芯片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
[0007]六個SDRAM芯片的地址線、寫信號線、CLK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應復合，六個SDRAM芯片的數據總線并置。
[0008]由六個容量為64MX8bit的SDRAM芯片之間連接成容量為64Mx48bit的SDRAM存儲器的技術屬于本【技術領域】人員通常掌握的技術，本實用新型的創(chuàng)造點是利用六個置放芯片層來置放SDRAM芯片，然后通過堆疊、灌封、切割后在外表面設置鍍金連接線以將置芯片的六個芯片層和一個弓丨線框架層的引腳接線連接成一個立體封裝SDRAM存儲器，通立體封裝方式避免在一個芯片層上進行并置所有SDRAM芯片，減少了占用印刷電路板的平面空間，從而減少了印刷電路板的平面空間，尤其適合應用于航空、航天領域。
【【專利附圖】
【附圖說明】】
[0009]圖1為本實用新型的截面圖；
[0010]圖2為本實用新型的六個SDRAM芯片連接示意圖?！尽揪唧w實施方式】】
[0011]如圖1和圖2所示，本實施例提供的一種容量為64MX48bit的立體封裝SDRAM存儲器，包括從下至上進行堆疊的一個引線框架層和六個芯片層:一設有用于對外連接的引腳11的引腳芯片層I，一貼裝有SDRAM芯片21的芯片層2，一貼裝有SDRAM芯片31的芯片層3，一貼裝有SDRAM芯片41的芯片層4，一貼裝有SDRAM芯片51的芯片層5 貼裝有SDRAM芯片61的芯片層6，一貼裝有SDRAM芯片71的芯片層7 ;SDRAM芯片21、31、41、51、61、71均采用容量為64MbX8bit的TS0P-54(54個引腳)封裝的SDRAM芯片；堆疊的一個引線框架層和六個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將芯片層上露出的電氣連接引腳進行相應連接以形成一個容量為64MX48bit、引腳封裝為QFP-114(114個引腳)封裝的立體封裝SDRAM存儲器，引線框架層I的引腳11作為立體封裝SDRAM存儲器的對外接入信號與對外輸出信號的物理連接物。
[0012]其中，六個SDRAM芯片的地址線、寫信號線、CLK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應復合，六個SDRAM芯片的數據總線并置。
[0013]引線框架層和六個芯片層可以采用印刷電路板。
[0014]上述立體封裝SDRAM存儲器的制備過程如下:
[0015](I)將引腳11焊接在引線框架層I上；將SDRAM芯片21、31、41、51、61、71分別——對應地設置在芯片層2、3、4、5、6、7上；
[0016](2)將引線框架層1、片層2、芯片層3、芯片層4、芯片層5、芯片層6、芯片層I從下至上進行堆疊；
[0017](3)使用環(huán)氧樹脂對一個引線框架層和六個芯片層進行灌封，對灌封后的一個引線框架層和六個芯片層進行切割`，以讓一個引線框架層和六個芯片層在各自的周邊上露出電氣連接引腳；
[0018](4)對一個引線框架層和六個芯片層進行表面鍍金以形成鍍金層，此時，鍍金層與六個芯片在各自的周邊上露出的電氣連接引腳連接，露出的電氣連接引腳之間都相互連接且同時也連接引腳；
[0019](5)為了把該分離的信號結點分割開，對鍍金層進行表面連線雕刻以形成鍍金連接線，鍍金連接線將引線框架層和芯片層上露出的電氣連接引腳進行相應連接以形成一個容量為為64MX 48bit、引腳封裝為QFP-114 (114個引腳)封裝的立體封裝SDRAM存儲器，弓丨線框架層I的引腳11作為立體封裝SDRAM存儲器的對外接入信號與對外輸出信號的物理連接物。
[0020]本立體封裝SDRAM存儲器的114個引腳的具體用途如表1。
[0021]表1引腳的具體用途
[0022]
【權利要求】
1.一種容量為64MX48bit的立體封裝SDRAM存儲器，包括六個容量為64MX8bit的SDRAM芯片，其特征在于，還包括從下至上進行堆疊的一個引線框架層和六個芯片層，引線框架層上設有用于對外連接的引腳，六個SDRAM芯片分別一一對應地設置六個芯片層上；所述堆疊的一個引線框架層和六個芯片層經灌封、切割后在周邊上露出電氣連接引腳，并在外表面設有鍍金連接線；鍍金連接線將所述一個引線框架層和六個芯片層上露出的電氣連接引腳進行相應連接，引線框架層的引腳作為對外接入信號與對外輸出信號的物理連接物。
2.根據權利要求1所述的立體封裝SDRAM存儲器，其特征在于，六個SDRAM芯片的地址線、寫信號線、CLK時鐘、CKE時鐘使能信號、BA塊選擇信號、RAS行地址鎖存、CAS列地址鎖存分別對應復合，六個SDRAM芯片的數據總線并置。
【文檔編號】H01L23/495GK203423177SQ201320387585
【公開日】2014年2月5日 申請日期:2013年6月30日 優(yōu)先權日:2013年6月30日
【發(fā)明者】王烈洋, 黃小虎, 蔣曉華, 顏軍 申請人:珠海歐比特控制工程股份有限公司