肖特基勢壘二極管和用于制造肖特基勢壘二極管的方法
【專利摘要】本發(fā)明提供了一種肖特基勢壘二極管和制造肖特基勢壘二極管的方法。二極管包括設置在n+型碳化硅襯底的第一表面上并且具有上表面、下表面、以及連接上表面和下表面的傾斜面的n-型外延層。p區(qū)設置在n-型外延層的傾斜面上并且肖特基電極設置在n-型外延層的上表面和p區(qū)上。此外，歐姆電極設置在n+型碳化硅襯底的第二表面上。
【專利說明】肖特基勢壘二極管和用于制造肖特基勢壘二極管的方法
[0001]相關申請的引用
[0002]本申請要求于2013年9月10日提交給韓國知識產權局的韓國專利申請?zhí)?0-2013-0108479的優(yōu)先權和權益，通過引用將其全部內容合并于此。

【技術領域】
[0003]本發(fā)明涉及一種包括碳化硅(SiC)的肖特基勢壘二極管和用于制造肖特基勢壘二極管的方法。

【背景技術】
[0004]近來，隨著應用的尺寸和容量的增加，已經提高了對具有高擊穿電壓、強電流、以及快速開關特性的電力半導體器件的需要。在電力半導體器件中，使用其中金屬和半導體形成結的肖特基結而沒有使用P-N結的肖特基勢壘二極管(SBD)，不同于普通PN二極管，其表現出快速的開關特性并且具有低于P-N 二極管的開通電壓特性。
[0005]肖特基勢壘二極管需要相當低的開通電阻或相當低的飽和電壓以降低導電狀態(tài)中的功率損失同時提供相當大的電流流動。進一步地，肖特基勢壘二極管需要承受在斷開狀態(tài)或在關閉開關時施加的通過肖特基勢壘二極管的P-N結的反向高電壓特性，即高擊穿電壓特性。
[0006]已知擊穿電壓受耗盡區(qū)曲率的影響，并且在平面結中，由于在具有小于平坦結部分曲率的部分周圍擁擠電場的電場擁擠效應，使得具有小于結部分的平坦部分曲率的邊緣部分擁擠電場。因此，擊穿現象容易發(fā)生在邊緣部分并降低由整個耗盡區(qū)確定的擊穿電壓。
[0007]肖特基勢壘二極管形成為具有臺式結構以通過緩解在結部分的邊緣部分周圍擁擠電場的現象以及降低表面電場增大擊穿電壓。具有臺式結構的肖特基勢壘二極管不需要用于離子注入等的終端結構，但是需要形成臺式結構的蝕刻過程。具體地，由于蝕刻處理過程中的界面缺陷，使得可以劣化肖特基勢壘二極管的特性。
[0008]在此部分中所公開的上述信息僅用于增進對本發(fā)明的【背景技術】的理解，因此它可以包括不構成本領域普通技術人員已知的本國現有技術的信息。


【發(fā)明內容】

[0009]本發(fā)明提供了一種具有可以改善肖特基勢壘二極管的擊穿電壓特性的臺式結構的肖特基勢壘二極管。
[0010]本發(fā)明的示例性實施方式提供的肖特基勢壘二極管可以包括:設置在η+型碳化硅襯底(基底，基板，substrate)的第一表面上并且包括上表面、下表面、以及連接上表面和下表面的傾斜面的η-型外延層；設置在η-型外延層的傾斜面上的P區(qū)；設置在η-型外延層的上表面和P區(qū)上的肖特基電極；以及設置在η+型碳化硅襯底的第二表面上的歐姆電極。
[0011]Π-型外延層可以暴露η+型碳化硅襯底的部分第一表面，并且P區(qū)可以在暴露的η+型碳化硅襯底的第一表面上延伸。η-型外延層的下表面可以接觸η+型碳化硅襯底的第一表面。η-型外延層的下表面可以比η-型外延層的上表面長。由η-型外延層的下表面和η-型外延層的傾斜面形成的角度可以為約1°至89°。
[0012]本發(fā)明的另一個示例性實施方式提供的用于制造肖特基勢壘二極管的方法可以包括:在η+型碳化硅襯底的第一表面上形成保留η-型外延層；通過部分蝕刻保留η-型外延層的兩端形成η-型外延層以暴露η+型碳化硅襯底的部分第一表面，其中，η-型外延層包括上表面、下表面、以及連接上表面和下表面的保留傾斜面；通過在η-型外延層的保留傾斜面和暴露的η+型碳化硅襯底的部分第一表面上摻雜P型離子形成P區(qū)和P區(qū)下的η-型外延層的傾斜面；在？區(qū)和η-型外延層的上表面上形成肖特基電極；以及在η+型碳化硅襯底的第二表面上形成歐姆電極。P型離子的摻雜濃度可以為約1父1015/0113至1\10170113。
[0013]根據本發(fā)明的示例性實施方式，由于P-N結，使得可以在肖特基勢壘二極管中通過在具有臺式結構的η-型外延層的傾斜面上設置P區(qū)形成耗盡區(qū)。因此，可以防止當施加反向電壓時泄漏電流流動。因此，可以改善肖特基勢壘二極管的擊穿電壓特性。

【專利附圖】

【附圖說明】
[0014]圖1是根據本發(fā)明的示例性實施方式的肖特基勢壘二極管的示例性截面圖；以及
[0015]圖2至圖4是用于制造根據本發(fā)明的示例性實施方式的肖特基勢壘二極管的方法的示例性視圖。
[0016]標號說明
[0017]100:η+型碳化娃襯底 200:η_型外延層
[0018]300:ρ 區(qū)350:耗盡區(qū)
[0019]400:肖特基電極500:歐姆電極

【具體實施方式】
[0020]本文中使用的術語僅是用于描述特定實施方式的目的而并不旨在限制本發(fā)明。如在本文中使用的，除非上下文另外清楚地表明，否則單數形式“一個”、“一種”和“該”也旨在包括復數形式。將進一步理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述的特征、整體、步驟、操作、元件(要素)和/或部件，但是不排除存在或附加一個或多個其它特征、整體、步驟、操作、元件(要素)、部件和/或它們的組。如在本文中使用的，術語“和/或”包括相關的所列項目中的一個或多個的任何和所有組合。
[0021]除非從上下文明確說明或者顯而易見，如在本文中使用的，術語“約”應理解為在本領域中正常容許的范圍內，例如在平均值的2個標準誤差內。“約”可以理解為在規(guī)定值的 10%、9%、8%、7%、6%、5%、4%、3%、2%、1%、0.5%、0.1%、0.05%、或 0.01% 內。除非上下文清楚地表示并非如此，否則本文中提供的所有數值均由術語“約”來修飾。
[0022]在下文中，將參考附圖對本發(fā)明示例性實施方式進行詳細地描述。如本領域技術人員將意識到的，在不完全背離本發(fā)明的精神或范圍的前提下，可以以各種不同的方式對所描述的示例性實施方式進行修改。相反地，提供本文中引入的示例性實施方式以使所公開的內容充分且完整，并且足以將本發(fā)明的精神傳遞給本領域技術人員。
[0023]在圖中，為了清楚起見，放大了層、膜、面板、區(qū)域等的厚度。將理解的是，當將層稱為“在”另一個層或襯底之上時，其可以直接在另一個層或襯底之上，或其間也可以存在插入的層或襯底。貫穿本說明書，相同的參考標號指示相同的元件。
[0024]圖1是根據本發(fā)明的示例性實施方式的肖特基勢壘二極管的示例性截面圖。參照圖1，根據本發(fā)明的示例性實施方式的肖特基勢壘二極管可以包括:n+型碳化硅襯底100、設置在Π+型碳化硅襯底100的第一表面上的η-型外延層200、P區(qū)300、以及肖特基電極400。進一步地，肖特基勢壘二極管可以包括設置在其第一表面的對側的η+型碳化硅襯底100的第二表面上的歐姆電極500。
[0025]η-型外延層200可以具有含有上表面201、比上表面201長的下表面202、以及將上表面201連接至下表面202的傾斜面203的臺式結構。η-型外延層200的下表面202可以接觸η+型碳化硅襯底100的第一表面。具體地，傾斜面203和下表面202形成的角度可以在約1°至89°的范圍內。η-型外延層200可以暴露η+型碳化硅襯底100的部分第一表面。
[0026]P區(qū)300可以設置在η-型外延層200的傾斜面203和通過η_型外延層200暴露的η+型碳化硅襯底100的第一表面上?？梢酝ㄟ^在η-型外延層200的傾斜面203和η+型碳化硅襯底100的第一表面上摻雜P型離子形成P區(qū)300，其中，P型離子的摻雜濃度可以為約 I X 11Vcm3 至 I X 11Vcm30
[0027]肖特基電極400可以設置在η-型外延層200的上表面201和ρ區(qū)300上。耗盡區(qū)350可以形成在其中η-型外延層200的傾斜面203和ρ區(qū)300可以設置在其上的碳化娃襯底100的第一表面下。P-N結可以形成在ρ區(qū)300和η-型外延層200的傾斜面203之間以及P區(qū)300和η+型碳化硅襯底100的第一表面之間。可以通過P-N結的內部構建電勢形成耗盡區(qū)350。
[0028]由于具有臺式結構的η-型外延層200，使得肖特基勢壘二極管可以不需要終端結構，但是當施加反向電壓時由于可能發(fā)生在η-型外延層200的傾斜面203上的界面缺陷可以引起電流漏泄流。然而，由于設置在η-型外延層200的傾斜面和η+型碳化硅襯底100的第一表面上的P區(qū)300，使得P-N結可以形成在ρ區(qū)300和η-型外延層200的傾斜面203之間以及P區(qū)300和η+型碳化硅襯底100的第一表面之間，從而使得形成耗盡區(qū)350以防止當施加反向電壓時電流漏泄流動。因此，可以改善肖特基勢壘二極管的擊穿電壓特性。
[0029]進一步地，將參照圖1、圖2和圖4詳細地描述用于制造根據本發(fā)明的示例性實施方式的肖特基勢壘二極管的方法。圖2至圖4是用于制造根據本發(fā)明的示例性實施方式的肖特基勢壘二極管的方法的示例性視圖。
[0030]如在圖2中示出的，可以制備η+型碳化硅襯底100并且保留η-型外延層200a可以形成在η+型碳化硅襯底100的第一表面上。在此結構中，保留η-型外延層200a可以通過外延生長形成在η+型碳化娃襯底100的第一表面上。
[0031]如在圖3中示出的，可以通過部分蝕刻保留η-型外延層200a的兩端形成n_型外延層200。具體地,可以暴露η+型碳化娃襯底100的部分第一表面。對于蝕刻過程，可以進行干法蝕刻或濕法蝕刻。對于干法蝕刻過程，可以進行活性離子蝕刻(RIE)并且可以使用含氯(Cl)氣體作為活性蝕刻氣體。η-型外延層200可以具有包括上表面201、比上表面201長的下表面202、以及將上表面201和下表面202連接的保留傾斜面203a。η-型外延層200的下表面202可以接觸η+型碳化硅襯底100的第一表面。具體地，由保留傾斜面203a和下表面202形成的角度可以在約1°至89°的范圍內。
[0032]參照圖4，可以通過在η-型外延層200的保留傾斜面203a和暴露的η+型碳化硅襯底100的第一表面上摻雜P型離子形成P區(qū)300。P型離子的摻雜濃度可以在約I X 115/cm3至I X 11Vcm3的范圍內。ρ區(qū)300可以形成在η-型外延層200的保留傾斜面203a下以及暴露的η+型碳化硅襯底100的第一表面上。具體地，接觸ρ區(qū)300的η-型外延層200的傾斜面203可以形成在ρ區(qū)300下。
[0033]參照圖1，肖特基電極400可以形成在η-型外延層200的上表面201和ρ區(qū)300上并且歐姆電極500可以形成在η+型碳化硅襯底100的第一表面的對側的η+型碳化硅襯底100的第二表面上。肖特基電極400可以接觸η-型外延層200和ρ區(qū)300。具體地，P-N結可以形成在P區(qū)300和η-型外延層200的傾斜面203之間以及ρ區(qū)300和η+型碳化硅襯底100的第一表面之間以形成耗盡區(qū)350。
[0034]盡管已結合目前被視為示例性的實施方式描述了本發(fā)明，但應當理解，本發(fā)明不限于所公開的示例性實施方式，相反，而是旨在涵蓋包含在附加權利要求的精神和范圍內的各種修改和等同設置。
【權利要求】
1.一種肖特基勢魚二極管，包括: 設置在11+型碳化硅襯底的第一表面上并且具有上表面、下表面、以及連接所述上表面和所述下表面的傾斜面的型外延層； 設置在所述型外延層的所述傾斜面上的？區(qū)； 設置在所述型外延層的所述上表面和所述？區(qū)上的肖特基電極；以及 設置在所述=+型碳化硅襯底的第二表面上的歐姆電極。
2.根據權利要求1所述的肖特基勢壘二極管，其中，所述11-型外延層暴露所述11+型碳化硅襯底的部分所述第一表面，并且所述？區(qū)沿著暴露的所述11+型碳化硅襯底的所述第一表面延伸。
3.根據權利要求2所述的肖特基勢壘二極管，其中，所述11-型外延層的所述下表面接觸所述11+型碳化硅襯底的所述第一表面。
4.根據權利要求3所述的肖特基勢壘二極管，其中，所述!1-型外延層的所述下表面比所述11-型外延層的所述上表面長。
5.根據權利要求4所述的肖特基勢壘二極管，其中，由所述11-型外延層的所述下表面與所述11-型外延層的所述傾斜面形成的角度在約1°至89。的范圍內。
6.一種用于制造肖特基勢壘二極管的方法，包括: 在11+型碳化硅襯底的第一表面上形成保留11-型外延層； 通過部分蝕刻所述保留11-型外延層的兩端，形成暴露所述11+型碳化硅襯底的部分所述第一表面的11-型外延層，其中，所述11-型外延層包括上表面、下表面、以及連接所述上表面和所述下表面的保留傾斜面； 通過在所述11-型外延層的所述保留傾斜面和暴露的所述11+型碳化硅襯底的部分所述第一表面上摻雜？型離子，形成？區(qū)和在所述？區(qū)下的所述11-型外延層的傾斜面； 在所述？區(qū)和所述型外延層的所述上表面上形成肖特基電極；以及 在所述11+型碳化硅襯底的第二表面上形成歐姆電極。
7.根據權利要求6所述的方法，其中，所述1)型離子的摻雜濃度在1\1015八！113至^川19/^3的范圍內。
8.根據權利要求7所述的方法，其中，所述11-型外延層的所述下表面接觸所述11+型碳化硅襯底的所述第一表面。
9.根據權利要求8所述的方法，其中，所述11-型外延層的所述下表面比所述11-型外延層的所述上表面長。
10.根據權利要求9所述的方法，其中，由所述11-型外延層的所述下表面和所述型外延層的所述傾斜面形成的角度在1°至89。的范圍內。
【文檔編號】H01L21/329GK104425630SQ201310728598
【公開日】2015年3月18日 申請日期:2013年12月25日 優(yōu)先權日:2013年9月10日
【發(fā)明者】李鐘錫, 洪坰國, 千大煥, 鄭永均 申請人:現代自動車株式會社