應變層的生長方法以及帶有應變層的襯底的制作方法
【專利摘要】本發(fā)明提供了一種應變層的生長方法以及帶有應變層的襯底。所述方法包括如下步驟：提供襯底，所述襯底包括支撐層，支撐層表面的埋層以及埋層表面的頂層半導體層；在頂層半導體層中形成貫通的腐蝕窗口；在頂層半導體層的腐蝕窗口處形成橋接條，所述橋接條包括上電極層、下電極層以及壓電材料層；通過腐蝕窗口腐蝕埋層，以使橋接條和部分的頂層半導體層懸空；在所述上電極層和下電極層之間施加電壓，使所述壓電材料層發(fā)生形變，從而使懸空的頂層半導體層發(fā)生應變。本發(fā)明的優(yōu)點在于，利用了壓電材料的逆壓電現(xiàn)象，即外加電場會在壓電材料中引入明顯的尺寸改變的特性，通過橋接條引入足夠的應變力，是一種低成本而高效的方法。
【專利說明】應變層的生長方法以及帶有應變層的襯底
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體材料領(lǐng)域，尤其涉及一種應變層的生長方法以及帶有應變層的襯底。
【背景技術(shù)】
[0002]微電子技術(shù)的高速發(fā)展使得摩爾定律越來越接近其物理極限，硅基光電集成在近年來被認為是能夠有效解決摩爾定律的延伸。目前，阻礙硅基光電集成的主要障礙是如何解決硅基與CMOS兼容的光源問題。因此，尋找一種能與硅基工藝相兼容的有效發(fā)光材料是硅基光電集成的重要所在。
[0003]當Ge薄膜中的張應力大約2% (當Ge高摻雜時，需要的張應力更小)，可以由原來的間接帶隙轉(zhuǎn)變?yōu)橹苯訋叮瑵M足了硅基光電集成的材料要求，因此可以用來制作硅基激光器，從而為低成本片上實現(xiàn)光電集成提供了途徑。
[0004]制備張應力Ge薄膜的方法主要有一下幾種:1、利用Ge與Si熱膨脹系數(shù)的差異，通過直接熱處理得到張應變的Ge薄膜，但是這種方法得到的應變Ge的度小，僅3% ;2、利用II1-V族化合物作為緩沖層，可以得到大應力的應變Ge，但是由于外延II1-V族材料需要MBE或者M0CVD，價格昂貴，生長速度慢，從而增加了成本。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是，提供一種應變層的生長方法以及帶有應變層的襯底，能夠以較低的成本獲得較大的應變。
[0006]為了解決上述問題，本發(fā)明提供了一種應變層的生長方法，包括如下步驟:提供襯底，所述襯底包括支撐層，支撐層表面的埋層以及埋層表面的頂層半導體層；在頂層半導體層中形成貫通的腐蝕窗口 ；在頂層半導體層的腐蝕窗口處形成橋接條，所述橋接條的兩端均與頂層半導體層表面連接，所述橋接條包括上電極層、下電極層以及夾在上電極層和下電極層之間的壓電材料層；通過腐蝕窗口腐蝕埋層，以使橋接條和部分的頂層半導體層懸空；在所述上電極層和下電極層之間施加電壓，使所述壓電材料層發(fā)生形變，從而使懸空的頂層半導體層發(fā)生應變。
[0007]可選的，所述頂層半導體層的材料選自于鍺、硅以及II1-V族化合物半導體中的
任意一種。
[0008]可選的，所述壓電材料層是單層或者多層結(jié)構(gòu)，每一層的材料各自獨立地選自于Zn0、AIN、PbTi03、(Pb, La) Ti03、Pb (Zr, Ti)03 中的任意一種。
[0009]可選的，生長壓電材料層的方法選自于溶膠-凝膠法，物理沉積，化學沉積和化學溶液沉積法中的任意一種。
[0010]本發(fā)明進一步提供了一種帶有應變層的襯底，包括支撐層，支撐層表面的埋層以及埋層表面的頂層半導體層，其特征在于，所述頂層半導體層和埋層中具有一貫通的窗口，所述窗口一側(cè)的埋層內(nèi)陷以使頂層半導體層懸空，在頂層半導體層的窗口處設(shè)置一橋接條，所述橋接條的一端與頂層半導體層懸空部分的表面連接，另一端與懸空部分在窗口中的相對側(cè)表面連接，所述橋接條包括上電極層、下電極層以及夾在上電極層和下電極層之間的壓電材料層。
[0011]本發(fā)明的優(yōu)點在于，利用了壓電材料的逆壓電現(xiàn)象，即外加電場會在壓電材料中引入明顯的尺寸改變的特性，通過橋接條引入足夠的應變力，是一種低成本而高效的方法。
【專利附圖】

【附圖說明】
[0012]附圖1所示是本發(fā)明所述【具體實施方式】的實施步驟示意圖。
[0013]附圖2A至附圖2E所示是本發(fā)明所述【具體實施方式】的工藝示意圖。
【具體實施方式】
[0014]下面結(jié)合附圖對本發(fā)明提供的一種應變層的生長方法以及帶有應變層的襯底的【具體實施方式】做詳細說明。
[0015]附圖1所示是本發(fā)明所述【具體實施方式】的實施步驟示意圖，包括:步驟S10，提供襯底，所述襯底包括支撐層，支撐層表面的埋層以及埋層表面的頂層半導體層；步驟S11，在頂層半導體層中形成貫通的腐蝕窗口 ；步驟S12，在頂層半導體層的腐蝕窗口處形成橋接條，所述橋接條的兩端均與頂層半導體層表面連接，所述橋接條包括上電極層、下電極層以及夾在上電極層和下電極層之間的壓電材料層；步驟S13，通過腐蝕窗口腐蝕埋層，以使橋接條和部分的頂層半導體層懸空；步驟S14，在所述上電極層和下電極層之間施加電壓，使所述壓電材料層發(fā)生形變，從而使懸空的頂層半導體層發(fā)生應變。
[0016]附圖2A至附圖2E所示是本發(fā)明所述【具體實施方式】的工藝示意圖。
[0017]附圖2A所示，參考步驟S10，提供襯底200，所述襯底包括支撐層201，支撐層201表面的埋層202，以及埋層202表面的頂層半導體層203。所述支撐層201的材料可以是包括單晶硅和藍寶石等材料的任意一種常見的襯底材料。所述頂層半導體層203的材料選自于鍺、硅以及II1-V族化合物半導體中的任意一種。所述埋層202的材料應當選用與頂層半導體層203之間有腐蝕選擇性的材料，例如可以是氧化硅或者氮化硅等。
[0018]附圖2B所示，參考步驟S11，在頂層半導體層203中形成貫通的腐蝕窗口 210。形成腐蝕窗口 210的方法可以包括如下步驟:在頂層半導體層203的表面形成圖形化腐蝕阻擋層；通過圖形化的腐蝕阻擋層對頂層半導體層203實施干法刻蝕以形成腐蝕窗口 210。
[0019]附圖2C所示，參考步驟S12，在頂層半導體層203的腐蝕窗口 210處形成橋接條230，所述橋接條230的兩端均與頂層半導體層203表面連接。所述橋接條230包括上電極層231、下電極層232以及夾在上電極層231和下電極層232之間的壓電材料層233。上電極層231和下電極層232的材料例如可以是金屬。壓電材料層是單層或者多層結(jié)構(gòu)，每一層的材料各自獨立地選自于Zn0、AIN、PbTi03、(Pb，La) Ti03、Pb (Zr，Ti) 03中的任意一種。ZnO和AIN是非鐵電性壓電材料，而PbTi03、(Pb, La)Ti03、Pb(Zr，Ti)03是鐵電性壓電材料。所謂壓電材料是指具有壓電效應的材料。在沒有對稱中心的晶體上施加壓力、張力或切向力時，發(fā)生與應力成比例的介質(zhì)極化，同時在晶體兩端面出現(xiàn)正負電荷，這一現(xiàn)象稱為正壓電效應。反之，在晶體上施加電場而引起極化時，則將發(fā)生與電場強度成比例的變形或機械應力，這一現(xiàn)象成為逆壓電效應。這兩種正、逆壓電效應統(tǒng)稱為壓電效應。利用逆壓電效應，通過上電極層231和下電極層232對壓電材料層233施加電壓，使得橋接條230發(fā)生形變，可以實現(xiàn)對頂層半導體層203施加應力應力。
[0020]附圖2D所示，參考步驟S13，通過腐蝕窗口 210腐蝕埋層202，以使橋接條230和部分的頂層半導體層203懸空。橋接條230是跨接在腐蝕窗口 210兩端的，所述腐蝕窗口210在垂直圖面的方向應當暴露出部分埋層202，此處在剖面圖中無法圖示。此處的腐蝕應當采取對埋層202有較高腐蝕速率的選擇性腐蝕方法，例如對于頂層半導體層203為單晶硅或單晶鍺，而埋層202為氧化硅或氮化硅的實施方式而言，可以采用氫氟酸作為腐蝕液進行腐蝕。本【具體實施方式】以腐蝕窗口 210單側(cè)的頂層半導體層203懸空為例進行敘述，對于無需懸空的部分，可以采用光刻膠等材料覆蓋以形成阻擋。在其他的【具體實施方式】中，也可以使腐蝕窗口 210的兩相對側(cè)的頂層半導體層203全部懸空。
[0021]附圖2E所示，參考步驟S14，在所述上電極層231和下電極層232之間施加電壓，使所述壓電材料層233發(fā)生形變，從而使懸空的頂層半導體層203發(fā)生應變。3.所施加的電場是可控調(diào)節(jié)的，以使壓電材料層233獲得不同的形變量，使得頂層半導體層203的應變量可控。
[0022]上述步驟實施完畢后即獲得了一種帶有應變層的襯底200，包括支撐層201，支撐層201表面的埋層202以及埋層202表面的頂層半導體層203。所述頂層半導體層203和埋層202中具有一貫通的窗口 210，所述窗口 210—側(cè)的埋層202內(nèi)陷以使頂層半導體203層懸空。在頂層半導體層203的窗口處設(shè)置一橋接條230，所述橋接條230的一端與頂層半導體層203懸空部分的表面連接，另一端與懸空部分在窗口 210中的相對側(cè)表面連接，所述橋接條230包括上電極層231、下電極層232以及夾在上電極層231和下電極層232之間的壓電材料層233。
[0023]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種應變層的生長方法，其特征在于，包括如下步驟:提供襯底，所述襯底包括支撐層，支撐層表面的埋層以及埋層表面的頂層半導體層；在頂層半導體層中形成貫通的腐蝕窗口；在頂層半導體層的腐蝕窗口處形成橋接條，所述橋接條的兩端均與頂層半導體層表面連接，所述橋接條包括上電極層、下電極層以及夾在上電極層和下電極層之間的壓電材料層；通過腐蝕窗口腐蝕埋層，以使橋接條和部分的頂層半導體層懸空；在所述上電極層和下電極層之間施加電壓，使所述壓電材料層發(fā)生形變，從而使懸空的頂層半導體層發(fā)生應變。
2.根據(jù)權(quán)利要求1所述的應變層的生長方法，其特征在于，所述頂層半導體層的材料選自于鍺、硅以及πι-v族化合物半導體中的任意一種。
3.根據(jù)權(quán)利要求1所述的應變層的生長方法，其特征在于，所述壓電材料層是單層或者多層結(jié)構(gòu)，每一層的材料各自獨立地選自于ZnO、AIN、PbTi03、(Pb, La) Ti03、Pb (Zr, Ti) 03中的任意一種。
4.根據(jù)權(quán)利要求1所述的應變層的生長方法，其特征在于，生長壓電材料層的方法選自于溶膠-凝膠法，物理沉積，化學沉積和化學溶液沉積法中的任意一種。
5.一種帶有應變層的襯底，包括支撐層，支撐層表面的埋層以及埋層表面的頂層半導體層，其特征在于，所述頂層半導體層和埋層中具有一貫通的窗口，所述窗口 一側(cè)的埋層內(nèi)陷以使頂層半導體層懸空，在頂層半導體層的窗口處設(shè)置一橋接條，所述橋接條的一端與頂層半導體層懸空部分的表面連接，另一端與懸空部分在窗口中的相對側(cè)表面連接，所述橋接條包括上電極層、下電極層以及夾在上電極層和下電極層之間的壓電材料層。
6.根據(jù)權(quán)利要求5所述的帶有應變層的襯底，其特征在于，所述頂層半導體層的材料選自于鍺、硅以及II1-V族化合物半導體中的任意一種。
7.根據(jù)權(quán)利要求5所述的帶有應變層的襯底，其特征在于，所述壓電材料層是單層或者多層結(jié)構(gòu)，每一層的材料各自獨立地選自于ZnO、AIN、PbTi03、(Pb, La) Ti03、Pb (Zr, Ti) 03中的任意一種。
【文檔編號】H01L21/02GK103745915SQ201310721032
【公開日】2014年4月23日 申請日期:2013年12月24日 優(yōu)先權(quán)日:2013年12月24日
【發(fā)明者】魏星, 母志強, 薛忠營, 狄增峰, 方子韋 申請人:上海新傲科技股份有限公司