短溝道溝槽式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的制作方法
【專利摘要】本發(fā)明公開了一種具有短溝道的溝槽式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，可以降低溝道電阻。其中，在體區(qū)下方的外延層中包括至少一個(gè)場(chǎng)釋放區(qū)，其自對(duì)準(zhǔn)于溝槽式源-體接觸區(qū)，可以防止發(fā)生漏-源之間的穿通現(xiàn)象。
【專利說明】短溝道溝槽式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)案要求對(duì)于2012年12月12日提交的美國(guó)專利申請(qǐng)第13 / 711，857號(hào)的優(yōu)先權(quán)，該專利申請(qǐng)披露的內(nèi)容通過全文引用而結(jié)合與本文中。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明主要涉及功率半導(dǎo)體器件的單元結(jié)構(gòu)和器件構(gòu)造。更具體地，本發(fā)明涉及一種新型改良的短溝道金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(short channel trenched Metaloxide Semiconductor Field Effect Transistor)。
【背景技術(shù)】
[0004]圖1A公開了現(xiàn)有技術(shù)中的一種傳統(tǒng)的溝槽MOSFET 100 (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，下同)，其形成于一個(gè)N型外延層104中，能夠防止N+漏區(qū)和η+源區(qū)之間產(chǎn)生穿通(punch-through)效應(yīng)。在圖1A的有源區(qū)中，一個(gè)溝槽式源-體接觸區(qū)101穿過η+源區(qū)102并延伸入位于每?jī)蓚€(gè)相鄰的柵溝槽105之間的P型體區(qū)103中，其中，所述的η+源區(qū)102沿與所述的N型外延層104上表面等距離的方向上具有相同的摻雜濃度和相同的結(jié)深。每個(gè)所述的柵溝槽105填充以一個(gè)柵電極106并襯有柵極氧化層107，其中所述柵極氧化層沿所述柵電極106的側(cè)壁和底部的厚度相等。當(dāng)該溝槽式MOSFET位于開啟狀態(tài)時(shí)，在所述的柵溝槽105附近的P型體區(qū)103中，沿從η+源區(qū)102到N+漏區(qū)之間形成溝道區(qū)，由于傳統(tǒng)的溝槽式MOSFET具有較長(zhǎng)的溝道長(zhǎng)度，因而會(huì)產(chǎn)生較大的溝道電阻。
[0005]因此，在半導(dǎo)體功率器件領(lǐng)域中，特別是對(duì)于溝槽式MOSFET的設(shè)計(jì)和制造，仍需要提供一種新型的器件結(jié)構(gòu)和制造方法可以解決上述現(xiàn)有技術(shù)具有的困難和設(shè)計(jì)限制。

【發(fā)明內(nèi)容】

[0006]本發(fā)明提供了一種溝槽式M0SFET，其具有短溝道結(jié)構(gòu)，可以有效降低溝道電阻。此夕卜，根據(jù)本發(fā)明的溝槽式MOSFET可以在降低源漏電阻的同時(shí)不發(fā)生穿通效應(yīng)。
[0007]根據(jù)本發(fā)明的實(shí)施例，提供了一種具有短溝道的溝槽式M0SFET，其形成于第一導(dǎo)電類型的外延層中，并位于第一導(dǎo)電類型的襯底之上，該溝槽式MOSFET進(jìn)一步包括:
[0008](a)多個(gè)柵溝槽，位于有源區(qū)中，從所述外延層的上表面垂直向下延伸，每個(gè)所述的柵溝槽都填充有一個(gè)柵電極并襯有一層?xùn)艠O氧化層；
[0009](b)第二導(dǎo)電類型的體區(qū)，位于所述外延層的上部分，并位于每?jī)蓚€(gè)相鄰的所述柵溝槽之間；
[0010](C)第一導(dǎo)電類型的源區(qū)，包含于所述體區(qū)中；
[0011](d)至少一個(gè)第二導(dǎo)電類型的場(chǎng)釋放區(qū)，位于每個(gè)所述的體區(qū)下方，并位于每?jī)蓚€(gè)相鄰的所述柵溝槽之間的外延層中。
[0012]在一些優(yōu)選的實(shí)施例中，所述短溝槽的長(zhǎng)度小于0.5um。
[0013]在一些優(yōu)選的實(shí)施例中，根據(jù)本發(fā)明的溝槽式MOSFET進(jìn)一步包括:一個(gè)溝槽式源-體接觸區(qū)，其填充以一個(gè)接觸金屬插塞，穿過所述的源區(qū)并延伸入所述的體區(qū)；一個(gè)第二導(dǎo)電類型的體接觸區(qū)，位于所述的體區(qū)中，至少包圍所述的溝槽式源-體接觸區(qū)的底部。
[0014]在一些優(yōu)選的實(shí)施例中，所述的場(chǎng)釋放區(qū)自對(duì)準(zhǔn)于所述的溝槽式源-體接觸區(qū)。
[0015]在一些優(yōu)選的實(shí)施例中，所述的源區(qū)沿與所述外延層上表面等距離的方向上具有相等的摻雜濃度和相同的結(jié)深。在另一個(gè)優(yōu)選的實(shí)施例中，在與所述外延層上面等距離的方向上，所述的源區(qū)靠近所述的溝槽式源-體接觸區(qū)側(cè)壁處比靠近所述的短溝道處具有較大的摻雜濃度和較深的結(jié)深。
[0016]在一些優(yōu)選的實(shí)施例中，位于所述的柵溝槽中的柵電極是單柵電極結(jié)構(gòu)，并襯有所述的柵極氧化層。在另一些優(yōu)選的實(shí)施例中，所述的柵電極位于一個(gè)屏蔽電極之上，所述的屏蔽電極襯有一層屏蔽電極氧化層并與所述的外延層絕緣，所述的柵電極與所述的屏蔽電極之間由一層電極絕緣層絕緣。
[0017]在一些優(yōu)選的實(shí)施例中，所述的柵極氧化層沿所述柵電極底部的厚度大于其沿所述柵電極側(cè)壁的厚度。在另一些優(yōu)選的實(shí)施例中，所述的柵極氧化層沿所述柵電極底部的厚度等于或小于其沿所述柵電極側(cè)壁的厚度。在另一些優(yōu)選的實(shí)施例中，所述的柵極氧化層沿所述柵電極底部和下部分側(cè)壁的厚度大于其沿所述柵電極上部分側(cè)壁的厚度。
[0018]在一些優(yōu)選的實(shí)施例中，包括兩個(gè)第二導(dǎo)電類型的場(chǎng)釋放區(qū)，其都位于所述的體區(qū)下方，并且其中一個(gè)所述的場(chǎng)釋放區(qū)位于另一個(gè)上方。在另一些優(yōu)選的實(shí)施例中，包括多個(gè)第二導(dǎo)電類型的場(chǎng)釋放區(qū)，其都位于所述的體區(qū)下方，并且該多個(gè)場(chǎng)釋放區(qū)自下而上依此分布。
[0019]在一些優(yōu)選的實(shí)施例中，還包括一個(gè)終端區(qū)，其進(jìn)一步包括多個(gè)具有懸浮電壓的溝槽柵，其中每個(gè)所述的具有懸浮電壓的溝槽柵之間由所述的體區(qū)分開，且該體區(qū)中不包含所述的源區(qū)。
[0020]本發(fā)明的一個(gè)優(yōu)點(diǎn)是，相比于現(xiàn)有技術(shù)可以顯著溝道電阻。
[0021]本發(fā)明的另一個(gè)優(yōu)點(diǎn)是，可以有效降低源漏電阻。
[0022]本發(fā)明的另一個(gè)優(yōu)點(diǎn)是，可以預(yù)防穿通效應(yīng)。
【專利附圖】

【附圖說明】
[0023]本發(fā)明的這些和其他實(shí)施方式的優(yōu)點(diǎn)將通過下面結(jié)合附圖的詳細(xì)說明和所附權(quán)利要求書，使得本領(lǐng)域的普通技術(shù)人員明了，其中:
[0024]圖1示出了現(xiàn)有技術(shù)所揭示的一種溝槽式金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管的剖面圖。
[0025]圖2示出了根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0026]圖3示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0027]圖4示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0028]圖5示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0029]圖6示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0030]圖7示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0031]圖8示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖。
[0032]圖9示出了根據(jù)本發(fā)明的另一個(gè)優(yōu)選實(shí)施例的剖面圖?！揪唧w實(shí)施方式】
[0033]下面參照附圖更詳細(xì)地說明本發(fā)明，其中示出了本發(fā)明的優(yōu)選實(shí)施例。本發(fā)明可以，但是以不同的方式體現(xiàn)，但是不應(yīng)該局限于在此所述的實(shí)施例。例如，這里的說明更多地引用N溝道的半導(dǎo)體集成電路，但是很明顯其他器件也是可能的。下文是通過參考各個(gè)附圖來對(duì)實(shí)踐本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)描述。一些方向術(shù)語，例如“頂部”、“底部”、“前”、“后”、“上方”、“下方”等，是參考各個(gè)附圖的方向進(jìn)行描述的。由于實(shí)施例中的元件可以被放置在許多不同的方向，因此，本發(fā)明中的方向術(shù)語只是用于描述而不能被視為對(duì)本發(fā)明的限制。應(yīng)該理解的是，實(shí)施例中各種結(jié)構(gòu)或者邏輯上的替代和修改都應(yīng)該被涵蓋在本發(fā)明的真正精神和范圍內(nèi)。因此，以下的詳細(xì)描述不能被視為對(duì)本發(fā)明的限制，本發(fā)明的涵蓋范圍由附后的權(quán)利要求界定。應(yīng)該理解的是，本發(fā)明中所描述的各個(gè)優(yōu)選實(shí)施例的發(fā)明特征可以相互結(jié)合，有特別說明的除外。
[0034]圖2所示的是本發(fā)明的一個(gè)優(yōu)選的實(shí)施例的有源區(qū)結(jié)構(gòu)，其中N溝道溝槽式M0SFET200形成于一個(gè)N外延層201中(本發(fā)明中的導(dǎo)電類型并不用于限制作用，也可以是P溝道溝槽式MOSFET形成在位于P+襯底之上的P外延層中)，該N外延層位于一個(gè)N+襯底202之上，其中該N+襯底202的底部覆蓋有金屬層作為漏極金屬層203。多個(gè)柵溝槽204從所述N外延層201的上表面向下延伸至所述N外延層201內(nèi)，每個(gè)所述的柵溝槽204都填充以一個(gè)柵電極205并襯有一層?xùn)艠O氧化層206，其中，所述的柵極氧化層206沿所述柵電極205底部的厚度等于或小于其沿所述柵電極205側(cè)壁的厚度。所述的柵電極205優(yōu)選地可以為摻雜的多晶硅層。一個(gè)η+源區(qū)211包含于一個(gè)P型體區(qū)207中，并位于每?jī)蓚€(gè)所述的柵溝槽204之間的所述N外延層201的上部分，與現(xiàn)有技術(shù)相比，所述的P型體區(qū)207具有較小的結(jié)深以形成短溝道結(jié)構(gòu)。同時(shí)，在沿與所述N外延層201的上表面等距離的方向上，所述的η+源區(qū)211具有相等的摻雜濃度和相同的結(jié)深。一個(gè)溝槽式源-體接觸區(qū)208位于每?jī)蓚€(gè)相鄰的柵溝槽204之間，其填充以一個(gè)接觸金屬插塞209，并穿過一個(gè)接觸夾層210、所述的η+源區(qū)211且進(jìn)一步延伸入所述的P型體區(qū)207，將所述的P型體區(qū)207和所述的η+源區(qū)211連接至源極金屬層220，其中，所述的接觸夾層210包括一個(gè)BPSG (硼磷硅玻璃，下同)層2101以及下方的一個(gè)NSG(未摻雜的磷娃玻璃)層2102,,所述的接觸金屬插塞209優(yōu)選地可以為鎢插塞，并襯有一層由Ti / TiN或Co / TiN或Ta / TiN組成的勢(shì)壘層。在每個(gè)所述的溝槽式源-體接觸區(qū)208的下方，包括一個(gè)ρ+體接觸摻雜區(qū)212，其位于所述的P型體區(qū)207中，并至少包圍所述的溝槽式源-體接觸區(qū)208的底部，以降低所述的P型體區(qū)207和所述的接觸金屬插塞209之間的接觸電阻。在一些優(yōu)選的實(shí)施例中，所述的P+體接觸摻雜區(qū)212可以包圍所述溝槽式源-體接觸區(qū)208位于所述的η+源區(qū)211以下的側(cè)壁和底部。根據(jù)本發(fā)明，在形成所述的溝槽式源-體接觸區(qū)208的開口之后，通過該開口處進(jìn)行P型離子注入，形成一個(gè)P型島區(qū)(Pi，如圖2所示)214，其位于所述的P型體區(qū)207的下方，并位于每?jī)蓚€(gè)相鄰的柵溝槽204之間的N外延層201中，該ρ型島區(qū)214的作用是作為一個(gè)場(chǎng)釋放區(qū)，且自對(duì)準(zhǔn)于所述的溝槽式源-體接觸區(qū)208，能夠防止漏-源之間產(chǎn)生穿通現(xiàn)象。當(dāng)該溝槽式M0SFET200位于開啟狀態(tài)時(shí)，在靠近所述的柵溝槽204的P型體區(qū)207中形成短溝道，因此可以降低溝道電阻。
[0035]圖3所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET300具有與圖2相似的有源區(qū)結(jié)構(gòu)，除了在圖3中沒有使用源區(qū)掩模版，因此每個(gè)η+源區(qū)311在于所述的N外延層301上表面等距離的方向上，其靠近所述的溝槽式源-體接觸區(qū)308處較靠近短溝道處具有更高的摻雜濃度和更大的結(jié)深，并且沿從所述的溝槽式源-體接觸區(qū)308到短溝道的方向上，所述的η+源區(qū)311的摻雜濃度呈現(xiàn)高斯分布，這種結(jié)構(gòu)在節(jié)省源區(qū)掩模版的同時(shí)可以增強(qiáng)器件的雪崩特性。
[0036]圖4所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET400具有與圖3相似的有源區(qū)結(jié)構(gòu)，除了在圖4中，柵極氧化層406沿柵電極405的底部的厚度大于其沿所述柵電極405側(cè)壁的厚度。
[0037]圖5所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET500具有與圖3相似的有源區(qū)結(jié)構(gòu)，除了在圖5中，柵極氧化層506沿柵電極505底部和下部分側(cè)壁的厚度大于其沿所述柵電極505上部分側(cè)壁的厚度。
[0038]圖6所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET600具有與圖3相似的有源區(qū)結(jié)構(gòu)，除了在圖6中，每個(gè)柵溝槽604中都填充以雙電極結(jié)構(gòu):一個(gè)位于下方的屏蔽電極(S,如圖6所不)605和一個(gè)位于上方的柵電極(G,如圖6所不)606。其中，所述屏蔽電極605的側(cè)壁和底部都襯有一層屏蔽電極絕緣層607,所述的柵電極606的側(cè)壁襯有柵極氧化層608，并且所述的屏蔽電極605和所述的柵電極606之間由一層電極絕緣層609所絕緣。同時(shí)，所述的屏蔽電極605被連接至源極金屬層610。
[0039]圖7所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET700具有與圖3相似的有源區(qū)結(jié)構(gòu)，除了在圖7中，具有兩個(gè)ρ型島區(qū)(第一 ρ型島區(qū)“Pil”和第二 P型島區(qū)“Pi2”，如圖7所示)分別作為兩個(gè)場(chǎng)釋放區(qū)701和702，其中場(chǎng)釋放區(qū)701形成于場(chǎng)釋放區(qū)702之上，其二者位于P型體區(qū)707下方，并位于每?jī)蓚€(gè)相鄰的柵溝槽704之間的N外延層703中，且該兩個(gè)場(chǎng)釋放區(qū)都自對(duì)準(zhǔn)于溝槽式源-體接觸區(qū)708，以進(jìn)一步防止漏-源之間發(fā)生穿通現(xiàn)象。
[0040]圖8所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET800具有與圖2相似的有源區(qū)結(jié)構(gòu)，除了在圖8中，進(jìn)一步包括一個(gè)終端區(qū)，其包括多個(gè)具有懸浮電壓的溝槽柵801，該多個(gè)溝槽柵801之間由P型體區(qū)807所隔開，同時(shí)該P(yáng)型體區(qū)807不包含η+源區(qū)，并且其下方?jīng)]有場(chǎng)釋放區(qū)。
[0041]圖9所示的是根據(jù)本發(fā)明的另一個(gè)優(yōu)選的實(shí)施例，其中N溝道溝槽式M0SFET900具有與圖3相似的有源區(qū)結(jié)構(gòu)，除了在圖9中，進(jìn)一步包括一個(gè)終端區(qū)，其包括多個(gè)具有懸浮電壓的構(gòu)成哦啊山901，該多個(gè)溝槽柵901之間由P型體區(qū)907所隔開，同時(shí)該P(yáng)型體區(qū)907不包含η+源區(qū)，并且其下方?jīng)]有場(chǎng)釋放區(qū)。
[0042]盡管在此說明了各種實(shí)施例，可以理解，在不脫離本發(fā)明的精神和范圍的所附權(quán)利要求書的范圍內(nèi)，通過所述的指導(dǎo)，可以對(duì)本發(fā)明作出各種修改。例如，可以用本發(fā)明的方法形成其導(dǎo)電類型與文中所描述的相反的導(dǎo)電類型的各種半導(dǎo)體區(qū)域的結(jié)構(gòu)。
【權(quán)利要求】
1.一種溝槽式MOSFET，具有短溝道結(jié)構(gòu)，其形成于第一導(dǎo)電類型的外延層中，并位于第一導(dǎo)電類型的襯底之上，該溝槽式MOSFET進(jìn)一步包括: 多個(gè)柵溝槽，位于有源區(qū)中，從所述外延層的上表面垂直向下延伸，每個(gè)所述的柵溝槽都填充有一個(gè)柵電極并襯有一層?xùn)艠O氧化層； 第二導(dǎo)電類型的體區(qū)，位于所述外延層的上部分，并位于每?jī)蓚€(gè)相鄰的所述柵溝槽之間； 第一導(dǎo)電類型的源區(qū)，包含于所述體區(qū)中； 至少一個(gè)第二導(dǎo)電類型的場(chǎng)釋放區(qū)，位于每個(gè)所述的體區(qū)下方，并位于每?jī)蓚€(gè)相鄰的所述柵溝槽之間的外延層中。
2.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，其中所述的所述短溝槽的長(zhǎng)度小于0.5um。
3.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，進(jìn)一步包括: 一個(gè)溝槽式源-體接觸區(qū)，其填充以一個(gè)接觸金屬插塞，穿過所述的源區(qū)并延伸入所述的體區(qū)； 一個(gè)第二導(dǎo)電類型的體接觸區(qū)，位于所述的體區(qū)中，至少包圍所述的溝槽式源-體接觸區(qū)的底部。
4.根據(jù)權(quán)利要求3所述的溝槽式M0SFET，其中所述的場(chǎng)釋放區(qū)自對(duì)準(zhǔn)于所述的溝槽式源-體接觸區(qū)。
5.根據(jù)權(quán)利要求3所述的溝槽式M0SFET，其中所述的源區(qū)沿與所述外延層上表面等距離的方向上具有相等的摻雜濃度和相同`的結(jié)深。
6.根據(jù)權(quán)利要求3所述的溝槽式M0SFET，其中在與所述外延層上面等距離的方向上，所述的源區(qū)靠近所述的溝槽式源-體接觸區(qū)側(cè)壁處比靠近所述的短溝道處具有較大的摻雜濃度和較深的結(jié)深。
7.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，其中位于所述的柵溝槽中的柵電極是單柵電極結(jié)構(gòu)，并襯有所述的柵極氧化層。
8.根據(jù)權(quán)利要求7所述的溝槽式M0SFET，其中所述的柵極氧化層沿所述柵電極底部的厚度大于其沿所述柵電極側(cè)壁的厚度。
9.根據(jù)權(quán)利要求7所述的溝槽式M0SFET，其中所述的柵極氧化層沿所述柵電極底部的厚度等于或小于其沿所述柵電極側(cè)壁的厚度。
10.根據(jù)權(quán)利要求7所述的溝槽式M0SFET，其中所述的柵極氧化層沿所述柵電極底部和下部分側(cè)壁的厚度大于其沿所述柵電極上部分側(cè)壁的厚度。
11.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，所述的柵電極位于一個(gè)屏蔽電極之上，所述的屏蔽電極襯有一層屏蔽電極絕緣層并與所述的外延層絕緣，所述的柵電極與所述的屏蔽電極之間由一層電極絕緣層絕緣。
12.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，進(jìn)一步包括兩個(gè)第二導(dǎo)電類型的場(chǎng)釋放區(qū)，其都位于所述的體區(qū)下方，并且其中一個(gè)所述的場(chǎng)釋放區(qū)位于另一個(gè)上方。
13.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，進(jìn)一步包括多個(gè)第二導(dǎo)電類型的場(chǎng)釋放區(qū)，其都位于所述的體區(qū)下方，并且該多個(gè)場(chǎng)釋放區(qū)自下而上依此分布。
14.根據(jù)權(quán)利要求1所述的溝槽式M0SFET，還包括一個(gè)終端區(qū)，其進(jìn)一步包括多個(gè)具有懸浮電壓的溝槽柵，其中每個(gè)所述的具有懸浮電壓的溝槽柵之間由所述的體區(qū)分開，且該體區(qū)中不包含所述的源區(qū)。`
【文檔編號(hào)】H01L29/78GK103872133SQ201310680613
【公開日】2014年6月18日 申請(qǐng)日期:2013年12月11日 優(yōu)先權(quán)日:2012年12月12日
【發(fā)明者】謝福淵 申請(qǐng)人:力士科技股份有限公司