陣列基板及其制備方法、液晶顯示裝置制造方法
【專利摘要】本發(fā)明提供一種陣列基板及其制備方法、液晶顯示裝置，屬于液晶顯示【技術領域】，其可解決現(xiàn)有的ADS模式陣列基板制造工藝復雜、透過率低、驅(qū)動效果不好的問題。本發(fā)明的陣列基板制備方法包括：在基底上通過使用階梯曝光的構圖工藝形成包括柵線、柵極、柵絕緣層、半導體層、第一透明電極的圖形；其中，所述柵絕緣層不超出柵極和柵線上方；在完成前述步驟的基底上形成鈍化層，并在鈍化層中形成與半導體層相連的源極過孔和漏極過孔；在完成前述步驟的基底上通過構圖工藝形成包括源極、漏極的圖形，并通過構圖工藝形成包括第二透明電極的圖形；其中，所述源極、漏極分別通過源極過孔、漏極過孔與半導體層電連接。
【專利說明】陣列基板及其制備方法、液晶顯示裝置
【技術領域】
[0001]本發(fā)明屬于液晶顯示【技術領域】，具體涉及一種陣列基板及其制備方法、液晶顯示
裝置。
【背景技術】
[0002]高級超維場轉(zhuǎn)換模式(ADS模式)的液晶顯示裝置具有視角寬、透過率高、清晰度高等諸多優(yōu)點，故成為液晶顯示裝置的一種重要模式。
[0003]如圖1所示，在ADS模式的陣列基板中，板狀的第一透明電極11、薄膜晶體管的柵極21/柵線22均設在基底9上，柵絕緣層31覆蓋第一透明電極11、柵極21、柵線22，柵極21上方設有半導體層41 (半導體層41加上歐姆接觸層、過渡層等即構成薄膜晶體管的有源區(qū))，鈍化層5、平坦化層6依次覆蓋半導體層41和柵絕緣層31，平坦化層6上設有數(shù)據(jù)線Data和第二透明電極12，數(shù)據(jù)線Data、第二透明電極12分別與薄膜晶體管的源極71、漏極72電連接，且第二透明電極12為狹縫電極，位于第一透明電極11上方。當然，應當理解，雖然以上是以第二透明電極12為像素電極，第一透明電極11為公共電極的情況為例；但若第一透明電極11為像素電極(即其與漏極72電連接)，第二透明電極12為公共電極，也是可行的。
[0004]如圖1所示，在現(xiàn)有的ADS模式的陣列基板中，柵極21/柵線22、半導體層41、第一透明電極11需要分別在不同的構圖工藝中制造，即為制造這些結(jié)構至少需要進行3次光亥IJ，因此其制備工藝復雜。
[0005]同時，柵絕緣層31覆蓋了整個基底9，即柵絕緣層31在第一透明電極11和第二透明電極12間也有分布，而該位置的柵絕緣層31 —方面增大了兩電極間的距離，降低了電場強度和電容，影響了驅(qū)動效果；另一方面，該柵絕緣層31也會影響透光，從而降低陣列基板的透過率。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術問題包括，針對現(xiàn)有的ADS模式陣列基板制造工藝復雜、驅(qū)動效果不好、透過率低的問題，提供一種制造工藝簡單、驅(qū)動效果好、透過率高的陣列基板及其制備方法、液晶顯示裝置。
[0007]解決本發(fā)明技術問題所采用的技術方案是一種陣列基板制備方法，其包括:
[0008]步驟1:在基底上通過使用階梯曝光的構圖工藝形成包括柵線、柵極、柵絕緣層、半導體層、第一透明電極的圖形；其中，所述柵絕緣層不超出柵極和柵線上方；
[0009]步驟2:在完成前述步驟的基底上形成鈍化層，并在鈍化層中形成與半導體層相連的源極過孔和漏極過孔；
[0010]步驟3:在完成前述步驟的基底上通過構圖工藝形成包括源極、漏極的圖形，并通過構圖工藝形成包括第二透明電極的圖形；其中，所述源極、漏極分別通過源極過孔、漏極過孔與半導體層電連接。[0011]其中，“構圖工藝”包括形成膜層、涂布光刻膠、曝光、顯影、刻蝕、剝離光刻膠等步驟，其可通過上述步驟除去膜層中不需要的部分，從而使膜層的剩余部分形成所需圖形。
[0012]其中，“階梯曝光”是指對光刻膠層的不同位置進行不同程度的曝光，從而使顯影后的光刻膠層在不同位置的厚度不同，以便完成后續(xù)的構圖工藝。
[0013]本發(fā)明的陣列基板制備方法中，柵線/柵極、柵絕緣層、半導體層、第一透明電極在同一次構圖工藝中同時形成，即其只需要一次曝光(IMask)工藝，因此其制備工藝簡單；同時，由于其陣列基板的柵絕緣層不超出柵極和柵線上方，故其第一透明電極、第二透明電極間沒有柵絕緣層，因此其兩電極間的距離短，電場強度高，電容大，驅(qū)動效果好；且柵絕緣層也不會對光的透過產(chǎn)生影響，故透過率高。
[0014]優(yōu)選的是，所述步驟I具體包括:
[0015]步驟11、在基底上依次形成透明導電材料層、絕緣材料層、半導體材料層、光刻膠層；
[0016]步驟12、對光刻膠層階梯曝光并顯影，使柵極位置保留第一厚度的光刻膠層，柵線位置保留第二厚度的光刻膠層，第一透明電極位置保留第三厚度的光刻膠層，其余位置無光刻膠層，其中第一厚度大于第二厚度，第二厚度大于第三厚度；
[0017]步驟13、除去無光刻膠區(qū)域的半導體材料層、絕緣材料層、透明導電材料層；
[0018]步驟14、除去第三厚度的光刻膠層，使第一透明電極位置的半導體材料層暴露；
[0019]步驟15、除去第一透明電極位置的半導體材料層、絕緣材料層，形成第一透明電極的圖形；
[0020]步驟16、除去厚度等于柵線位置剩余光刻膠層厚度的光刻膠層，使柵線位置的半導體層暴露；
[0021]步驟17、除去柵線位置的半導體材料層，形成柵線的圖形；
[0022]步驟18、除去剩余的光刻膠層，形成柵極、柵絕緣層、半導體層的圖形。
[0023]進一步優(yōu)選的是，所述步驟17具體包括:除去柵線位置的半導體材料層，并除去柵線位置的絕緣材料層，形成柵線的圖形。
[0024]進一步優(yōu)選的是，所述步驟11還包括:在透明導電材料層和絕緣材料層間形成柵金屬層；所述步驟13還包括:除去無光刻膠區(qū)域的柵金屬層；所述步驟15還包括:除去第一透明電極位置的柵金屬層。
[0025]優(yōu)選的是，所述階梯曝光通過灰度掩膜板或半色調(diào)掩膜板實現(xiàn)。
[0026]優(yōu)選的是，所述半導體層由金屬氧化物半導體材料制成。
[0027]優(yōu)選的是，所述第一透明電極為公共電極，所述第二透明電極為像素電極，與漏極電連接。
[0028]進一步優(yōu)選的是，所述源極、漏極、第二透明電極均形成在鈍化層上。
[0029]進一步優(yōu)選的是，所述源極、漏極形成在鈍化層上；在形成源極、漏極和形成第二透明電極之間，還包括:形成平坦化層，并在平坦化層中形成與漏極相連的第一過孔；所述第二透明電極形成在平坦化層上，并通過第一過孔與漏極電連接。
[0030]優(yōu)選的是，所述第一透明電極與漏極電連接，為像素電極，所述第二透明電極為公共電極；所述步驟2還包括:在鈍化層中形成與第一透明電極相連的第二過孔，所述漏極通過第二過孔與第一透明電極電連接。[0031]進一步優(yōu)選的是，所述源極、漏極形成在鈍化層上；在形成源極、漏極和形成第二透明電極之間，還包括:形成平坦化層；所述第二透明電極形成在平坦化層上。
[0032]解決本發(fā)明技術問題所采用的技術方案是一種陣列基板，其包括柵極、柵線、柵絕緣層、半導體層、第一透明電極、第二透明電極、源極、漏極、鈍化層；其中
[0033]所述鈍化層覆蓋柵線、柵極、柵絕緣層、半導體層、第一透明電極；
[0034]所述第二透明電極位于鈍化層上方；
[0035]所述源極、漏極位于鈍化層上方并分別通過鈍化層中的源極過孔、漏極過孔與半導體層電連接；
[0036]所述柵極、柵線包括透明導電材料層；
[0037]所述柵絕緣層不超出柵極和柵線上方。
[0038]本發(fā)明的陣列基板可通過上述工藝制造，故其制備工藝簡單；同時，由于其柵絕緣層不超出柵極和柵線上方，故其第一透明電極、第二透明電極間沒有柵絕緣層，因此其兩電極間的距離短，電場強度高，電容大，驅(qū)動效果好；且柵絕緣層也不會對光的透過產(chǎn)生影響，故透過率高。
[0039]優(yōu)選的是，所述柵絕緣層和半導體層圖形相同，且只位于柵極上方。
[0040]優(yōu)選的是，所述柵極、柵線還包括位于透明導電材料層上的柵金屬層。
[0041]優(yōu)選的是，所述半導體層由金屬氧化物半導體制成。
[0042]優(yōu)選的是，所述第二透明電極為像素電極，與漏極電連接，所述第一透明電極為公共電極。
[0043]進一步優(yōu)選的是，所述源極、漏極、第二透明電極設于鈍化層上。
[0044]進一步優(yōu)選的是，設于鈍化層上的平坦化層，所述源極、漏極設于鈍化層上，所述第二透明電極設于平坦化層上，并通過平坦化層中的第一過孔與漏極電連接。
[0045]優(yōu)選的是，所述第一透明電極通過鈍化層中的第二過孔與漏極電連接，所述第一透明電極為像素電極，所述第二透明電極為公共電極。
[0046]進一步優(yōu)選的是，所述陣列基板還包括:設于鈍化層上的平坦化層，所述第二透明電極設于平坦化層上，所述源極、漏極設于鈍化層上。
[0047]解決本發(fā)明技術問題所采用的技術方案是一種液晶顯示裝置，其包括上述陣列基板。
[0048]由于本發(fā)明的液晶顯示裝置包括上述陣列基板，故其制造工藝簡單、驅(qū)動效果好、透過率高。
【專利附圖】

【附圖說明】
[0049]圖1為現(xiàn)有的ADS模式陣列基板的剖面結(jié)構示意圖；
[0050]圖2為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0051]圖3為圖2的沿AA’面的剖面結(jié)構示意圖；
[0052]圖4為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0053]圖5為圖4的沿AA’面的剖面結(jié)構示意圖；
[0054]圖6為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0055]圖7為圖6的沿AA’面的剖面結(jié)構示意圖；[0056]圖8為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0057]圖9為圖8的沿AA’面的剖面結(jié)構示意圖；
[0058]圖10為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0059]圖11為圖10的沿AA’面的剖面結(jié)構示意圖；
[0060]圖12為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0061]圖13為圖12的沿AA’面的剖面結(jié)構示意圖；
[0062]圖14為本發(fā)明的實施例2的陣列基板在制備過程中的一個俯視結(jié)構示意圖；
[0063]圖15為圖14的沿AA’面的剖面結(jié)構示意圖；
[0064]圖16為本發(fā)明的實施例2的陣列基板的俯視結(jié)構示意圖；
[0065]圖17為圖16的沿AA’面的剖面結(jié)構示意圖；
[0066]圖18為本發(fā)明的實施例3的陣列基板的剖面結(jié)構示意圖；
[0067]其中附圖標記為:1、透明導電材料層；11、第一透明電極；12、第二透明電極；2、柵金屬層；21、柵極；22、柵線；3、絕緣材料層；31、柵絕緣層；4、半導體材料層；41、半導體層；
5、鈍化層；6、平坦化層；71、源極；72、漏極；8、光刻膠層；9、基底；Data、數(shù)據(jù)線；Q1、柵極位置；Q2、柵線位置；Q3、第一透明電極位置；Q4、其余位置。
【具體實施方式】
[0068]為使本領域技術人員更好地理解本發(fā)明的技術方案，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細描述。
[0069]實施例1:
[0070]本實施例提供一種陣列基板制備方法，其包括:
[0071]步驟1:在基底上通過使用階梯曝光的構圖工藝形成包括柵線、柵極、柵絕緣層、半導體層、第一透明電極的圖形；其中，所述柵絕緣層不超出柵極和柵線上方；
[0072]步驟2:在完成前述步驟的基底上形成鈍化層，并在鈍化層中形成與半導體層相連的源極過孔和漏極過孔；
[0073]步驟3:在完成前述步驟的基底上通過構圖工藝形成包括源極、漏極的圖形，并通過構圖工藝形成包括第二透明電極的圖形；其中，所述源極、漏極分別通過源極過孔、漏極過孔與半導體層電連接。
[0074]其中，“構圖工藝”包括形成膜層、涂布光刻膠、曝光、顯影、刻蝕、剝離光刻膠等步驟，其可通過上述步驟除去膜層中不需要的部分，從而使膜層的剩余部分形成所需圖形。
[0075]其中，“階梯曝光”是指對光刻膠層的不同位置進行不同程度的曝光，從而使顯影后的光刻膠層在不同位置的厚度不同，以便完成后續(xù)的構圖工藝。
[0076]本實施例的陣列基板制備方法中，柵線/柵極、柵絕緣層、半導體層、第一透明電極在同一次構圖工藝中同時形成，即其只需要一次曝光(IMask)工藝，因此其制備工藝簡單；同時，由于其陣列基板的柵絕緣層不超出柵極和柵線上方，故其第一透明電極、第二透明電極間沒有柵絕緣層，因此其兩電極間的距離短，電場強度高，電容大，驅(qū)動效果好；且柵絕緣層也不會對光的透過產(chǎn)生影響，故透過率高。
[0077]實施例2:
[0078]本實施例提供一種陣列基板的制備方法，如圖2至圖17所示，其包括以下步驟:[0079]S101、依次形成透明導電材料層1、絕緣材料層3、半導體材料層4，并在半導體材料層4上涂布光刻膠層8。
[0080]優(yōu)選的，在透明導電材料層I和絕緣材料層3之間，還可形成柵金屬層2。
[0081]其中，透明導電材料層I是由透明且導電的材料形成的，例如氧化銦錫(ITO)，其用于形成第一透明電極11、柵極21、柵線22。
[0082]柵金屬層2通常由鑰、鋁等金屬或合金構成，主要用于與透明導電材料層I共同形成柵極21、柵線22，從而改善柵極21、柵線22的導電性能。
[0083]顯然，由于具有透明導電材料層1，因此理論上也可不形成柵金屬層2，而直接用透明導電材料層I形成柵極21、柵線22。應當理解，若本步驟中未形成柵金屬層2，則后續(xù)步驟中“除去柵金屬層2”的操作也相應的不再進行。
[0084]絕緣材料層3可為氮化硅或氧化硅等，其主要用于形成柵絕緣層31，從而使柵極21與半導體層41絕緣并形成載流子的運動界面。
[0085]半導體材料層4是由半導體材料形成的，其主要用于形成半導體層41。優(yōu)選的，所述半導體層41 (半導體材料層4)由金屬氧化物半導體制成，例如氧化鎵銦鋅(IGZO)。
[0086]其中，在基底9上還可預先形成有緩沖層等已知結(jié)構；各層也可采用其他已知的材料；形成各層的方法可為濺射、蒸鍍、化學氣相沉積、涂覆等已知的工藝。由于上述的形成各種膜層的材料、工藝、參數(shù)等均是已知的，故對這些內(nèi)容在本實施例中均不再詳細描述。
[0087]S102、如圖2、圖3所示，對光刻膠層8階梯曝光并顯影，在柵極位置Ql保留第一厚度的光刻膠層8，柵線位置Q2保留第二厚度的光刻膠層8，第一透明電極位置Q3保留第三厚度的光刻膠層8，其余位置Q4無光刻膠層8，其中第一厚度大于第二厚度，第二厚度大于第三厚度。
[0088]也就是說，通過對光刻膠層8的不同位置進行不同程度的曝光，使顯影后的光刻膠層8如圖3所示分為三種不同的厚度，另外還有部分區(qū)域無光刻膠層8。
[0089]優(yōu)選的，階梯曝光可通過灰度掩膜板或半色調(diào)掩膜板實現(xiàn)。
[0090]S103、除去無光刻膠區(qū)域的半導體材料層4、絕緣材料層3、柵金屬層2、透明導電材料層I，得到如圖4、圖5所示的結(jié)構。
[0091]也就是說，通過刻蝕等方法，依次除去無光刻膠區(qū)域Q4的半導體材料層4、絕緣材料層3、柵金屬層2、透明導電材料層1，從而將第一透明電極區(qū)域Ql的透明導電材料層I與其他區(qū)域的透明導電材料層I隔開。
[0092]其中，刻蝕可采用已知的方法進行，依照各層材料和刻蝕工藝的不同，可以是在一次刻蝕中同時除去多個膜層，也可以是每次刻蝕只除去一個膜層；由于刻蝕工藝、刻蝕參數(shù)等均是已知的，故對這些內(nèi)容在本實施例中均不再詳細描述。
[0093]S104、除去第三厚度的光刻膠層8，使第一透明電極位置Q3的半導體材料層4暴露，得到如圖6、圖7所示的結(jié)構。
[0094]也就是說，通過灰化(Ashing)根據(jù)光刻膠層8的厚度差工藝除去第三厚度的光刻膠層8，這樣第一透明電極位置Q3的光刻膠層8被徹底除去，其半導體材料層4暴露，而柵極位置Ql和柵線位置Q2的光刻膠層8只是相應減薄，從而得到如圖6、圖7所示的結(jié)構。
[0095]其中，由于灰化工藝的特性，故柵極位置Ql和柵線位置Q2的光刻膠層8面積實際也會稍微縮小，但因其對最終產(chǎn)品的結(jié)構不會產(chǎn)生實質(zhì)影響，故圖中未示出。[0096]S105、如圖8、圖9所示，除去第一透明電極位置Q3的半導體材料層4、絕緣材料層
3、柵金屬層2，形成第一透明電極11 (通常為板狀電極)的圖形。
[0097]此時，由于第一透明電極位置Q3的光刻膠層8已被除去，故可通過刻蝕工藝依次除去該位置的半導體材料層4、絕緣材料層3、柵金屬層2，使透明導電材料層I暴露，形成透明第一透明電極11的圖形。
[0098]S106、除去厚度等于柵線位置Q2剩余光刻膠層8厚度的光刻膠層8，使柵線位置Q2的半導體層41暴露，得到如圖10、圖11所示的結(jié)構。
[0099]也就是說，通過灰化工藝除去柵線位置Q2剩余的光刻膠層8 (其厚度可等于第二厚度減去第三厚度)，使該處的半導體層41暴露，同時，柵極位置Ql的光刻膠層8繼續(xù)減薄，從而得到如圖10、圖11所示的結(jié)構。
[0100]S107、除去柵線位置Q2的半導體材料層4，并優(yōu)選同時除去該位置的，形成柵線22的圖形，得到如圖12、圖13所示的結(jié)構。
[0101]也就是說，通過刻蝕工藝依次除去柵線位置Q2的半導體材料層4、絕緣材料層3，使柵金屬層2暴露，形成柵線22的圖形。
[0102]其中，本步驟中將柵線位置Q2的絕緣材料層3也一起除去了，從而最終產(chǎn)品中柵線22上方?jīng)]有柵絕緣層31，柵絕緣層31與半導體層41的圖形重合，且均只位于柵極21上方；這種工藝的優(yōu)點在于，可選用一定的腐蝕劑直接一次將半導體材料層4和絕緣材料層3除去，從而簡化工藝。
[0103]但是，應當理解，如果在本步驟中，只除去柵線位置Q2的半導體材料層4，而保留絕緣材料層3也是可行的；這樣，在最終產(chǎn)品中，在柵線22上方仍有柵絕緣層31 (但半導體層41僅位于柵極21上方)，該柵絕緣層31可增大柵線22與數(shù)據(jù)線間距離，從而降低二者間的耦合電容。
[0104]其中，本實施例是以具有柵金屬層2的情況為例子的，即其柵線22由柵金屬層2和透明導電材料層I共同組成，從而改善柵線22的導電性能；但應當理解，如果步驟SlOl中未形成柵金屬層2，則此時柵線位置Q2僅剩余透明導電材料層1，即柵線22也可直接由透明導電材料構成。
[0105]S108、如圖14、圖15所示，除去全部剩余的光刻膠層8，形成柵極21、柵絕緣層31、半導體層41的圖形。
[0106]也就是說，剝離全部剩余的光刻膠層8 (即柵極位置Ql的光刻膠層8)，使半導體層41暴露，形成柵極21、柵絕緣層31、半導體層41的圖形。
[0107]可見，在本實施例中，只通過一次曝光就同時制備出了柵線22/柵極21、柵絕緣層31、半導體層41、第一透明電極11的圖形，故其曝光次數(shù)明顯減少，制備方法簡單。
[0108]同時，在本實施例的陣列基板中，半導體層41不超出柵極21和柵線22上方，即其第一透明電極11和第二透明電極12間沒有柵絕緣層31，因此第一透明電極11和第二透明電極12間的距離短，電場強度和電容大，驅(qū)動效果好，同時柵絕緣層31也不會對光的透過產(chǎn)生影響，因此透過率高。
[0109]S109、形成鈍化層5 (PVX)，并在鈍化層5中形成與半導體層41相連的源極過孔和漏極過孔。
[0110]其中，鈍化層5可由氮化硅、氧化硅等材料構成，其主要作用是保護半導體層41，并使第一透明電極11與上方的其他結(jié)構絕緣。
[0111]S110、通過構圖工藝在鈍化層5上形成源極71、漏極72，該源極71、漏極72通過源極過孔、漏極過孔分別與半導體層41電連接，從而形成薄膜晶體管結(jié)構。
[0112]S111、優(yōu)選的，形成平坦化層6，并在平坦化層6中形成與漏極72相連的第一過孔。
[0113]其中，平坦化層6通常由樹脂等材料制成，其主要用于將薄膜晶體管等結(jié)構引起的段差“填平”，使陣列基板的表面整體上趨于平坦，以便于后續(xù)取向膜膜層均勻形成，并利于摩擦取向工藝的均勻摩擦。
[0114]S112、通過構圖工藝在平坦化層6上形成第二透明電極12，第二透明電極12通過平坦化層6中的第一過孔與漏極72相連；其中，該第二透明電極12為狹縫電極，位于第一透明電極11上方，從而本實施例的方法制備的陣列基板為ADS模式的陣列基板。
[0115]本實施例中，第二透明電極12連接漏極72，即第二透明電極12是像素電極，而第一透明電極11為公共電極。
[0116]其中，在形成第二透明電極12時，還可同時形成數(shù)據(jù)線Data (通過過孔與源極71相連)、公共電極線(圖中未示出，要通過過孔與第一透明電極11相連)，從而得到如圖16、17所示的結(jié)構。
[0117]當然，數(shù)據(jù)線Data、公共電極線等也可在其他步驟中形成，例如可在形成源極71和漏極72的步驟中同時形成數(shù)據(jù)線Data、公共電極線，此時數(shù)據(jù)線Data直接與源極71相連，而公共電極線仍與第一透明電極11相連；或者，也可使用單獨的步驟同時或分別形成數(shù)據(jù)線Data、公共電極線等；在此對其不再限定。
[0118]當然，應當理解，以上的平坦化層6不是必須的，若沒有平坦化層6時，則源極71、漏極72、第二透明電極12均可形成在鈍化層5上，且第二透明電極12直接連接漏極72。
[0119]S113、繼續(xù)形成配向膜等其他已知的結(jié)構(圖中未示出)，完成陣列基板的制備。
[0120]實施例3:
[0121]如圖18所示，本實施例提供一種陣列基板的制備方法，其前8步(S201-S208)與實施例2的前8步(S101-S108)相同，區(qū)別在于，本實施例從第9步開始為:
[0122]S209、形成鈍化層5 (PVX)，并在鈍化層5中形成與半導體層41相連的源極過孔和漏極過孔，以及與第一透明電極11相連的第二過孔。
[0123]S210、通過構圖工藝在鈍化層5上形成源極71、漏極72，該源極71、漏極72通過源極過孔、漏極過孔分別與半導體層41電連接，從而形成薄膜晶體管結(jié)構。
[0124]同時，漏極72還通過第二過孔與第一透明電極11相連。
[0125]也就是說，本實施例中第一透明電極11連接漏極72，即第一透明電極11是像素電極，而第二透明電極12為公共電極。
[0126]S211、優(yōu)選的，形成平坦化層6 (ES Layer)。
[0127]S212、通過構圖工藝在平坦化層上形成第二透明電極12，該第二透明電極12為狹縫電極，位于第一透明電極11上方。
[0128]其中，在形成第二透明電極12的同時，還可形成數(shù)據(jù)線Data(通過過孔與源極71相連)、公共電極線(圖中未示出，與第二透明電極12電連接)。
[0129]此時，由于公共電極線需要與第二透明電極12電連接，因此其優(yōu)選與第二透明電極12同時形成；而數(shù)據(jù)線Data則仍可在制造源極71和漏極72的步驟中同時形成。[0130]當然，應當理解，以上的平坦化層6不是必須的，若沒有平坦化層6時，則源極71、漏極72、第二透明電極12均可形成在鈍化層5上(此時第二透明電極12不與漏極72連接)。
[0131]S213、繼續(xù)形成配向膜等其他已知的結(jié)構(圖中未示出)，完成陣列基板的制備。
[0132]可見，在本發(fā)明的陣列基板制備方法中，可以是第一透明電極11作為像素電極，第二透明電極12作為公共電極，也可以是第一透明電極11作為公共電極，第二透明電極12作為像素電極；以上方式的區(qū)別僅在于哪個電極與漏極72相連，哪個電極與公共電極線相連，而這種連接方式的改變可通過調(diào)整各引線的制備順序、各層中的過孔位置等常規(guī)手段實現(xiàn)，在此不再詳細描述。
[0133]應當理解，在以上兩個實施例中平坦化層6并非必須結(jié)構，如果不形成平坦化層6，則數(shù)據(jù)線Data、第二透明電極12等可直接形成在鈍化層5上。
[0134]應當理解，在以上兩個實施例中，源極71、漏極72、數(shù)據(jù)線Data、第二透明電極12、公共電極線等的位置、制備順序均可進行多種變化，例如源極71、漏極72可形成在鈍化層5上，也可形成在平坦化層6上(此時還需要在平坦化層6中形成過孔以使源極71、漏極72與半導體層41電連接)；數(shù)據(jù)線Data、公共電極線可形成在鈍化層5上，也可形成在平坦化層6上?？傊?，不論這些結(jié)構的位置、連接方式如何變化，但只要陣列基板的制備過程中包括用一次構圖工藝同時形成柵極21、柵線22、柵絕緣層31、半導體層41、第一透明電極11的步驟，且其柵絕緣層31不超出柵極21和柵線22上方，則即屬于本發(fā)明的保護范圍。
[0135]實施例4:
[0136]如圖2至圖18所示，本實施例提供一種陣列基板，其包括柵極21、柵線22、柵絕緣層31、半導體層41、第一透明電極11 (可為板狀電極)、第二透明電極12、源極71、漏極72、鈍化層5。
[0137]如圖16、圖17所示，本實施例的陣列基板中，柵極21、柵線22包括透明導電材料層I。
[0138]也就是說，本實施例的陣列基板的柵極21、柵線22可由第一透明電極11的材料構成，故它們可與第一透明電極11同步形成，從而簡化制備工藝。
[0139]優(yōu)選的，柵極21、柵線22還包括位于透明導電材料層I上的柵金屬層2，即柵極
21、柵線22可由透明導電材料層I和柵金屬層2共同組成，從而加強其導電性能。
[0140]當然，理論上也可沒有柵金屬層2，而直接用透明導電材料層I形成柵極21、柵線22。
[0141]其中，柵絕緣層31不超出柵極21和柵線22上方；從而第一透明電極11、第二透明電極12間沒有柵絕緣層31，因此兩電極間的距離短，電場強度高，電容大，驅(qū)動效果好；且柵絕緣層31也不會對光的透過產(chǎn)生影響，故透過率高。
[0142]優(yōu)選的，柵絕緣層31和半導體層41圖形相同，并只位于柵極21上方。
[0143]由于柵絕緣層31和半導體層41圖形相同，故它們可在一次刻蝕中同時形成，制備效率高。
[0144]當然，柵絕緣層31也可與半導體層41圖形不同，并在柵線22上方也有分布(半導體層41只位于柵極21上方)，這樣可以增大柵線22與數(shù)據(jù)線間的距離，降低二者間的耦合電容。[0145]優(yōu)選的，半導體層41由金屬氧化物半導體材料制成。
[0146]鈍化層5覆蓋柵極21、柵絕緣層31、半導體層41、柵線22、第一透明電極11。
[0147]而源極71、漏極72位于鈍化層5上方，并分別通過鈍化層5中的源極過孔和漏極過孔與半導體層41電連接。
[0148]第二透明電極12位于鈍化層5上方，其可為狹縫電極，并位于第一透明電極11上方。
[0149]如圖17所示，在本實施例中，優(yōu)選第二透明電極12與漏極72電連接，即其中第一透明電極11為公共電極(其還要與公共電極線電連接)，而第二透明電極12為像素電極。
[0150]此時，第二透明電極12優(yōu)選可與源極71、漏極72 —起均設在鈍化層5上，并直接與漏極72連接(還可與漏極72同步形成)。
[0151]優(yōu)選的，在鈍化層5上還覆蓋有平坦化層6。
[0152]當具有平坦化層6時，第二透明電極12優(yōu)選設于平坦化層6上，而源極71、漏極72仍可設于鈍化層5上，且第二透明電極12通過平坦化層6中的第一過孔與漏極72電連接。
[0153]優(yōu)選的，作為本實施例一種方式，如圖18所示，也可以是第一透明電極11通過鈍化層5中的第二過孔與漏極72電連接，即第一透明電極11為像素電極，而第二透明電極12為公共電極(其還要與公共電極線電連接)。
[0154]此時，優(yōu)選源極71、漏極72、第二透明電極12均位于鈍化層5上，但第二透明電極12不與漏極72連接。
[0155]當然，優(yōu)選的，本實施例的陣列基板中也可包括覆蓋鈍化層5的平坦化層6，當具有平坦化層6時，則源極71、漏極72優(yōu)選形成在鈍化層5上，而第二透明電極12優(yōu)選設在平坦化層6上。
[0156]當然，本實施例的陣列基板中還應包括公共電極線、數(shù)據(jù)線Data、配向膜等其他已知結(jié)構，在此不再詳細描述。
[0157]實施例5:
[0158]本實施例提供了一種液晶顯示裝置，其包括上述的陣列基板。所述液晶顯示裝置可以為:液晶顯示面板、電子紙、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。
[0159]本實施例的液晶顯示裝置包括上述陣列基板，故其制備工藝簡單、驅(qū)動性能好、透
過率高。
[0160]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內(nèi)的普通技術人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【權利要求】
1.一種陣列基板制備方法，其特征在于，包括: 步驟1:在基底上通過使用階梯曝光的構圖工藝形成包括柵線、柵極、柵絕緣層、半導體層、第一透明電極的圖形；其中，所述柵絕緣層不超出柵極和柵線上方； 步驟2:在完成前述步驟的基底上形成鈍化層，并在鈍化層中形成與半導體層相連的源極過孔和漏極過孔； 步驟3:在完成前述步驟的基底上通過構圖工藝形成包括源極、漏極的圖形，并通過構圖工藝形成包括第二透明電極的圖形；其中，所述源極、漏極分別通過源極過孔、漏極過孔與半導體層電連接。
2.根據(jù)權利要求1所述的陣列基板制備方法，其特征在于，所述步驟I具體包括: 步驟11、在基底上依次形成透明導電材料層、絕緣材料層、半導體材料層、光刻膠層； 步驟12、對光刻膠層階梯曝光并顯影，使柵極位置保留第一厚度的光刻膠層，柵線位置保留第二厚度的光刻膠層，第一透明電極位置保留第三厚度的光刻膠層，其余位置無光刻膠層，其中第一厚度大于第二厚度，第二厚度大于第三厚度； 步驟13、除去無光刻膠區(qū)域的半導體材料層、絕緣材料層、透明導電材料層； 步驟14、除去第三厚度的光刻膠層，使第一透明電極位置的半導體材料層暴露； 步驟15、除去第一透明電極位置的半導體材料層、絕緣材料層，形成第一透明電極的圖 形； 步驟16、除去厚度等于柵線位置剩余光刻膠層厚度的光刻膠層，使柵線位置的半導體層暴露； 步驟17、除去柵線位置的半導體材料層，形成柵線的圖形； 步驟18、除去剩余的光刻膠層，形成柵極、柵絕緣層、半導體層的圖形。
3.根據(jù)權利要求2所述的陣列基板制備方法，其特征在于，所述步驟17具體包括: 除去柵線位置的半導體材料層，并除去柵線位置的絕緣材料層，形成柵線的圖形。
4.根據(jù)權利要求2所述的陣列基板制備方法，其特征在于， 所述步驟11還包括:在透明導電材料層和絕緣材料層間形成柵金屬層； 所述步驟13還包括:除去無光刻膠區(qū)域的柵金屬層； 所述步驟15還包括:除去第一透明電極位置的柵金屬層。
5.根據(jù)權利要求1所述的陣列基板制備方法，其特征在于， 所述階梯曝光通過灰度掩膜板或半色調(diào)掩膜板實現(xiàn)。
6.根據(jù)權利要求1所述的陣列基板制備方法，其特征在于， 所述半導體層由金屬氧化物半導體材料制成。
7.根據(jù)權利要求1至6中任意一項所述的陣列基板制備方法，其特征在于， 所述第一透明電極為公共電極，所述第二透明電極為像素電極，與漏極電連接。
8.根據(jù)權利要求7所述的陣列基板制備方法，其特征在于， 所述源極、漏極、第二透明電極均形成在鈍化層上。
9.根據(jù)權利要求7所述的陣列基板制備方法，其特征在于， 所述源極、漏極形成在鈍化層上； 在形成源極、漏極和形成第二透明電極之間，還包括:形成平坦化層，并在平坦化層中形成與漏極相連的第一過孔；所述第二透明電極形成在平坦化層上，并通過第一過孔與漏極電連接。
10.根據(jù)權利要求1至6中任意一項所述的陣列基板制備方法，其特征在于， 所述第一透明電極與漏極電連接，為像素電極，所述第二透明電極為公共電極； 所述步驟2還包括:在鈍化層中形成與第一透明電極相連的第二過孔，所述漏極通過第二過孔與第一透明電極電連接。
11.根據(jù)權利要求10所述的陣列基板制備方法，其特征在于， 所述源極、漏極形成在鈍化層上； 在形成源極、漏極和形成第二透明電極之間，還包括:形成平坦化層； 所述第二透明電極形成在平坦化層上。
12.—種陣列基板，其包括柵極、柵線、柵絕緣層、半導體層、第一透明電極、第二透明電極、源極、漏極、鈍化層；其中 所述鈍化層覆蓋柵線、柵極、柵絕緣層、半導體層、第一透明電極； 所述第二透明電極位于鈍化層上方； 所述源極、漏極位于鈍化 層上方并分別通過鈍化層中的源極過孔、漏極過孔與半導體層電連接； 其特征在于， 所述柵極、柵線包括透明導電材料層； 所述柵絕緣層不超出柵極和柵線上方。
13.根據(jù)權利要求12所述的陣列基板，其特征在于， 所述柵絕緣層和半導體層圖形相同，且只位于柵極上方。
14.根據(jù)權利要求12所述的陣列基板，其特征在于， 所述柵極、柵線還包括位于透明導電材料層上的柵金屬層。
15.根據(jù)權利要求12所述的陣列基板，其特征在于， 所述半導體層由金屬氧化物半導體制成。
16.根據(jù)權利要求12至15中任意一項所述的陣列基板，其特征在于， 所述第二透明電極為像素電極，與漏極電連接，所述第一透明電極為公共電極。
17.根據(jù)權利要求16所述的陣列基板，其特征在于， 所述源極、漏極、第二透明電極設于鈍化層上。
18.根據(jù)權利要求12所述的陣列基板，其特征在于，還包括: 設于鈍化層上的平坦化層，所述源極、漏極設于鈍化層上，所述第二透明電極設于平坦化層上，并通過平坦化層中的第一過孔與漏極電連接。
19.根據(jù)權利要求12至15中任意一項所述的陣列基板，其特征在于， 所述第一透明電極通過鈍化層中的第二過孔與漏極電連接，所述第一透明電極為像素電極，所述第二透明電極為公共電極。
20.根據(jù)權利要求19所述的陣列基板，其特征在于，還包括: 設于鈍化層上的平坦化層，所述第二透明電極設于平坦化層上，所述源極、漏極設于鈍化層上。
21.一種液晶顯示裝置，其特征在于，包括: 如權利要求12至20中任意一項所述的陣列基板。
【文檔編號】H01L21/77GK103545252SQ201310452105
【公開日】2014年1月29日 申請日期:2013年9月27日 優(yōu)先權日:2013年9月27日
【發(fā)明者】劉圣烈, 崔承鎮(zhèn), 金熙哲, 宋泳錫 申請人:京東方科技集團股份有限公司