金屬溝渠減噪結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明涉及一種金屬溝渠減噪結(jié)構(gòu)及其形成方法，所述的金屬溝渠減噪結(jié)構(gòu)包含位于基材中的溝渠、位于溝渠內(nèi)壁上的絕緣層、覆蓋基材與絕緣層的層間介電層，和位于基材上穿過層間介電層而填滿溝渠的金屬層，其中，金屬層可以為接地或是浮置狀態(tài)。本發(fā)明金屬溝渠減噪結(jié)構(gòu)可以屏蔽或者迅速抽走在基材中耦合的噪聲干擾，從而用來避免敏感的訊號區(qū)遭受基材中耦合噪聲的干擾。
【專利說明】金屬溝渠減噪結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于一種金屬溝渠減噪結(jié)構(gòu)及其制造方法。尤有關(guān)于一種深金屬溝渠減噪結(jié)構(gòu)及其制造方法，用來避免敏感的訊號區(qū)遭受基材(substrate)中稱合(coupling)噪聲的干擾。
【背景技術(shù)】
[0002]一般說來，如圖11所示，半導(dǎo)體元件通常是位于基材10上不同元件區(qū)41的多種半導(dǎo)體元件40。視情況需要，元件區(qū)41可以包含各種電子元件，例如，不同的相鄰元件區(qū)41包含產(chǎn)生不同訊號種類的電子元件。舉例而言，不同的元件區(qū)41可以是數(shù)字電路元件區(qū)42、射頻電路元件區(qū)43、或是模擬電路元件區(qū)44。由于不同功能的元件區(qū)41會產(chǎn)生不同種類的訊號，這些訊號可能會藉由基材而彼此耦合，或是成為其他訊號的噪聲(noise)。
[0003]一般說來，不同功能的元件區(qū)41，對于噪聲會有不同的忍受程度。例如，數(shù)字電路元件區(qū)42會產(chǎn)生數(shù)字訊號。一方面，此數(shù)字訊號即使夾帶相當(dāng)程度的噪聲，依然不會影響此數(shù)字訊號的質(zhì)量。另一方面，無論是純粹的數(shù)字訊號本身，或是其相關(guān)噪聲，都有可能成為其它較為敏感訊號種類的噪聲。也就是說，數(shù)字訊號本身不怕噪聲，但是卻有可能成為其它較為敏感訊號種類的噪聲源。
[0004]但是對于模擬電路元件區(qū)44或是射頻電路元件區(qū)43而言，對于噪聲的忍受程度就比數(shù)字電路元件區(qū)42要低，特別是不同的射頻電路元件區(qū)43彼此也有可能會相互干擾。例如，當(dāng)相同頻率的不同射頻電路元件區(qū)43太過靠近時，彼此皆有可能成為對方的干擾噪聲。或是，當(dāng)高/低頻率的不同射頻電路元件區(qū)43太過靠近時，低頻率的射頻電路元件區(qū)有可能成為高頻率的射頻電路元件區(qū)的干擾噪聲。而不同的模擬電路元件區(qū)44彼此也可能會相互干擾。再加上芯片的元件密度不斷增加，不同的元件區(qū)彼此距離越來越近，干擾噪聲會越來越強(qiáng)烈，因此需要有新的方式，來盡量降低，甚至消除不同的元件區(qū)之間通過基材耦合的噪聲或是干擾，最好還能與目前的半導(dǎo)體制程兼容。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明于是提出一種金屬溝渠減噪結(jié)構(gòu)及其形成方法，用來抑制在基材(substrate)中耦合的噪聲干擾。本發(fā)明金屬溝渠減噪結(jié)構(gòu)，具有深入基材中、接地或是浮置的金屬樁(metal pillar),可以屏蔽或是迅速抽走在基材中稱合的噪聲干擾,例如來自數(shù)字區(qū)的噪聲，使得其他較為敏感地區(qū)的訊號，例如模擬區(qū)的訊號，不易被耦合或是干擾。
[0006]本發(fā)明首先提出一種金屬溝渠減噪結(jié)構(gòu)。本發(fā)明的金屬溝渠減噪結(jié)構(gòu)，包含基材、溝渠、絕緣層、層間介電層(Inter-Layer Dielectric Layer)與金屬層。溝渠位于基材之中，可以穿透或是僅穿入基材中。絕緣層位于溝渠內(nèi)壁之上，使得基材與金屬層絕緣。層間介電層覆蓋基材與絕緣層，但是暴露出溝渠。金屬層位于基材上、穿過層間介電層而填滿溝渠，其可以為第一層內(nèi)連線金屬層(Ml)。金屬層可以是接地(grounded)或是浮置(floating),而將在基材中稱合的噪聲迅速抽走(sucking),或是更完整屏蔽(shielding)其他較為敏感地區(qū)的訊號，避免在基材中稱合的異質(zhì)訊號(hetero signal)會干擾其他較為敏感地區(qū)的訊號。
[0007]換句話說，本發(fā)明公開的金屬溝渠減噪結(jié)構(gòu)包含:一基材；一溝渠，位于該基材中；一絕緣層，位于該溝渠內(nèi)壁上；一層間介電層，覆蓋該基材與該絕緣層；以及一金屬層，位于該基材上，穿過該層間介電層而填滿該溝渠，其中，該金屬層為接地與浮置其中一者。
[0008]其中，該溝渠穿過該基材成為一硅穿孔。
[0009]在本發(fā)明一實施方式中，該基材還包含:至少一元件區(qū)，其鄰近該溝渠；以及一淺溝渠隔離，以包圍該至少一元件區(qū)。[0010]較佳地，該至少一元件區(qū)包含一數(shù)字電路元件區(qū)、一模擬電路元件區(qū)、一仿造元件區(qū)以及一射頻電路元件區(qū)。
[0011]該溝渠的深度大于5微米，優(yōu)選地，溝渠的深度為30-100微米。
[0012]該金屬層汲取來自該至少一元件區(qū)的一噪聲。
[0013]對于該溝渠而言，該溝渠可以位于該仿造元件區(qū)中，并為該淺溝渠隔離所圍繞。或者，該溝渠穿過該淺溝渠隔離，并為該淺溝渠隔離所圍繞。或者，該溝渠共形地穿過該淺溝渠隔離，并為該淺溝渠隔離所圍繞。
[0014]本發(fā)明其次提出一種形成金屬溝渠減噪結(jié)構(gòu)的方法。首先，提供覆蓋有層間介電層之基材。其次，進(jìn)行鑲嵌制程。
[0015]此鑲嵌制程包含以下的步驟。首先，形成鑲嵌開口與溝渠，使得鑲嵌開口位于層間介電層中，而溝渠穿過層間介電層并穿入基材中。其次，在溝渠內(nèi)壁上形成絕緣層。然后，以金屬同時填滿鑲嵌開口與溝渠，使得鑲嵌開口成為鑲嵌結(jié)構(gòu)的一部分，而溝渠成為金屬溝渠減噪結(jié)構(gòu)。金屬溝渠減噪結(jié)構(gòu)可以為浮置。
[0016]在進(jìn)行該鑲嵌制程方法前，還包含:在該基材中形成一淺溝渠隔離；以及在該基材中形成至少一元件區(qū)，使得該淺溝渠隔離包圍該至少一元件區(qū)，其中，該至少一元件區(qū)包含一數(shù)字電路元件區(qū)、一模擬電路元件區(qū)、一仿造元件區(qū)以及一射頻電路元件區(qū)。
[0017]在一實施方式中，其中該溝渠較該至少一元件區(qū)為深。
[0018]在另一實施方式中，該金屬溝渠減噪結(jié)構(gòu)還包含形成一金屬間介電層，其位于該層間介電層上而覆蓋該層間介電層，其中該溝渠穿過該金屬間介電層與該層間介電層。
[0019]在又一實施方式中，該溝渠穿過該淺溝渠隔離，并為該淺溝渠隔離所圍繞。
[0020]在本發(fā)明一實施方式中，形成金屬溝渠減噪結(jié)構(gòu)的方法還包含將金屬溝渠減噪結(jié)構(gòu)與金屬布線(metal routing)電連接,使得金屬溝渠減噪結(jié)構(gòu)成為接地(grounded)。
【專利附圖】

【附圖說明】
[0021]圖1至圖7為本發(fā)明形成金屬溝渠減噪結(jié)構(gòu)的方法示意圖；
[0022]圖8為金屬溝渠減噪結(jié)構(gòu)穿過層間介電層，并穿入基材中；
[0023]圖9為金屬溝渠減噪結(jié)構(gòu)穿過金屬間介電層與層間介電層，并穿入基材中；
[0024]圖10將金屬溝渠減噪結(jié)構(gòu)轉(zhuǎn)換成為硅穿孔結(jié)構(gòu)；
[0025]圖11為位于基材上不同元件區(qū)的半導(dǎo)體元件。
[0026]【符號說明】[0027]10基材
[0028]12背面
[0029]20層間介電層
[0030]30淺溝渠隔離
[0031]40半導(dǎo)體元件
[0032]41元件區(qū)
[0033]42數(shù)字電路元件區(qū)
[0034]43射頻電路元件區(qū)
[0035]44模擬電路元件區(qū)
[0036]45仿造元件區(qū)
[0037]50金屬溝渠減噪結(jié)構(gòu)
[0038]51鑲嵌開口
[0039]52溝渠
[0040]53內(nèi)壁
[0041]54絕緣層
[0042]54A絕緣層
[0043]54B絕緣層
[0044]55金屬層
[0045]56橫向延伸部分
[0046]57垂直穿過部分
[0047]60金屬間介電層
[0048]61金屬布線
[0049]62外部電路
【具體實施方式】
[0050]本發(fā)明提供一種金屬溝渠減噪結(jié)構(gòu)及其制作方法。該金屬溝渠減噪結(jié)構(gòu)中的金屬層能深入基材里，形成接地或是浮置的金屬樁。該金屬樁可以完整屏蔽或是迅速抽走在基材中耦合的噪聲干擾，例如來自數(shù)字區(qū)的訊號，使得其他較為敏感地區(qū)的訊號，例如模擬區(qū)的訊號，不會因此被耦合或是干擾，而能有效保證個別訊號的純粹與干凈。
[0051]本發(fā)明首先提供一種形成金屬溝渠減噪結(jié)構(gòu)的方法。圖1至圖7為本發(fā)明形成金屬溝渠減噪結(jié)構(gòu)的方法示意圖。首先，如圖1所示，提供基材10。基材10可以是一種半導(dǎo)體基材,例如娃基底(silicon substrate)、嘉晶娃基板(epitaxial silicon substrate)、娃錯半導(dǎo)體基板(silicon germanium substrate)、碳化娃基板(silicon carbidesubstrate)或娃覆絕緣(silicon-on-1nsulator, SOI)基底,但并不限于此。通常會將基材10接地。另外，在基材10之中，還可以預(yù)先形成有用作為電性隔離用的數(shù)個淺溝渠隔離30與各種半導(dǎo)體元件40。淺溝渠隔離30用來隔離彼此相鄰的半導(dǎo)體元件40。形成淺溝渠隔離30的步驟，可以參考如下的方法。首先，使用硬屏蔽(圖未示)在基材10中蝕刻出多個用來形成淺溝渠隔離的溝渠(圖未示)。隨后，將絕緣材料(圖未示)填入先前所形成的溝渠(圖未示)中，并于平坦化移除多余的絕緣材料(圖未示)，最后再移除硬屏蔽(圖未示)而得到淺溝渠隔離30。
[0052]其次，如圖2所示，在基材10中完成淺溝渠隔離30后，又可以在基材10中形成視情況需要的半導(dǎo)體元件40，半導(dǎo)體元件40通常具有源極(圖未示)、漏極(圖未示)與柵極(圖未示)。半導(dǎo)體元件40通常是各種位于不同元件區(qū)41的半導(dǎo)體元件40。視情況需要，元件區(qū)41包含各種電子元件，較佳者，不同的元件區(qū)41包含產(chǎn)生不同訊號種類的電子元件。例如，不同的元件區(qū)41可以是數(shù)字電路元件區(qū)42、射頻電路元件區(qū)43、模擬電路元件區(qū)44或是仿造元件區(qū)45。
[0053]然后，在完成位于不同元件區(qū)41的半導(dǎo)體元件40后，如圖3所示，又使用層間介電層20來覆蓋基材10與完成的半導(dǎo)體元件40，使得基材10成為被層間介電層20覆蓋的基材10。層間介電層20通常是一種絕緣材料，例如含硅或是含氧的絕緣材料(例如USG或FSG) ο
[0054]繼續(xù)，如圖4所示，在層間介電層20與基材10中進(jìn)行鑲嵌(damascene)制程。此鑲嵌制程會得到深入基材10里的金屬樁，而得以完整屏蔽或是迅速抽走在基材10中耦合的噪聲。首先，如圖4所示，形成所需要的鑲嵌開口 51與溝渠52，使得鑲嵌開口 51位于層間介電層20中，而溝渠52則穿過層間介電層20并穿入基材10中。可以使用公知的方法來形成鑲嵌開口 51與溝渠52，例如可以使用光阻(圖未示)搭配微影與蝕刻制程，來形成鑲嵌開口 51與溝渠52。
[0055]較佳者，溝渠52的深度會盡量深入基材10中。在本發(fā)明一實施方式中，溝渠52較元件區(qū)41中至少一半導(dǎo)體元件40更深。例如，溝渠52的深度較元件區(qū)41中的任何半導(dǎo)體元件40都要深?；蚴?，溝渠52的深度至少大于5 μ m(微米)。較佳者，溝渠52的深度可以是30μπι-100μπι左右。另外，溝渠52的寬度可以是3 μ m-10 μ m左右。通常而言，溝渠52的寬度可以影響溝渠52的深度。例如，溝渠52的寬度越大，就容易得到深度越大的溝渠52。較佳者，溝渠52的深度可以是寬度的10倍左右。
[0056]另外，在本發(fā)明另一實施方式中，如圖5所示，溝渠52也可以穿過任何一個淺溝渠隔離30，例如介于元件區(qū)41間的淺溝渠隔離30，并為此淺溝渠隔離30所圍繞。較佳者，此淺溝渠隔離30旁緊鄰有較為敏感的元件區(qū)41，例如射頻電路元件區(qū)43或是模擬電路元件區(qū)44。在本發(fā)明又一實施方式中，如圖6所示,溝渠52也可以共形地(conformally)穿過淺溝渠隔離30，并為淺溝渠隔離30所圍繞。亦即溝渠52與淺溝渠隔離30的形狀具有大體上相同的輪廓，但溝渠52比淺溝渠隔離30深，淺溝渠隔離30比溝渠52窄而為其所圍繞。
[0057]還有，視情況需要，如圖4所示，溝渠52亦可以位于仿造元件區(qū)45中，并為淺溝渠隔離30所圍繞。由于目前要求位于基材10中的半導(dǎo)體元件40的元件密度越高越好，所以，一般的元件區(qū)不見得有足夠的空間能夠容納本發(fā)明的金屬溝渠減噪結(jié)構(gòu)50。因此，本發(fā)明亦不排除將溝渠52安排于仿造元件區(qū)45中，例如，用于仿造圖案(dummy pattern)的仿造元件區(qū)45中，就可以節(jié)省基材10中容納半導(dǎo)體元件40的面積。其中，仿造圖案用于填補元件以增加元件密度或使元件相鄰的環(huán)境對稱。
[0058]再來,如圖7所示,又在溝渠52的內(nèi)壁53上形成絕緣層54。絕緣層54可以是任何與基材10兼容的絕緣材料，例如氧化硅，而可能具有不同的形狀。例如，視情況需要，可以使用氧化法氧化含硅基材10，而得到位在溝渠52的內(nèi)壁53上的絕緣層54A?；蚴?，使用沉積法，例如電衆(zhòng)強(qiáng)化化學(xué)氣相沉積(F1ECVD,Plasma Enhanced Chemical Vapor Deposition,又稱等離子體增強(qiáng)化學(xué)氣相沉積法)，而得到位在溝渠52的內(nèi)壁53上的絕緣層54B。然而，無論是絕緣層54A或是絕緣層54B，都是絕緣層54的一種范例而已。
[0059]然后，如圖8所示，以金屬層55同時填滿鑲嵌開口 51與溝渠52，使得鑲嵌開口 51、溝渠52與金屬層55 —起成為金屬溝渠減噪結(jié)構(gòu)50。金屬層55可能是第一層內(nèi)連線金屬層Ml的一部分，而可以是任何金屬，較佳者為銅、鎢、或是鋁。導(dǎo)電金屬層55即適合用來排空來自至少一元件區(qū)41的噪聲。金屬溝渠減噪結(jié)構(gòu)50此時便成為深入基材50里的金屬樁，而得以完整屏蔽或是迅速抽走在基材10中耦合的噪聲。此時，如圖8所示，金屬溝渠減噪結(jié)構(gòu)50可以與第一層內(nèi)連線金屬層Ml同步形成，也就是金屬溝渠減噪結(jié)構(gòu)50與第一層內(nèi)連線金屬層Ml為一體成形(integratedly formed)者。如果第一層內(nèi)連線金屬層Ml沒有與外部電路(outer circuit)或電位電連接,金屬層55也不會與外部電路電連接,于是金屬溝渠減噪結(jié)構(gòu)50則為浮置狀態(tài)。
[0060]或是，如圖9所示，在完成層間介電層20的步驟后不進(jìn)行鑲嵌制造，而是繼續(xù)形成位于層間介電層20上的金屬間介電層60,而后才在金屬間介電層60與基材10中進(jìn)行前述的鑲嵌制程。此時，金屬間介電層60位于層間介電層20上而覆蓋層間介電層20。金屬間介電層60通常是一種絕緣材料，例如含硅或是含氧的絕緣材料(USG或FSG)。如此一來，鑲嵌制程也可以形成所需要的鑲嵌開口 51與溝渠52，使得鑲嵌開口 51位于金屬間介電層60中，而溝渠52則穿過金屬間介電層60與層間介電層20，并穿入基材10中?？梢允褂霉姆椒ㄐ纬设偳堕_口與溝渠，例如可以使用光阻(圖未示)搭配微影與蝕刻制程，來形成鑲嵌開口與溝渠。
[0061]如果在金屬間介電層60與基材10中進(jìn)行前述的鑲嵌制程，金屬溝渠減噪結(jié)構(gòu)50則可能會與第二層內(nèi)連線金屬層M2同步形成，也就是金屬溝渠減噪結(jié)構(gòu)50與第二層內(nèi)連線金屬層M2為一體成形者。通常第二層內(nèi)連線金屬層M2會與金屬布線(metal routing)61或是外部電路(outer circuit) 62電連接,所以，金屬層55也可以與金屬布線61或是外部電路62電連接，較佳地，使得金屬溝渠減噪結(jié)構(gòu)50成為接地狀態(tài)。一般說來，第二層內(nèi)連線金屬層M2中的內(nèi)連線通常會較第一層內(nèi)連線金屬層Ml中的內(nèi)連線為粗，更適合迅速抽走基材中耦合的異質(zhì)訊號，或是更完整屏蔽其他較為敏感地區(qū)的訊號。
[0062]在本發(fā)明一實施方式中，還可以進(jìn)一步將金屬溝渠減噪結(jié)構(gòu)50轉(zhuǎn)換成為硅穿孔(TSV，Through-Silicon Via)結(jié)構(gòu)。如圖10所示，在完成鑲嵌制程后繼續(xù)對基材10進(jìn)行薄化制程，而從背面12薄化基材10，使得溝渠50成為穿過基材10的通孔。當(dāng)金屬溝渠減噪結(jié)構(gòu)50的底部暴露在基材10的背面12時，金屬溝渠減噪結(jié)構(gòu)50即轉(zhuǎn)換成為硅穿孔結(jié)構(gòu)。
[0063]在經(jīng)過以上的步驟后，本發(fā)形成金屬溝渠減噪結(jié)構(gòu)的方法即得到一種金屬溝渠減噪結(jié)構(gòu)50。請參考圖8、圖9或圖10，本發(fā)明金屬溝渠減噪結(jié)構(gòu)50包含位于基材10中的元件區(qū)41、溝渠52、絕緣層54與金屬層55、還有位于基材10上的層間介電層20?；?0可以是一種半導(dǎo)體基材，例如娃基底、嘉晶娃基板、娃錯半導(dǎo)體基板、碳化娃基板或娃覆絕緣基底，但并不限于此。
[0064]在本發(fā)明中，位于基材10中的金屬溝渠減噪結(jié)構(gòu)50，可以另外被淺溝渠隔離30所圍繞。視情況需要，金屬溝渠減噪結(jié)構(gòu)50也可以穿過任何一個淺溝渠隔離30，例如穿過介于元件區(qū)41間的淺溝渠隔離30，并為該淺溝渠隔離30所圍繞。較佳者，該淺溝渠隔離30旁緊鄰有較為敏感的元件區(qū)40,例如射頻電路元件區(qū)43或是模擬電路元件區(qū)44。在本發(fā)明又一實施方式中，如圖6所示，溝渠52也可以共形地穿過淺溝渠隔離30，并為淺溝渠隔離30所圍繞。在本發(fā)明又一實施方式中，如圖9所示，金屬溝渠減噪結(jié)構(gòu)50也可以位于仿造元件區(qū)45，例如仿造圖案中，以節(jié)省基材10中的面積，并為淺溝渠隔離30所圍繞。
[0065]本發(fā)明的元件區(qū)41，可以包含不同的半導(dǎo)體元件40，使得淺溝渠隔離30包圍半導(dǎo)體元件40的至少一元件區(qū)41。視情況需要，元件區(qū)41包含各種電子元件，較佳者，不同的元件區(qū)41包含產(chǎn)生不同訊號種類的電子元件。例如，不同的元件區(qū)41可以是數(shù)字電路元件區(qū)42、射頻電路元件區(qū)43、模擬電路元件區(qū)44或是仿造元件區(qū)45。由于不同功能的元件區(qū)40會產(chǎn)生不同種類的訊號，這些訊號可能會彼此耦合，或者是成為其他訊號的噪聲。本發(fā)明所提供的金屬溝渠減噪結(jié)構(gòu)50，即可以盡量降低，甚至消除不同的元件區(qū)41之間彼此的耦合或是干擾。
[0066]本發(fā)明金屬溝渠減噪結(jié)構(gòu)50中的溝渠52會盡量深入到基材10中，甚至穿過基材10而成為通孔。層間介電層20則會覆蓋基材10與絕緣層54，但是暴露出溝渠52。在本發(fā)明一實施方式中，溝渠52較元件區(qū)41中至少一半導(dǎo)體元件40更深。例如，溝渠52的深度較元件區(qū)41中的任何半導(dǎo)體元件40都要深?；蚴?溝渠52的深度至少大于5μηι深。較佳者,溝渠52的深度可以是30μπι-100μπι左右。另外，溝渠52的寬度可以是3 μ m_10 μ m左右。通常而言，溝渠52的寬度可以影響溝渠52的深度。例如，溝渠52的寬度越大，就容易得到深度越大的溝渠52。較佳者，溝渠52的深度可以是寬度的10倍左右。溝渠52的深度越深，其越能降低或消除不同的元件區(qū)之間透過基材耦合的噪聲或是干擾。
[0067]當(dāng)本發(fā)明之金屬溝渠減噪結(jié)構(gòu)50的溝渠52穿過基材10而成為通孔時，本發(fā)明之金屬溝渠減噪結(jié)構(gòu)50即成為硅穿孔結(jié)構(gòu)。換句話說，如第10圖所繪示，本發(fā)明亦可以利用習(xí)知之硅穿孔結(jié)構(gòu)，較佳者為與第二層內(nèi)連線金屬層M2或是與第一層內(nèi)連線金屬層Ml —體成形之硅穿孔結(jié)構(gòu)，作為本發(fā)明之金屬溝渠減噪結(jié)構(gòu)50。
[0068]本發(fā)明金屬溝渠減噪結(jié)構(gòu)50中的絕緣層54系作為金屬層55與基材10之間的絕緣材料。絕緣層54可以是任何與基材10兼容的絕緣材料，例如氧化硅，而因為不同制程具有不同的形狀。例如，如圖7所示，使用氧化法氧化含硅基材10，而得到位在溝渠52的內(nèi)壁53上的絕緣層54A。或是，使用沉積法，例如電漿強(qiáng)化化學(xué)氣相沉積，而得到位在溝渠52的內(nèi)壁53上的絕緣層54B。然而,無論絕緣層54A或是絕緣層54B,都是絕緣層54的一種范例而已。金屬層55可以是任何金屬，較佳者為銅、鎢、鋁，金屬溝渠減噪結(jié)構(gòu)50的橫向延伸部分56與垂直穿過部分57可以共同形成L形或是T形。
[0069]本發(fā)明的金屬溝渠減噪結(jié)構(gòu)50可以僅穿過層間介電層20與基材10，或是更進(jìn)一步穿過位于層間介電層20之上的金屬間介電層60。如果金屬溝渠減噪結(jié)構(gòu)50僅穿過層間介電層20與基材10，如第8圖所繪示，金屬溝渠減噪結(jié)構(gòu)50中的金屬層55即可以與第一層內(nèi)連線金屬層Ml同步形成，也就是金屬層55與第一層內(nèi)連線金屬層Ml為一體成形者。如果金屬層55沒有與外部電路電連接，金屬溝渠減噪結(jié)構(gòu)50則為浮置狀態(tài)。
[0070]如果金屬溝渠減噪結(jié)構(gòu)50也可以更穿過金屬間介電層60，如第9圖所繪示，金屬溝渠減噪結(jié)構(gòu)50則可以與第二層內(nèi)連線金屬層M2同步形成，也就是金屬層55與第二層內(nèi)連線金屬層M2為一體成形。通常第二層內(nèi)連線金屬層M2會與金屬布線61或是外部電路62電連接，所以金屬層55也可以與金屬布線61或是外部電路62電連接，使得金屬溝渠減噪結(jié)構(gòu)50成為接地狀態(tài)。一般說來，第二層內(nèi)連線金屬層M2中之內(nèi)連線較第一層內(nèi)連線金屬層Ml中之內(nèi)連線為粗，更適合迅速抽走基材中耦合的異質(zhì)訊號，或是更完整屏蔽其他較為敏感地區(qū)的訊號。另一方面，接地狀態(tài)比浮置狀態(tài)更適合應(yīng)付較大量的噪聲或是噪音。
[0071]除非特別說明，本申請(包括權(quán)利要求書)中出現(xiàn)的“一”，并不意味著“一個或僅僅一個”，而可以是“一個或多個”。
[0072]以上介紹了本發(fā)明的【具體實施方式】，本發(fā)明不受上述【具體實施方式】的限制，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種金屬溝渠減噪結(jié)構(gòu)，包含: 一基材； 一溝渠，位于該基材中； 一絕緣層，位于該溝渠內(nèi)壁上； 一層間介電層，覆蓋該基材與該絕緣層；以及 一金屬層，位于該基材上，穿過該層間介電層而填滿該溝渠，其中，該金屬層為接地與浮置其中一者。
2.如權(quán)利要求1所述的金屬溝渠減噪結(jié)構(gòu)，還包含: 一金屬間介電層，位于該層間介電層上而覆蓋該層間介電層，其中該金屬層位于該金屬間介電層中，而穿過該層間介電層。
3.如權(quán)利要求1或2所述的金屬溝渠減噪結(jié)構(gòu)，其中該基材還包含: 至少一元件區(qū)，其鄰近該溝渠；以及 一淺溝渠隔離，以包圍該至少一元件區(qū)。
4.如權(quán)利要求3所述的金屬溝渠減噪結(jié)構(gòu)，其中該至少一元件區(qū)包含一數(shù)字電路元件區(qū)、一模擬電路元件區(qū)、一仿造元件區(qū)以及一射頻電路元件區(qū)。
5.如權(quán)利要求3或4所述的金屬溝渠減噪結(jié)構(gòu)，其中該溝渠的深度大于5微米，優(yōu)選地，溝渠的深度為30-100微米。
6.如權(quán)利要求3或4所述的金屬溝渠減噪結(jié)構(gòu)，其中該金屬層汲取來自該至少一元件區(qū)的一噪聲。
7.如權(quán)利要求3或4所述的金屬溝渠減噪結(jié)構(gòu)，該溝渠位于該仿造元件區(qū)中，并為該淺溝渠隔離所圍繞。
8.如權(quán)利要求3或4所述的金屬溝渠減噪結(jié)構(gòu)，其中該溝渠穿過該淺溝渠隔離并為該淺溝渠隔離所圍繞。
9.如權(quán)利要求8所述的金屬溝渠減噪結(jié)構(gòu)，其中該溝渠共形地穿過該淺溝渠隔離并為該淺溝渠隔離所圍繞。
10.如權(quán)利要求1所述的金屬溝渠減噪結(jié)構(gòu)，其中該溝渠穿過該基材而成為一硅穿孔。
11.一種形成金屬溝渠減噪結(jié)構(gòu)的方法，包含: 提供覆蓋一層間介電層的一基材； 進(jìn)行一鑲嵌制程，其包含: 形成一鑲嵌開口與一溝渠，使得該鑲嵌開口位于該層間介電層中，而該溝渠穿過該層間介電層并穿入該基材中； 在該溝渠內(nèi)壁上形成一絕緣層；以及 以一金屬同時填滿該鑲嵌開口與該溝渠，使得該鑲嵌開口成為一鑲嵌結(jié)構(gòu)的一部分，而該溝渠成為一金屬溝渠減噪結(jié)構(gòu)，其中該金屬溝渠減噪結(jié)構(gòu)為浮置。
12.如權(quán)利要求11所述形成金屬溝渠減噪結(jié)構(gòu)的方法，還包含: 將該金屬溝渠減噪結(jié)構(gòu)與一金屬布線電連接，使得該金屬溝渠減噪結(jié)構(gòu)接地。
13.如權(quán)利要求11所述形成金屬溝渠減噪結(jié)構(gòu)的方法，其中在進(jìn)行該鑲嵌制程前，還包含: 在該基材中形成一淺溝渠隔離；以及在該基材中形成至少一元件區(qū)，使得該淺溝渠隔離包圍該至少一元件區(qū)，其中，該至少一元件區(qū)包含一數(shù)字電路元件區(qū)、一模擬電路元件區(qū)、一仿造元件區(qū)以及一射頻電路元件區(qū)。
14.如權(quán)利要求13所述形成金屬溝渠減噪結(jié)構(gòu)的方法，其中該溝渠較該至少一元件區(qū)為深。
15.如權(quán)利要求13所述形成金屬溝渠減噪結(jié)構(gòu)的方法，還包含:形成一金屬間介電層，其位于該層間介電層上而覆蓋該層間介電層，其中該溝渠穿過該金屬間介電層與該層間介電層。
16.如權(quán)利要求13所述形成金屬溝渠減噪結(jié)構(gòu)的方法，其中該溝渠穿過該淺溝渠隔離，并為該淺溝渠隔離所圍繞。
【文檔編號】H01L23/552GK103579200SQ201310435058
【公開日】2014年2月12日 申請日期:2013年9月23日 優(yōu)先權(quán)日:2013年9月23日
【發(fā)明者】葉達(dá)勛 申請人:瑞昱半導(dǎo)體股份有限公司