具有通孔的功能性玻璃處理晶片的制作方法
【專利摘要】本發(fā)明涉及具有通孔的功能性玻璃處理晶片。公開了具有電貫穿連接的復合布線電路及其制造方法。所述復合布線電路包括具有第一導電通孔的玻璃。所述第一導電通孔從所述玻璃層的頂面通到所述玻璃層的底面。所述復合布線電路還包括具有第二導電通孔的插入層。所述第二導電通孔從所述插入層的頂面通到所述插入層的底面。所述第二導電通孔被電耦合到所述第一導電通孔。
【專利說明】具有通孔的功能性玻璃處理晶片
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路載體,更具體地,涉及具有通孔(through via)的功能性玻璃處理晶片。
【背景技術(shù)】
[0002]在半導體芯片的封裝中，典型地使用有機層壓襯底，該有機層壓襯底將硅管芯上的精細間距(fine pitch)(典型地0.15到0.2mm)C4焊料凸起(solder bump)散開成更大間距(典型地1.0到1.2mm) BGA (球柵陣列)或LGA (連接盤柵格陣列,land grid array)連接。對于BGA，通過對焊球進行回流以形成永久連接來將芯片封裝體附接到印刷電路板上,而LGA型插入物(interposer)在芯片封裝體在印刷電路板(PCB)上能夠容易地被拆除并且更換的地方提供連接。C4的間距限制了能夠被提供給芯片的輸入/輸出信號(即I/O)的量。注意，功率輸出典型地需要C4的相當大的部分。芯片與其所附接到的封裝襯底之間的最小C4間距是芯片與襯底之間的熱膨脹系數(shù)(TCE)之差以及芯片尺寸的函數(shù)。如果TCE不同，則熱循環(huán)在芯片與襯底之間的C4連接處導致應(yīng)力。通常也比較高的較大間距C4能夠在故障之前減輕較大的應(yīng)變。
[0003]一種最近開發(fā)出來的增加芯片的I/O關(guān)斷(I/O off)的方法是使用硅載體或插入物，所述硅載體或插入物被放置在芯片和層壓襯底之間，并且提供到芯片的精細間距微凸起(bump)連接與到層壓襯底的較大間距C4連接之間的空間形變。由于芯片和載體二者都由硅制成，因此由于沒有TCE差異，可以使用精細間距微凸起。
[0004]常規(guī)硅載體的使用和組裝可以包括使用聚合物層將硅晶片接合到玻璃處理晶片(handler wafer)。在劃片之后,娃載體于是被放置在封裝襯底上,使得C4與對應(yīng)的襯墊對準并且被回流以形成穿過C4的電連接，所述封裝襯底典型地是有機層壓的但也可以是多層陶瓷。然后典型地使用激光釋放工藝(laser release process)去除玻璃處理晶片部分，所述激光釋放工藝燒蝕/蒸發(fā)娃載體與玻璃處理物(handler)之間的聚合物粘合劑。在適當?shù)那鍧嵑捅砻嫣幚碇?，然后使用微凸起將所?一個或多個)芯片連接到硅載體，并且將底部填充(underfill)材料施加到C4和微凸起層二者，并且固化該底部填充材料。諸如在將芯片與微凸起附接之前對Si載體進行底部填充的備選組裝順序也是可能的。

【發(fā)明內(nèi)容】

[0005]盡管使用硅載體有很多顯著的優(yōu)點，但是由于需要附接到臨時玻璃處理晶片以允許處理所述載體的背面，該制造工藝復雜。此外，Si載體薄(20-150微米)，并且由于Si載體的薄脆的性質(zhì)以及熱膨脹系數(shù)失配應(yīng)力，大的Si載體通常不能通過C4焊球而被附接到有機層壓襯底。
[0006]因此，本發(fā)明的一個示例性方面是一種具有電貫穿連接(electrical throughconnection)的復合布線電路。所述復合布線電路包括具有第一導電通孔的玻璃層。所述第一導電通孔從所述玻璃層的頂面通到所述玻璃層的底面。所述復合布線電路還包括具有第二導電通孔的插入層(interposer layer)。所述第二導電通孔從所述插入層的頂面通到所述插入層的底面。所述第二導電通孔被電耦合到所述第一導電通孔。
【專利附圖】

【附圖說明】
[0007]在說明書的結(jié)尾處的權(quán)利要求中特別指出并且清楚地要求保護被認為是本發(fā)明的主題。從以下結(jié)合附圖給出的詳細描述，本發(fā)明的前述及其它目的、特征和優(yōu)點是顯而易見的，在附圖中:
[0008]圖1示出了根據(jù)本發(fā)明的一個實施例的具有電貫穿連接的復合布線電路。
[0009]圖2示出了本發(fā)明的一個實施例，其中玻璃層和插入層通過第一耦合層而被電耦
合在一起。
[0010]圖3示出了本發(fā)明的一個實施例，其中復合布線電路包括第一再分布布線層。
[0011]圖4示出了本發(fā)明的一個實施例，其中復合布線電路還包括無源電器件。
[0012]圖5示出了本發(fā)明的一個實施例，其中復合布線電路附接到層壓襯底。
[0013]圖6示出了根據(jù)本發(fā)明的一個實施例形成復合布線電路的方法。
[0014]圖7示出了根據(jù)本發(fā)明的一個實施例的其上形成有第二金屬過孔(via)的插入晶片。
[0015]圖8示出了根據(jù)本發(fā)明的一個實施例的具有蝕刻出的腔的處理晶片。
[0016]圖9示出了根據(jù)本發(fā)明的一個實施例的具有第一金屬過孔和球限制金屬襯墊以及耦合層的處理晶片。
[0017]圖10示例出根據(jù)本發(fā)明的一個實施例的接合到插入晶片的處理晶片。
[0018]圖11示出了根據(jù)本發(fā)明的一個實施例的、組裝到具有電耦合到微凸起的過孔的處理晶片的減薄的娃晶片。
[0019]圖12示出了根據(jù)本發(fā)明的一個實施例在研磨之后附接有減薄的硅晶片的處理晶片，其中暴露的第二金屬過孔被電耦合到焊球。
[0020]圖13示出了根據(jù)本發(fā)明的一個實施例的附接到封裝襯底的復合布線電路?！揪唧w實施方式】
[0021]參考本發(fā)明的實施例描述本發(fā)明。貫穿本發(fā)明的說明書，參考圖1-13。當提及圖時，貫穿圖中示出的相似的結(jié)構(gòu)和元件用相似的附圖標記指示。
[0022]圖1示出了根據(jù)本發(fā)明的一個實施例的具有電貫穿連接的復合布線電路102。該復合布線電路102包括具有第一導電通孔106的玻璃層104和具有第二導電通孔114的插入層(interposer layer) 112。在一個實施例中，使用標準娃晶片處理從娃(Si)晶片制造插入層112。玻璃層104在正作為晶片在背面被處理時為相對薄的插入層112提供機械支撐。
[0023]硅插入物包含穿硅過孔(thru silicon via, TSV)、再分布布線，并且典型地大于(一個或多個)芯片128,并且在某種程度上小于層壓襯底126。TSV 114和第一再分布布線124用于在復合布線電路的頂面上的微凸起130與復合布線電路的底面上的C4110之間形成電連接。由于硅BEOL類制程以及可用于Si載體和精細間距(20-150微米)微凸起的間隔設(shè)計規(guī)則，硅載體或插入物也可以用于在安裝于公共硅載體上的兩個或更多個芯片之間提供更大數(shù)量的輸入和輸出(I/O)信號，然后可被設(shè)置有常規(guī)封裝結(jié)構(gòu)。
[0024]一些制造工藝要求導致硅載體薄，在20到150微米厚的量級。在TSV形成步驟中，通常使用深反應(yīng)離子蝕刻(DRIE)來蝕刻縱橫比為約10:1或更小的溝槽和其它特征，并且期望將一個維度上的金屬填充特征的寬度限制為約四到八微米，以便在隨后的處理中使應(yīng)力最小。
[0025]玻璃層104中的第一導電通孔106從玻璃層的頂面通到玻璃層的底面。在一個實施例中，第一導電通孔106終止于C4焊料凸起110。例如可以通過與掩蔽材料相結(jié)合的噴砂處理(grit blasting)來形成第一導電通孔。在一個實施例中,所述通孔被銅填充。
[0026]插入層112中的第二導電通孔114從插入層的頂面通到插入層的底面。此外，第二導電通孔114通過位于Si載體112的頂面上的第一再分布布線(RDL)124而被電耦合到第一導電通孔106。第一導電通孔106和第二導電通孔114 二者都可被例如銅填充。注意，當通過將玻璃處理晶片與硅插入晶片接合到一起而形成復合布線電路102時，它們面對面或頂面對頂面地接合，這將在圖6-13中解釋。因此，復合布線電路102的頂面對應(yīng)于插入物的底部，并且復合布線電路102的底部對應(yīng)于玻璃處理物的底部。
[0027]復合布線電路102還可以包括諸如“0BAR”(凸起上施加的樹脂)晶片級底部填充材料的底部填充層120，所述底部填充層120在附接到玻璃層104之前被施加到形成插入物112的晶片。底部填充層120似于插入層112和玻璃層104之間。與插入層112和玻璃層104之間的電耦合裝置相結(jié)合，底部填充層120接合插入層的頂面與玻璃層的頂面。
[0028]圖2示出了本發(fā)明的一個實施例，其中玻璃層104和插入層112通過第一耦合層122 (此處也稱為焊料層)而被電耦合在一起。在該實施例中，第一耦合層122可以位于第一導電通孔106的頂面與第二導電通孔114的底面之間。注意，各種不起眼的冶金接合裝置是可能的，并且盡管描述為焊料，但是并不旨在限于焊料，而是也可以包括金屬間相形成、金-金或銅-銅熱壓接合、Au-Sn合金接合等等。
[0029]在本發(fā)明的一個實施例中，第一導電通孔106具有第一擴散阻擋物(barrier)202。第一擴散阻擋物202由第一導電通孔106的頂面承載。第二導電通孔114通過再分布布線層124而被連接到由第一再分布布線層124的底面承載的第二擴散阻擋物204。
[0030]第一擴散阻擋物202電稱合到第一導電通孔106的頂面。第一稱合層122電f禹合到第一擴散阻擋物202的頂面以及第二擴散阻擋物204的底面。
[0031]第二擴散阻擋物204的底面還通過再分布布線層124而被電耦合到第二導電通孔114的底面。在本發(fā)明的一個實施例中，第一擴散阻擋物202和第二擴散阻擋物204可以包括球限制金屬襯墊(ball limiting metallurgy pad)并且由這樣的材料形成:所述材料被焊料“濕潤”且用于減少或防止通孔或再分布布線層的金屬(metalIurgy )與用于玻璃處理晶片和硅插入物之間的電連接的焊料或其它材料之間的不期望的反應(yīng)。
[0032]圖3示出了本發(fā)明的一個實施例，其中復合布線電路102包括第一再分布布線層302。第一再分布布線層302可以由硅插入層112的頂面承載，硅插入層112被描述為在組裝之后面對玻璃處理物。第一再分布布線層302使用耦合層122將第一導電通孔106與第二導電通孔114耦合在一起。在本發(fā)明的一個實施例中，復合布線電路102包括由插入層112的底面承載的第二再分布布線層304，該插入層112在插入晶片和處理晶片的組裝和處理之后位于該復合布線電路的頂面上。[0033]如圖3所示，第一導電通孔106可以具有與第二導電通孔114不同的間距。在本發(fā)明的一個實施例中，第一導電通孔106具有第一間距306，而第二導電通孔114具有第二間距308。第一間距306可以大于第二間距308。為了使應(yīng)力最小并且提高產(chǎn)率，期望玻璃處理晶片與硅插入晶片之間的耦合接合點的間距盡可能大。這可以通過如下最佳地實現(xiàn):使第一再分布布線層位于硅插入物的頂面上，以便焊料接合點的間距可以增大并且RDL處理可以在減薄之前在晶片上發(fā)生。
[0034]圖4示出了本發(fā)明的一個實施例，其中復合布線電路102還包括無源電器件402。無源電器件402由玻璃層104承載。無源電器件402可被電耦合到導電通孔106或114中的一個或多個。在一個實施例中，無源電器件402是電感器。
[0035]本發(fā)明的一個實施例可以包括具有多個第一再分布布線層302的復合布線電路102。在所述多個第一再分布布線層302中，第一再分布布線層302中的至少一個被電I禹合到第一導電通孔106中的至少一個以及第二導電通孔114中的至少一個。該實施例還可以包括電介質(zhì)層406。電介質(zhì)層406用于在所述多個第一再分布布線層之間電絕緣每個第一再分布布線層302。
[0036]本發(fā)明的一個實施例包括具有第二再分布布線層304的復合布線電路102。第二再分布布線層304被電耦合到由第二再分布布線層304承載的集成電路408，所述第二再分布布線層304位于該復合布線電路的頂面或者插入層112的底部。在本發(fā)明的一個實施例中，集成電路408通過第二再分布布線層304而被電耦合到第二導電通孔114中的至少一個。
[0037]圖5示出了本發(fā)明的一個實施例，其中復合布線電路102由層壓襯底502承載。該層壓襯底可以是有芯的或無芯的、有機的或陶瓷的，并且可以包含多個層(芯和裝配層(buildup layer))。在一個實施例中，復合布線電路102也可以包括第二f禹合層504。第二率禹合層504可以將復合布線電路102和層壓襯底502電稱合到一起。例如，第二稱合層504被回流到設(shè)置于襯底502上的襯墊。在另一個實施例中，復合布線電路102還可以包括第二底部填充層508。第二底部填充層508和第二耦合層504可以接合復合布線電路102和層壓襯底502。
[0038]在本發(fā)明的一個實施例中，復合布線電路102包括第二再分布布線層304以及一個或多個集成電路芯片。第二再分布布線層304電耦合到第二導電通孔114中的至少一個以及集成電路。復合布線電路102還可以包括第三耦合層506。如果沒有第二再分布布線層304，則該第三耦合層506被直接電耦合到集成電路芯片和第二導電通孔114 ;或者，如果存在第二再分布布線層304，則該第三耦合層506通過第二再分布布線層304而被電耦合到集成電路芯片和第二導電通孔114。復合布線電路102還可以包括用于接合集成電路與插入層并且保護焊料接合點的第三底部填充層510。
[0039]在本發(fā)明的一個實施例中，復合布線電路102包括第一集成電路512和第二集成電路514。集成電路512和514 二者都可以由插入層112承載。插入層112上的第二再分布布線層304可以用于電稱合第一集成電路512和第二集成電路514。
[0040]圖6示出了根據(jù)本發(fā)明的一個實施例形成復合布線電路的方法。該方法包括蝕刻步驟602。在蝕刻步驟602期間，蝕刻插入晶片(此處也稱為硅晶片)的頂面以形成第二腔。在一個實施例中，蝕刻出的腔(etched cavity)是不延伸穿過插入晶片的底部的盲孔(blind via)?？梢允褂肈RIE在期望TSV的位置中在晶片內(nèi)蝕刻出所述腔。然后對晶片進行熱氧化以在所述腔的所有表面上產(chǎn)生電絕緣層。在完成蝕刻步驟602之后，該方法繼續(xù)到形成步驟604。
[0041]在形成步驟604，在插入晶片的第二腔中形成第二金屬過孔。圖7示出了其上形成有第二金屬過孔704的插入晶片702。例如，可以用金屬(通常為鎢或銅)填充所述腔，并且使用化學機械拋光來去除覆蓋層(overburden)，即腔之間的晶片表面上的過量金屬。使用典型的硅晶片后段制程(BEOL)處理，可以形成連接到填充了金屬的腔并且位于填充了金屬的腔上方的再分布布線。如果期望，可以在適當?shù)难趸韬偷鑼佑糜诒Ｗo銅線之處在晶片上建立多個再分布布線層級(level)。所形成的最后金屬層由球限制金屬(BLM)襯墊構(gòu)成，微焊料凸起隨后可以附接到該球限制金屬襯墊(見圖3)。這些典型地具有薄的Au層，以便提供這樣的表面:所述表面能夠被焊接到隨后將附接的玻璃處理晶片并且被圖案化以與所述玻璃處理晶片的焊料圖案相匹配。在完成形成步驟604之后，該方法繼續(xù)到蝕刻步驟 606。
[0042]在蝕刻步驟606，蝕刻處理晶片(此處也稱為玻璃晶片或玻璃處理晶片)的頂面以在該處理晶片中形成第一腔。圖8示出了具有蝕刻出的腔804的處理晶片802。處理晶片可以具有與起始硅晶片(?0.75mm厚)近似相同的厚度，并且是圓形的，具有與層壓于其上的硅晶片相同的標稱直徑。
[0043]本領(lǐng)域技術(shù)人員將理解，在插入晶片和處理晶片中形成過孔可以同時進行或者以不同的順序進行。因此，上面討論的順序不應(yīng)當被認為限制所要求保護的發(fā)明的范圍。
[0044]在一個實施例中，蝕刻出的腔是不延伸穿過處理晶片的底部的盲孔。存在多種在玻璃晶片中蝕刻孔的可能方法，所述方法包括但不限于:使用掩模的噴砂處理、使用掩模的干法蝕刻、使用掩模的濕法蝕刻、機械鉆孔、激光鉆孔、激光或UV曝光增強的玻璃蝕刻、微水射流蝕刻、熱壓花法、聲頻擾動增強的濕法蝕刻或激光誘導的背面濕法蝕刻。
[0045]在一個實施例中，在將干膜抗蝕劑用于限定待蝕刻區(qū)域的情況下執(zhí)行噴砂處理。使用這種工藝，側(cè)壁角為約15度，并且2:1或3:1縱橫比孔是可能的。例如，所述孔的間距可以為300-400微米，所述孔具有約200微米的頂部直徑以及約500微米的深度。所述盲孔可以是錐形的，但是對于某些其它孔制造方法，側(cè)壁將是垂直或接近垂直的。然后可以執(zhí)行濕法蝕刻步驟以去除凹陷中的玻璃損壞區(qū)域，并且去除諸如低壓化學氣相沉積(LPVCD)氮化硅的薄壓縮層，或者執(zhí)行化學/熱處理以產(chǎn)生壓縮層從而加固玻璃。一旦完成了蝕刻步驟606，該方法繼續(xù)到形成步驟608。
[0046]在形成步驟608，在處理晶片的第一腔中形成第一金屬過孔以金屬化處理(玻璃)晶片。該形成步驟可以包括通過濺射來沉積諸如Ta、Ta(N)或Cu的毯覆式阻擋/籽層，并且然后鍍銅以填充盲腔。此時，可以通過化學機械拋光(CMP)或使用光刻步驟去除過量的銅，所述過量的銅可以被濕法蝕刻以形成再分布布線層(RDL)。替代的工藝可以是在阻擋/籽層沉積之后施加光刻掩模、以及鍍敷以填充盲腔，并且可選地同時形成線。在一個實施例中，用銅填充第一金屬過孔。然后使用絕緣材料平面化銅線。
[0047]在步驟612，在第一金屬過孔上方沉積球限制金屬和用于接合的焊料。圖9示出了具有第一金屬過孔902、球限制金屬層904和用于接合的焊料層906的處理晶片802。如果存在再分布布線層，則在鈍化層中打開最后的過孔之后，通過使用遮擋掩模、或者通過濺射籽層、光刻掩蔽、鍍敷并且然后從場區(qū)域去除籽層，沉積諸如Ni/Au的球限制金屬層。如果需要用于接合的焊料，則所述焊料可以在BLM層之后被鍍敷，或者隨后通過注模焊料或其它類似技術(shù)被沉積。
[0048]注意，玻璃中凹陷的腔的間距的尺寸介于芯片區(qū)域陣列連接與封裝到板的BGA或LGA連接中間；并且，功能性玻璃處理晶片與硅載體晶片之間的凸起、焊料接合點、或其它電接合方法，在功能性玻璃處理晶片上不存在RDL時為相同的間距，或者在功能性玻璃處理晶片上存在一個或多個再分布層時接近相同的間距。如果在兩個晶片之間使用焊料凸起、或球類型的連接，則它們可被制造在任一晶片上。在這種情況下，假設(shè)焊料凸起制造在功能性玻璃處理晶片上。
[0049]應(yīng)當理解，如上所述的處理晶片和插入晶片的處理可以同時進行或者以相反的順序進行，而不脫離本發(fā)明的精神和范圍。在可選的設(shè)計變型中，用于在玻璃襯底上制造金屬填充的凹陷和/或再分布布線層的步驟可以用于構(gòu)建難以集成到硅晶片中的諸如電感器的無源電器件。一旦完成了步驟612，該方法繼續(xù)到接合步驟614。
[0050]在接合步驟614，將第一金屬過孔電耦合到第二過孔。第一金屬過孔與第二金屬過孔的電耦合包括通過第一再分布布線層將第一金屬過孔電連接到第二金屬過孔。該步驟也可以包括將處理晶片接合到插入晶片。圖10示例出接合到插入晶片702的處理晶片802。注意，它們面對面地或者頂面對頂面地接合。
[0051]在將這兩個晶片接合在一起之前，可以向具有凸起的晶片施加“0BAR”(凸起上施加的樹脂)晶片級底部填充材料。然后對準晶片，以便凸起、焊料接合點或其它電接合裝置在包含金屬填充的凹陷的功能性玻璃處理晶片的頂面與包含金屬填充的凹陷的硅載體/插入晶片的頂面上的匹配BLM襯墊之間對準，并且施加熱和壓力以在它們之間形成電連接并且固化OBAR材料。注意，這是在全厚度硅載體到玻璃晶片的情況下的晶片到晶片接合工藝，其中盲孔或金屬填充的凹陷朝向這兩個晶片上的結(jié)構(gòu)的中心。
[0052]在完成了接合步驟614之后，將插入晶片的頂面與處理晶片的頂面接合以形成復合布線晶片。然后該方法繼續(xù)到研磨步驟616。
[0053]在研磨步驟616，復合布線晶片的頂面被研磨，使得第二金屬過孔在該復合布線晶片的頂面處暴露。該步驟可以包括研磨/拋光硅晶片的背面以暴露金屬填充的凹陷。可以使用RIE與拋光的組合來暴露將變成TSV的金屬填充的腔。在平面化之后，使用選擇性干法蝕刻來使硅凹陷，沉積絕緣膜，并且然后使用化學機械拋光來從TVS的頂面去除絕緣體。此外，可以在與TSV對準的減薄的硅晶片的背面上形成BLM微凸起接合襯墊。
[0054]如果需要，可以在構(gòu)建BLM襯墊之前使用BEOL型工藝在減薄的硅晶片的背面上形成另外的再分布層。圖11示出了減薄的硅晶片702，其具有電耦合到微凸起B(yǎng)LM襯墊1102的過孔704。在這一點，可以在BLM襯墊之上沉積可選的諸如聚酰亞胺的保護層，以在隨后的處理期間保護它們。在完成研磨步驟616之后，該方法繼續(xù)到研磨步驟618。
[0055]在研磨步驟618，處理晶片被研磨，使得第一金屬過孔在處理晶片的底面處暴露。處理晶片的底面對應(yīng)于復合布線晶片的底面。該步驟可以包括研磨和/或拋光玻璃晶片的背面以暴露金屬填充的凹陷，并且然后沉積BLM金屬疊層和焊料凸起以用于接合到封裝襯底。圖12示出了在研磨之后的處理晶片802，其中暴露的第一金屬過孔902被電耦合到焊球1202。在完成研磨步驟618之后，該方法繼續(xù)到切片步驟620。[0056]在切片步驟620，復合布線晶片被切片以形成至少一個復合布線電路。所述復合布線電路包括處理層和插入層。
[0057]在完成切片步驟620之后，該方法繼續(xù)到附接步驟622。接下來，在步驟622中，將復合布線電路與封裝襯底對準并且放置在封裝襯底上，使得對應(yīng)的凸起或焊球與正確的襯墊對準，并且然后被回流以形成電連接。圖13示出了附接到封裝襯底1304上的復合布線電路1302。在完成附接步驟622之后，該方法繼續(xù)到耦合步驟624。然后對布線電路1302進行底部填充，并且然后去除硅載體上的任何保護層，在適當?shù)那鍧嵑捅砻嫣幚碇?，?一個或多個)芯片進行對準、放置、回流和底部填充。
[0058]在耦合步驟624，附接的集成電路被電耦合到復合布線電路。如上所述，集成電路和復合布線電路可以通過第二再分布布線層電耦合。在圖1中示出了完成的結(jié)構(gòu)。
[0059]通過用包含導電通孔的玻璃晶片代替臨時玻璃處理晶片，復合玻璃和Si載體的最終厚度和硬度(stiffness)可以增加。此外，焊料凸起間距或到層壓襯底的高度可以增力口。這減小了應(yīng)力，并且可以使用厚的金屬來在玻璃中制造電感器。
[0060]已經(jīng)為了示例的目的給出了度本發(fā)明的各種實施例的描述，但是所述描述并不旨在窮舉的或者限于所公開的實施例。在不脫離所描述的實施例的范圍和精神的情況下，對于本領(lǐng)域普通技術(shù)人員而言，很多修改和變型是顯而易見的。本文中使用的術(shù)語被選擇為最佳地解釋實施例的原理、實踐應(yīng)用或相比于市場上發(fā)現(xiàn)的技術(shù)的技術(shù)改進，或者使得本領(lǐng)域普通技術(shù)人員能夠理解本文中公開的實施例。
【權(quán)利要求】
1.一種具有電貫穿連接的復合布線電路，所述復合布線電路包括: 具有第一導電通孔的玻璃層，所述第一導電通孔從所述玻璃層的頂面通到所述玻璃層的底面；以及 具有第二導電通孔的插入層，所述第二導電通孔從所述插入層的頂面通到所述插入層的底面，其中，所述第二導電通孔被電耦合到所述第一導電通孔。
2.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:第一再分布布線層，其由面對所述玻璃層的所述硅層的頂面承載，所述第一再分布布線層電耦合所述第一導電通孔與所述第二導電通孔。
3.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:多個第一再分布布線層，其中，所述第一再分布布線層中的至少一個被電耦合到所述第一導電通孔中的至少一個以及所述第二導電通孔中的至少一個。
4.根據(jù)權(quán)利要求3所述的復合布線電路，還包括:電介質(zhì)層，所述電介質(zhì)層將每個第一再分布布線層電絕緣。
5.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:第二再分布布線層，其由背離所述玻璃層的所述插入層的底面承載，所述第二再分布布線層被電耦合到由所述插入層的頂面承載的集成電路。
6.根據(jù)權(quán)利要求5所述的復合布線電路，其中，所述集成電路被電耦合到所述第二導電通孔中的至少一個。
7.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:第一耦合層，其中所述第一耦合層電耦合所述第一導電通孔的頂面與所述第二導電通孔的底面。
8.根據(jù)權(quán)利要求7所述的復合布線電路，還包括:` 其中，所述第一導電通孔包括由所述第一導電通孔的頂面承載的第一擴散阻擋物，所述第一擴散阻擋物被電耦合到所述第一導電通孔的頂面，并且所述第一耦合層被電耦合到所述第一擴散阻擋物的頂面； 其中，所述第二導電通孔包括由所述第二導電通孔的底面承載的第二擴散阻擋物，所述第一耦合層被電耦合到所述第二擴散阻擋物的底面，并且所述第二擴散阻擋物的底面被電耦合到所述第二導電通孔的底面；并且 其中，所述第一擴散阻擋物和所述第二擴散阻擋物包括球限制金屬襯墊。
9.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:第一底部填充層，所述第一底部填充層接合面對所述玻璃層的所述插入層的頂面與所述玻璃層的頂面。
10.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:層壓襯底，其中所述復合布線電路由所述層壓襯底承載。
11.根據(jù)權(quán)利要求10所述的復合布線電路，還包括:第二耦合層，所述第二耦合層電耦合所述復合布線電路與所述層壓襯底。
12.根據(jù)權(quán)利要求10所述的復合布線電路，還包括:第二底部填充層，所述第二底部填充層接合所述復合布線電路與所述層壓襯底。
13.根據(jù)權(quán)利要求1所述的復合布線電路，還包括: 由所述插入層承載的第一集成電路；以及 由所述插入層承載的第二集成電路，其中，所述插入層電耦合所述第一集成電路與所述第二集成電路。
14.根據(jù)權(quán)利要求1所述的復合布線電路，還包括:由所述玻璃層承載的無源電器件，所述無源電器件被電耦合到至少一個導電通孔。
15.根據(jù)權(quán)利要求14所述的 復合布線電路，其中，所述無源電器件包括電感器。
【文檔編號】H01L21/683GK103681618SQ201310428799
【公開日】2014年3月26日 申請日期:2013年9月18日 優(yōu)先權(quán)日:2012年9月20日
【發(fā)明者】P·S·安德里, E·G·科爾根, R·L·威斯涅夫 申請人:國際商業(yè)機器公司