半導體器件制造方法
【專利摘要】本發(fā)明提供一種半導體器件制造方法，包括：提供半導體襯底；在半導體襯底的頂面上沉積多晶硅層；沉積保護層，保護層覆蓋在多晶硅層的頂面上；刻蝕保護層和多晶硅層，形成柵極基體塊；形成氧化層，氧化層覆蓋柵極基體塊和半導體襯底；通過機械化學研磨將氧化層研磨至柵極基體塊頂面；去除柵極基體塊頂部的保護層；在柵極基體塊上形成金屬硅化物層。半導體制造方法，通過現(xiàn)在多晶硅層上形成保護層然后再形成氧化層、并通過CMP工藝研磨該氧化層，避免了研磨對多晶硅層造成損壞，從而避免了柵極電阻及開啟電壓變化，保證了最終形成LDMOS器件性能。
【專利說明】半導體器件制造方法

【技術領域】
[0001]本發(fā)明涉及半導體制造工藝，尤其涉及一種半導體器件制造方法。

【背景技術】
[0002]橫向雙擴散金屬氧化物半導體(LateralIy Diffused Metal OxideSemiconductor, LDMOS)廣泛應用于手機基站、廣播電視和雷達等領域。與其它類型的金屬一氧化物一半導體場效應晶體管功率(metal-oxid-semiconductor,MOS)管，LDMOS的射頻特性要求其柵極電阻盡量小。而為了減小柵極電阻，必須對柵極采用低阻化工藝，即在柵極上形成金屬硅化物來降低柵極電阻。
[0003]現(xiàn)有技術中，制造滿足LDMOS要求的低電阻的柵極一般采用如下工藝:
[0004]第一步，在半導體襯底上沉積多晶硅層；
[0005]第二步，刻蝕上述多晶硅層形成柵極基體；
[0006]第三步，定義體區(qū)、漂移區(qū)，并進行源/漏區(qū)注入、P+注入；
[0007]第四步，請參照圖1A，在上述柵極基體11和半導體襯底10頂面上沉積一層厚氧化層12，經(jīng)該步驟后形成如圖1A所示的結(jié)構；
[0008]第五步，請參照圖1B,用化學機械研磨(Chemical Mechanical Polishing,CMP)方式，研磨厚氧化層12至柵極基體11頂面；經(jīng)該步驟后形成如圖1B所示的結(jié)構；
[0009]第六步，請參照圖1C，在柵極基體11頂面形成鈦-硅化合物層13，形成如圖1C所示的結(jié)構；
[0010]第七步，通過干法刻蝕將厚氧化層12去除。
[0011]在上述第五步中，由于需要將厚氧化層一直研磨到柵極基體，所以實際實施時總是不可避免的損傷到構成柵極基體的多晶硅，從而導致多晶硅電阻和芯片開啟電壓變化，影響器件性能。


【發(fā)明內(nèi)容】

[0012]針對現(xiàn)有技術中的上述缺陷，本發(fā)明提供一種半導體器件制造方法，以避免化學機械研磨過程中損壞柵極基體，保證半導體器件性能不受影響。
[0013]本發(fā)明提供一種半導體器件制造方法，包括:
[0014]提供半導體襯底，所述半導體襯底的頂面具有柵極氧化層；
[0015]在所述柵極氧化層上沉積多晶硅層；
[0016]沉積保護層，所述保護層覆蓋在所述多晶硅層的頂面上；
[0017]刻蝕所述保護層和多晶硅層，形成柵極基體塊，所述柵極基體塊由頂至底依次為刻蝕后余下的所述保護層和所述多晶硅層；
[0018]形成氧化層，所述氧化層覆蓋所述柵極基體塊和所述半導體襯底；
[0019]通過機械化學研磨CMP將所述氧化層研磨至所述柵極基體塊頂面；
[0020]去除所述柵極基體塊頂部的所述保護層；[0021 ] 在已去除所述保護層的所述柵極基體塊上形成金屬硅化物層。
[0022]本發(fā)明提供的半導體制造方法，通過現(xiàn)在多晶硅層上形成保護層然后再形成氧化層、并通過CMP工藝研磨該氧化層，避免了研磨對多晶硅層造成損壞，從而避免了柵極電阻及開啟電壓變化，保證了制造出的半導體器件的性能。

【專利附圖】

【附圖說明】
[0023]圖1A為圖2為現(xiàn)有技術中制造滿足LDMOS要求的低電阻的柵極工藝中厚氧化層形成后的結(jié)構示意圖；；
[0024]圖1B為現(xiàn)有技術中制造滿足LDMOS要求的低電阻的柵極工藝中經(jīng)CMP后形成后的結(jié)構不意圖；
[0025]圖1C為現(xiàn)有技術中制造滿足LDMOS要求的低電阻的柵極工藝中鈦-硅化合物層形成后的結(jié)構示意圖；
[0026]圖2為本發(fā)明半導體器件制造方法實施例的流程圖；
[0027]圖3為本發(fā)明實施例一提供的半導體器件制造方法中在半導體襯底上形成多晶硅層的結(jié)構示意圖；
[0028]圖4為本發(fā)明實施例一提供的半導體器件制造方法中在多晶硅層上形成保護層的結(jié)構不意圖；
[0029]圖5A為本發(fā)明實施例一提供的半導體器件制造方法中柵極基體塊形成后的結(jié)構示意圖；
[0030]圖5B為本發(fā)明實施例一提供的半導體器件制造方法中體區(qū)、漂移區(qū)、源/漏區(qū)形成后的結(jié)構不意圖；
[0031]圖6為本發(fā)明實施例一提供的半導體器件制造方法中氧化層形成后的結(jié)構示意圖；
[0032]圖7為本發(fā)明實施例一提供的半導體器件制造方法中氧化層經(jīng)CMP后形成的結(jié)構示意圖；
[0033]圖8為本發(fā)明實施例一提供的半導體器件制造方法中去除保護層后的結(jié)構示意圖；
[0034]圖9為本發(fā)明實施例二提供的半導體器件制造方法中沉淀金屬層后的結(jié)構示意圖；
[0035]圖10為本發(fā)明實施例二提供的半導體器件制造方法中經(jīng)一次退火處理后的結(jié)構示意圖；
[0036]圖11為本發(fā)明實施例二提供的半導體器件制造方法中去除金屬層后的結(jié)構示意圖；
[0037]圖12為利用本發(fā)明實施例一或二提供的半導體器件制造方法形成的半導體器件的結(jié)構示意圖。

【具體實施方式】
[0038]實施例一
[0039]圖2為本發(fā)明半導體器件制造方法實施例的流程圖；請參照圖2，本實施例提供一種半導體器件制造方法，包括:
[0040]S201、提供半導體襯底，所述半導體襯底的頂面具有柵極氧化層；該半導體襯底30可以為包括外延層的N型或P型基底，該半導體襯底30的頂部可以形成有柵極氧化層301，即，柵極氧化層301可覆蓋在半導體襯底30的外延層上(請參照圖3)。
[0041]可選地，當本方法用于制造的半導體器件為LDMOS時，上述半導體襯底可以為在P型或N型半導體基底進行了下沉層定義、有源區(qū)定義、柵極氧化層生長、多晶硅生長等工序后形成的結(jié)構。
[0042]S202、在柵極氧化層上沉積多晶硅層；如圖3所示，該多晶硅層32可覆蓋于半導體襯底30頂部的柵極氧化層301的整個頂面；優(yōu)選地，多晶硅層32的厚度為1500?4000埃。
[0043]S203、沉積保護層，如圖4所示，保護層33可覆蓋在多晶硅層的頂面上。
[0044]具體地，可以采用低壓化學氣相沉積工藝形成保護層33。
[0045]其中，保護層33可以為氮化硅層，優(yōu)選地，氮化硅層的厚度為200?1000埃。
[0046]需要說明的是，上述構成保護層的材料可以為與其下方的多晶硅層以及氧化層不同的物質(zhì)，這樣，在后續(xù)步驟中，可以選用一種僅與該保護層反應、且不會與多晶硅或氧化層反應的溶液或氣體方便地去除掉該保護層。
[0047]S204、刻蝕保護層33和多晶硅層32，形成柵極基體塊34，柵極基體塊34由頂至底依次為刻蝕后余下的保護層33和多晶硅層32 ;即形成如圖5A所示的結(jié)構。
[0048]具體地，可以依次利用光刻、縱向刻蝕掉部分保護層33和多晶硅層32，使得余下的、上下設置多晶硅層32和保護層33形成凸出于半導體襯底頂面的柵極基體塊34 (柵極基體塊經(jīng)后續(xù)步驟后即可形成半導體器件的柵極)。
[0049]可選地，在S204之后還可以包括:
[0050]定義體區(qū)301、漂移區(qū)302，并通過注入方式形成源區(qū)303和漏區(qū)304。即形成如圖5B所示的結(jié)構。
[0051]S205、形成氧化層，如圖6所示，氧化層35覆蓋柵極基體塊34和半導體襯底30。在本實施例中，可以通過低壓化學氣相沉積方式在半導體襯底30的柵極氧化層頂面和柵極基體塊3上沉積一層較厚的氧化層35，一般而言，該氧化層35的厚度可以為柵極基體塊34厚度的2?3倍；這樣，柵極基體塊34便被埋在氧化層35下方。
[0052]S206、通過CMP將氧化層35研磨至柵極基體塊34頂面(請參照圖7)。即，采用CMP工藝由頂向下研磨該氧化層35，使氧化層35的高度逐漸減小、直至露出柵極基體塊34 (保護層33)的頂面。而在研磨過程中，由于柵極基體塊34的頂部為保護層33，因而不會損傷到柵極基體塊34中、且位于保護層33下方的多晶硅層32。
[0053]經(jīng)該步驟處理后則形成如圖7所示的結(jié)構。
[0054]S207、去除柵極基體塊34頂部的保護層35，僅余下多晶硅層32，即形成如圖8所示的結(jié)構。
[0055]可選地，當經(jīng)S203形成的保護層35為氮化硅層時，可以利用濃度為98%、溫度為175°C的磷酸清洗掉該氮化硅層；使得柵極基體塊34僅剩下多晶硅層(請參照圖5A)。
[0056]S208、在已去除保護層33的柵極基體塊34上形成金屬硅化物層36 ;請參照圖11，金屬硅化物層36可覆蓋在柵極基體塊34的頂面，由于該金屬硅化物層36的電阻小于多晶硅層，使得多晶硅層32和覆蓋在其上的金屬硅化物層36共同形成柵極。
[0057]具體地，金屬硅化物層36的材質(zhì)可以為硅化鈦(TiSi)，硅化鈷(Co Si)及硅化鎳(NiSi)等。
[0058]至此，形成了半導體器件。該半導體器件可以提供較低的柵極電阻，后續(xù)，還可以根據(jù)具體需求在該半導體器件上進一步加工出以形成不同類型的MOS管。例如，可以在本實施例的方法制造出的半導體器件上，依次進行定義場板、定義接觸孔、定義第一金屬層、定義通孔、定義第二金屬層及護層，進而形成一個完整的LDM0S。
[0059]本實施例提供的半導體制造方法，通過現(xiàn)在多晶硅層上形成保護層然后再形成氧化層、并通過CMP工藝研磨該氧化層，避免了研磨對多晶硅層造成損壞，從而避免了柵極電阻及開啟電壓變化，保證了最終形成LDMOS器件性能。
[0060]實施例二
[0061]本實施例是在上述實施例的基礎上，將形成金屬硅化物層36進一步優(yōu)化為如下過程，具體包括:
[0062]S2081、沉積金屬層，如圖9所示，金屬層360可以覆蓋已去除保護層的柵極基體塊34和氧化層35上；即金屬層覆蓋在柵極基體塊34僅余下的多晶硅層32及氧化層35上。其中沉積的金屬可以根據(jù)需要形成的金屬硅化物層36 (如圖11所示)來選擇；具體可以為鈦(Ti)，鈷(Co)及鎳(Ni)等。優(yōu)選地，金屬層360的厚度可以為200?1000埃。
[0063]S2082、對金屬層360進行一次退火處理，以使位于柵極基體層上的金屬層36與多晶娃層32的頂部反應形成金屬娃化物層36,而覆蓋在氧化層35上的金屬層360則大部分留存下來，經(jīng)該步驟后形成如圖10所示的結(jié)構。其中，一次退火處理的溫度為650?750°C，所需時間為20?40秒。
[0064]可選地，當金屬層360為厚度200?1000埃的鈦層時，則經(jīng)一次退火后則形成的金屬娃化物層36的材質(zhì)為娃化鈦。
[0065]S2083、去除金屬層360 ;可以利用硫酸(H2S04)和雙氧水(H2O2)的混合液、或者氨水(NH4OH)和雙氧水(H2O2)的混合液清洗掉剩余的金屬層360。
[0066]S2084、對金屬硅化物層進行二次退火處理，以進一步降低金屬硅化物的電阻；其中，二次退火處理的溫度可以為800?900°C，所需時間可為20?40秒。
[0067]進一步地，在S2084之后還可以包括:
[0068]第^^一步，去除氧化層35 (如圖11所示)。
[0069]具體可通過干法刻蝕，將前述步驟中形成在半導體襯底30上的氧化層35刻蝕掉。這步刻蝕需要有較高的、氧化層/金屬硅化物層的刻蝕選擇比(其中，刻蝕選擇比是指:氧化層刻蝕速率除以金屬硅化物層刻蝕速率；且這個值越高，對TiSi的刻蝕性越小)，以避免使金屬硅化物層36中的硅化鈦損失太多；其中，金屬硅化物層可以為硅化鈦；最終形成如圖12所示的結(jié)構。
[0070]本實施例通過沉積金屬、一次退火處理可以方便、快捷地在柵極基體塊的多晶硅層上制備出電阻較小的金屬硅化物，而通過二次退火處理可以使金屬硅化物轉(zhuǎn)相，從而進一步大幅度降低金屬硅化物層的電阻，更有利于提高最終制造出的MOS管的性能。
[0071]最后應說明的是:以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質(zhì)脫離本發(fā)明各實施例技術方案的范圍。
【權利要求】
1.一種半導體器件制造方法，其特征在于，包括: 提供半導體襯底，所述半導體襯底的頂面具有柵極氧化層； 在所述柵極氧化層上沉積多晶硅層； 沉積保護層，所述保護層覆蓋在所述多晶硅層的頂面上； 刻蝕所述保護層和多晶硅層，形成柵極基體塊，所述柵極基體塊由頂至底依次為刻蝕后余下的所述保護層和所述多晶硅層； 形成氧化層，所述氧化層覆蓋所述柵極基體塊和所述半導體襯底； 通過機械化學研磨CMP將所述氧化層研磨至所述柵極基體塊頂面； 去除所述柵極基體塊頂部的所述保護層； 在已去除所述保護層的所述柵極基體塊上形成金屬硅化物層。
2.根據(jù)權利要求1所述的半導體器件制造方法，其特征在于，所述在已去除所述保護層的所述柵極基體塊上形成金屬硅化物層，具體包括: 沉積金屬層，所述金屬層覆蓋所述已去除所述保護層的所述柵極基體塊和所述氧化層； 對所述金屬層進行一次退火處理，以使所述柵極基體層上的所述金屬層與所述多晶硅層反應形成所述金屬硅化物層； 去除所述金屬層。
3.根據(jù)權利要求2所述的半導體器件制造方法，其特征在于，所述去除所述金屬層之后,還包括: 對所述金屬硅化物層進行二次退火處理，以進一步降低所述金屬硅化物的電阻。
4.根據(jù)權利要求2或3所述的半導體器件制造方法，其特征在于，所述金屬層的金屬為鈦或鎳或鈷，所述金屬硅化物為硅化鈦或硅化鎳或硅化鈷。
5.根據(jù)權利要求3所述的半導體器件制造方法，其特征在于，所述金屬層的厚度為200 ?1000 埃。
6.根據(jù)權利要求5所述的半導體器件制造方法，其特征在于， 所述一次退火處理的溫度為650?750°C，所需時間為20?40秒； 所述二次退火處理的溫度為800?900°C，所需時間為20?40秒。
7.根據(jù)權利要求1-3任一所述的半導體器件制造方法，其特征在于，所述半導體襯底的頂部具有柵極氧化層。
8.根據(jù)權利要求1-3任一所述的半導體器件制造方法，其特征在于，所述多晶硅層的厚度為1500?4000埃。
9.根據(jù)權利要求1-3任一所述的半導體器件制造方法，其特征在于，所述保護層為氮化娃層，所述氮化娃層的厚度為200?1000埃； 所述去除所述柵極基體塊頂部的所述保護層，具體為: 利用磷酸腐蝕掉所述保護層。
10.根據(jù)權利要求1-3任一所述的半導體器件制造方法，其特征在于， 所述氧化層的厚度為所述柵極基體塊厚度的2?3倍。
【文檔編號】H01L21/28GK104347374SQ201310325729
【公開日】2015年2月11日 申請日期:2013年7月30日 優(yōu)先權日:2013年7月30日
【發(fā)明者】聞正鋒, 馬萬里, 趙文魁 申請人:北大方正集團有限公司, 深圳方正微電子有限公司