使用離子注入制造半導體器件的方法以及半導體器件的制作方法
【專利摘要】本發(fā)明公開了使用離子注入制造半導體器件的方法以及半導體器件。一種制造方法提供具有襯底層以及鄰接襯底層的外延層的半導體器件。外延層包括不同導電類型的第一列和第二列。第一和第二列沿著主晶向從第一表面延伸到外延層中，沿著所述主晶向發(fā)生注入離子的溝道效應。第一和第二列中的一個的垂直摻雜分布圖包括通過第二部分分開的第一部分。在第一部分中摻雜濃度以至多30%變化。在第二部分中摻雜濃度低于第一部分中的摻雜濃度。第一部分的總長度與第一和第二部分的總長度的比是至少50%。均勻的摻雜分布圖改進器件特性。
【專利說明】使用離子注入制造半導體器件的方法以及半導體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體領(lǐng)域，尤其涉及半導體器件及其制造方法。
【背景技術(shù)】
[0002]離子注入被用來在半導體材料中形成P摻雜和η摻雜區(qū)。電離的雜質(zhì)原子被加速并且被指向單晶半導體襯底的表面。電離的原子進入晶格，與晶格的原子碰撞，并且在由加速電壓以及雜質(zhì)和襯底材料確定的深度處靜止下來。離子注入產(chǎn)生實質(zhì)上示出高斯分布的垂直摻雜分布圖(profile)，其中最大濃度到半導體表面的距離是加速電壓的函數(shù)，并且標準偏差是雜質(zhì)和襯底的材料參數(shù)的函數(shù)。所期望的是在半導體器件中提供更均勻的摻雜分布。

【發(fā)明內(nèi)容】

[0003]根據(jù)一個實施例，制造超結(jié)半導體器件的方法提供通過外延在襯底層上生長第一子層。使用對準的(aligned)低發(fā)散離子注入工藝將第一導電類型的雜質(zhì)注入到第一子層的暴露的第一表面的第一區(qū)段(section)中。關(guān)于對準的低發(fā)散離子注入工藝，主射束方向偏離主晶向至多I度，沿著所述主晶向發(fā)生注入離子的溝道效應。主射束入射角發(fā)散是至多±0.5度。通過外延在第一子層上生長第二子層。使用對準的低發(fā)散離子注入工藝沿著主晶向在第一區(qū)段的投影(projection)中的第二子層的暴露的第一表面的區(qū)段中注入第一導電類型的雜質(zhì)。
[0004]另一實施例涉及超結(jié)半導體器件。所述超結(jié)半導體器件包括第一導電類型的襯底層和鄰接襯底層的外延層。外延層包括第一導電類型的第一列和第二導電類型的第二列，第二導電類型與第一導電類型相反。第一和第二列沿著主晶向從與襯底層相對的第一表面延伸到外延層中，并且具有垂直于第一表面的垂直摻雜分布圖。第一和第二列中的至少一個的垂直摻雜分布圖包括通過第二部分分開的第一部分。在第一部分中，摻雜濃度以相應第一部分內(nèi)的最大值的至多30%變化。在第二部分中，摻雜濃度低于鄰接的第一部分中的至少一個中的摻雜濃度。第一部分的總長度與第一和第二部分的總長度的比是至少50%。
[0005]根據(jù)另一實施例，半導體器件包括半導體本體，其具有鄰接該半導體本體的第一表面的第一導電類型的源區(qū)和第一導電類型的漂移區(qū)。與第一導電類型相反的第二導電類型的本體區(qū)將源區(qū)與漂移區(qū)分開。本體區(qū)具有垂直于第一表面的垂直摻雜分布圖，該第一表面具有第一部分和分別鄰接該第一部分的兩個第二部分。在第一部分中，摻雜濃度以相應第一部分內(nèi)的最大值的至多30%變化。在第二部分中，摻雜濃度低于或高于第一部分中的摻雜濃度。第一部分的總長度與第一和第二部分的總長度的比是至少50%。
[0006]一閱讀下列詳細描述并且一觀看附圖，本領(lǐng)域技術(shù)人員就將認識到附加的特征和優(yōu)點。
【專利附圖】

【附圖說明】[0007]附圖被包括以提供對本發(fā)明的進一步理解，以及附圖被結(jié)合在本說明書中并且構(gòu)成本說明書的一部分。附圖示出本發(fā)明的實施例，并且與描述一起用來解釋本發(fā)明的原理。本發(fā)明的其他實施例和預期的優(yōu)點將容易被認識到，因為通過參考下列詳細描述，它們變
得更好理解。
[0008]圖1A示出根據(jù)涉及在將雜質(zhì)注入到第一子層中之后基于原位摻雜的外延層制造超結(jié)半導體器件的方法的一個實施例的半導體襯底的一部分的示意性剖視圖。
[0009]圖1B是在將雜質(zhì)注入到第二子層中之后圖1A的半導體襯底部分的示意性剖視圖。
[0010]圖2A是根據(jù)一個實施例的超結(jié)IGFET (絕緣柵場效應晶體管)的一部分的示意性首1J視圖。
[0011]圖2B是示意性地示出沿著線B-B的圖2A的超結(jié)IGFET的垂直摻雜分布圖的圖。
[0012]圖2C是根據(jù)另一實施例的超結(jié)IGBT (絕緣柵雙極型晶體管)的一部分的示意性首1J視圖。
[0013]圖2D是根據(jù)另一實施例的超結(jié)二極管的一部分的示意性剖視圖。
[0014]圖3A是根據(jù)涉及在將第一類型的雜質(zhì)注入到第一子層中之后制造提供本征外延子層的超結(jié)半導體器件的方法的一個實施例的半導體襯底的一部分的示意性剖視圖。
[0015]圖3B是在將第二類型的雜質(zhì)注入到第一子層中之后圖3A的半導體襯底的示意性首1J視圖。
[0016]圖3C是在將第一類型的雜質(zhì)注入到第二子層中之后圖3B的半導體襯底的示意性首1J視圖。
[0017]圖3D是在將第二類型的雜質(zhì)注入到第二子層中之后圖3C的半導體襯底的示意性首1J視圖。
[0018]圖4A是基于初始本征外延子層的超結(jié)IGFET的示意性剖視圖。
[0019]圖4B是示出沿著線B-B的圖4A的IGFET的垂直硼摻雜分布圖的簡化圖。
[0020]圖4C是示出沿著線C-C的圖4A的IGFET的垂直磷摻雜分布圖的簡化圖。
[0021]圖5是示出作為離子束的入射角的函數(shù)的示意性摻雜分布圖的圖。
[0022]圖6A是示出在以O(shè)度的注入角注入之后以及在回火之后對于磷的示意性垂直摻雜分布圖的圖。
[0023]圖6B是示出在以O(shè)度的注入角注入之后以及在回火之后對于硼的示意性垂直摻雜分布圖的示意圖。
[0024]圖7A是根據(jù)另一實施例的包括本體區(qū)的開關(guān)半導體器件的示意性剖視圖。
[0025]圖7B是示出沿著線B-B的圖7A的半導體器件的本體區(qū)的示意性摻雜分布圖的圖。
[0026]圖8是根據(jù)另一實施例的制造半導體器件的方法的簡化流程圖。
【具體實施方式】
[0027]在下列詳細描述中，對附圖進行參考，所述附圖形成其一部分并且在附圖中通過圖示示出其中可以實踐本發(fā)明的特定實施例。應當理解，在不偏離本發(fā)明的范圍的情況下可以利用其他實施例并且可以做出結(jié)構(gòu)的或邏輯的變化。例如，針對一個實施例示出或描述的特征可以在其他實施例上使用或者結(jié)合其他實施例使用以產(chǎn)生又一實施例。本發(fā)明意圖包括這樣的修改和變化。使用不應該被解釋為限制所附權(quán)利要求的范圍的特定語言來描述實例。附圖不是按比例的并且僅用于說明性目的。為了清楚起見，相同的元件已在不同的圖中通過對應的附圖標記來表示，如果未另有說明的話。
[0028]術(shù)語“具有”、“包含”、“包括”、“包括”等等是開放性的，并且術(shù)語指示所述的結(jié)構(gòu)、元件或特征的存在，但是不排除附加的元件或特征。冠詞“一”、“一個”和“該”意圖包括多個以及單個，除非上下文另有清楚地指示。
[0029]術(shù)語“電連接”描述電連接的元件之間的永久性低歐姆連接，例如所涉及的元件之間的直接接觸或者經(jīng)由金屬和/或高摻雜的半導體的低歐姆連接。
[0030]附圖通過指示緊跟在摻雜類型“η”或“p”之后的或“ + ”來示出相對摻雜濃度。例如，“η_”是指低于“η”摻雜區(qū)的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)具有與“η”摻雜區(qū)相比更高的摻雜濃度。相同的相對摻雜濃度的摻雜區(qū)不一定具有相同的絕對摻雜濃度。例如，兩個不同的“η”摻雜區(qū)可以具有相同或不同的絕對摻雜濃度。
[0031]圖1A和IB涉及用于制造多個相同半導體器件的半導體襯底500a的一部分。半導體襯底500a包括由單晶半導體材料(例如硅S1、碳化硅SiC、鍺Ge、鍺化硅SiGe、氮化鎵GaN或砷化鎵GaAs)形成的襯底層139。根據(jù)一個實施例，襯底層139可以是單晶硅或者碳化硅晶片。襯底層139可以是強η摻雜的或者強P摻雜的。
[0032]第一子層131通過外延生長在襯底層139的表面上。在襯底層139有效地作為種子的情況下，與襯底層139配準地生長第一子層131，其中第一子層131的晶格記錄(log)到襯底層139的晶體取向中。第一子層131可以是原位摻雜的，并且可以具有與襯底層139相同的導電類型或者相反的導電類型。
[0033]襯底層139和第一子層131具有適用于對注入粒子形成溝道的晶向。在單晶材料(例如第一子層131)中的一些晶向上，存在直著延伸到晶體中的開放空間。開放空間形成溝道，電離的原子行進通過所述溝道而沒有顯著的散射。所述溝道通過掠射碰撞來引導電離的原子，使得電離的原子以比當傾斜注入到溝道時更大的距離到達入口表面。注入的離子沿著溝道方向的垂直分布示出對于硼和磷注入的比較低濃度變化的延伸范圍。
[0034]根據(jù)一個實施例，襯底層139具有菱形立方晶格(例如娃Si)。在菱形立方晶格的情況下，可以提供襯底層139，使得第一子層131的暴露的第一表面IOla與{100}晶面相重合。然后，作為沿著其發(fā)生溝道效應的幾個方向中的一個的〈110〉晶向垂直于所暴露的第一表面IOla延伸，并且表不在下文中被命名為主晶向485的方向。
[0035]第一掩模層被沉積在第一子層131的與襯底層139相對的暴露的第一表面IOla上。第一和另外的掩模層可以由以低層厚度吸收高能離子并且針對子層131的單晶材料示出高蝕刻選擇性的材料來提供。例如，第一和另外的掩模層可以由例如氧化硅、氮化硅、碳、光致抗蝕劑材料、多晶硅或非晶硅來提供。
[0036]光刻工藝圖案化第一掩模層以形成第一注入掩模410a,其具有暴露第一子層131的多個第一區(qū)段的開口 412a。分配給一個單個半導體器件的半導體襯底500a的每個管芯部分包括多個第一區(qū)段，所述多個第一區(qū)段可以被分組成陣列并且可以在每個陣列內(nèi)被均勻地間隔開。
[0037]開口 412a可以是在垂直于剖面的方向上延伸的條。根據(jù)其他實施例，開口 412a可以是旋轉(zhuǎn)對稱的。例如，開口 412a可以是圓形、橢圓形或者具有圓角的正方形或六邊形。
[0038]半導體襯底500a可以擱在襯底載體480上，或者可以被固定在襯底載體480處。第一傾斜傳感器單元482可以感測襯底載體480或半導體襯底500a關(guān)于參考面或者關(guān)于主射束方向495的傾斜。可替換地或者另外，第二傾斜傳感器單元492可以感測由離子束源490生成的離子束的主射束方向495關(guān)于參考軸或者關(guān)于半導體襯底500a的表面的傾斜。第一致動器單元483可以響應于從第一和/或第二傾斜傳感器單元482、483接收到的信號來調(diào)節(jié)襯底載體480或半導體襯底500a的傾斜?？商鎿Q地或者另外，第二致動器單元493可以響應于從第一和/或第二傾斜傳感器單元482、483接收到的信號來控制離子束源490以調(diào)節(jié)主射束方向495的傾斜。離子束相對于主射束方向495的發(fā)散可以被監(jiān)視并且由離子束源490再調(diào)節(jié)以使得射束發(fā)散不超過±0.2度?？紤]到射束發(fā)散、由機械應力產(chǎn)生的半導體襯底500a的彎曲、半導體襯底500a的表面從晶面(晶片切割)的傾斜和其他機制的總主射束入射角發(fā)散是至多±0.5度，例如至多±0.3度。根據(jù)一個實施例，主射束入射角發(fā)散是至多±0.15度。離子束源490適于生成對準的低發(fā)散注入工藝。
[0039]對于半導體襯底500a的表面的至少80%而言，滿足涉及主射束方向和主射束入射角發(fā)散的條件。根據(jù)一個實施例，對于半導體襯底500a的表面的至少90%而言，滿足涉及主射束方向和主射束入射角發(fā)散的條件。
[0040]使用傾斜傳感器單元482、492中的至少一個以及致動器單元483、493中的至少一個，將半導體襯底500a與主射束方向495對準，使得主射束方向495至少近似與主晶向485相重合，主射束方向495和主晶向485之間的偏差是至多±1.0度，例如至多±0.8度、±0.5度、±0.3度或±0.15度。偏差越小，溝道效應越顯著。根據(jù)一個實施例，為溝道效應所選擇的主晶向485與主射束方向495之間的偏差是O度。
[0041]使用對準的低發(fā)散離子注入工藝通過開口 412a對與原位摻雜的第一子層131的導電類型相反的導電類型的雜質(zhì)402進行離子注入，其中離子束的發(fā)散被監(jiān)視并且被再調(diào)節(jié)以不超過至多±0.5度(例如±0.3度)或至多±0.15度的主射束入射角發(fā)散。
[0042]在注入第一導電類型的雜質(zhì)402期間，在第一子層131的暴露的第一表面IOla和主射束方向495之間的角度被感測并且被再調(diào)節(jié)，使得在至多±0.5度的主射束入射角發(fā)散的情況下主射束方向495和主晶向485之間的角度具有O度和±1度之間的預定義值。根據(jù)一個實施例，對于半導體襯底500a的表面的至少80%而言,主射束方向495和主晶向485之間的角度的預定義值是O度并且主射束方向495與主晶向485相重合。根據(jù)一個實施例，對于半導體襯底500a的表面的至少90%而言，滿足涉及主射束方向和主晶向之間的角度的條件。
[0043]圖1A示出通過外延在高摻雜的襯底層139上生長的原位摻雜的第一子層131，其在所示的實施例中具有相同的導電類型。通過第一注入掩模410a中的開口 412a，與原位摻雜的第一子層131中的導電類型相反的導電類型的雜質(zhì)402被離子注入到第一子層131中以在第一子層131的第一區(qū)段中形成第一類型的第一注入?yún)^(qū)132。不同于由具有傾斜于襯底表面的法線例如7度的主射束方向的常規(guī)離子注入所產(chǎn)生的并且產(chǎn)生具有顯著的峰最大值的近似高斯分布的注入?yún)^(qū)，注入?yún)^(qū)132的垂直雜質(zhì)分布圖示出平穩(wěn)段(plateau)，即在退火之前小于50%的比較低濃度偏差的延伸部分。
[0044]第一注入掩模410a被移除,并且通過外延在第一子層131的暴露的第一表面IOla上生長第二子層131。第二掩模層被沉積，并且通過光刻技術(shù)被圖案化以形成第二注入掩模410b，其在注入?yún)^(qū)132的垂直投影中具有開口 412a。使用上述的對準的低發(fā)散離子注入工藝來注入與原位摻雜的子層131相反的導電類型的雜質(zhì)402以形成第一類型的另外的注入?yún)^(qū) 132。
[0045]圖1B示出第二子層131之上的第二注入掩模410b以及由將第一類型的雜質(zhì)402對準注入到第二子層131中產(chǎn)生的注入?yún)^(qū)132。第二子層131中的每個注入?yún)^(qū)132與第一子層131中的對應注入?yún)^(qū)132相連接。沿著主晶向485來布置鄰接的子層131中的對應注入?yún)^(qū)132。
[0046]移除注入掩模、通過外延來生長子層、提供另一注入掩模以及在注入?yún)^(qū)132的垂直投影中的另一子層的第一表面的區(qū)段中注入第一類型的雜質(zhì)的序列可以進一步被重復一次、兩次或三次或更多次。在注入最后的注入?yún)^(qū)之后，可以執(zhí)行退火以修復注入損壞并且使垂直和橫向方向上的摻雜分布圖平滑。
[0047]在所示的實施例中，第一導電類型是η型，并且原位摻雜的子層131的導電類型是P型。其他實施例可以提供P型的原位摻雜的子層和η型注入?yún)^(qū)132。涉及IGBT的另外的實施例可以提供與襯底層139的導電類型相反的導電類型的外延子層131和襯底層139的導電類型的注入?yún)^(qū)。
[0048]沿著垂直于第一表面IOlaUOlb的方向，每個注入?yún)^(qū)132具有平穩(wěn)段在幾個微米上延伸的垂直摻雜分布圖。根據(jù)一個實施例，平穩(wěn)段具有2.0和4.5微米之間的長度。與傾斜于第一表面的法線多于3度的常規(guī)注入相比，沿著主晶向485對準的注入?yún)^(qū)132以減少數(shù)目的外延和注入步驟形成具有近似均勻的垂直摻雜分布圖的列135。外延子層、注入步驟和掩模步驟的數(shù)目可以被顯著地減少。
[0049]對于使經(jīng)注入的分布圖平滑的擴散過程而言，需要較低的熱預算。因此，子層131的列和原位摻雜部分之間的垂直ρη結(jié)示出僅僅低的橫向波動。在列135內(nèi)，摻雜分布在垂直方向和與表面IOlaUOlb平行的橫向方向上都是均勻的。參考常規(guī)方法，可以以顯著降低的溫度預算來獲得相同程度的濃度均勻性。
[0050]針對傾斜注入而發(fā)生的注入掩模的陰影效應可以被避免，從而允許更準確并且更好限定的注入邊界。
[0051]圖2Α涉及超結(jié)類型的半導體器件500。根據(jù)所示的實施例，半導體器件500是n-FET，并且包括具有襯底層139和外延層150的半導體本體100。外延層150包括源區(qū)110和漂移區(qū)136，這二者是襯底層139的導電類型。源區(qū)110鄰接與襯底層139相對的外延層150的第一表面101。與襯底層139的導電類型相反的導電類型的本體區(qū)120將源區(qū)110與漂移區(qū)136分開。本體區(qū)120的導電類型的高摻雜的本體接觸區(qū)121鄰接第一表面101，并且提供從第一表面101到本體區(qū)120的低歐姆連接。漂移區(qū)136和襯底層139形成漏區(qū)130。
[0052]由一種或多種導電材料(例如高摻雜多晶硅、金屬、金屬化合物或金屬合金)形成的柵電極250被沉積在半導體本體100外部距第一表面101 —定距離處。柵電介質(zhì)212將柵電極250與半導體本體110和本體區(qū)120分開。根據(jù)其他實施例，可以在從第一表面101延伸到外延層150中的溝槽中提供柵電極250。
[0053]在半導體器件500的斷開狀態(tài)中，本體區(qū)120的ρη結(jié)阻止源區(qū)110和漏區(qū)130之間的電流。在接通狀態(tài)中，施加于柵電極250的正電位控制沿著柵電介質(zhì)212在本體區(qū)120的溝道部分中的載流子分布，以在源區(qū)110和漏區(qū)130之間形成少數(shù)載流子的導電溝道。
[0054]與第一表面101直接接觸地形成電介質(zhì)結(jié)構(gòu)210。電介質(zhì)結(jié)構(gòu)210可以包括一個或多個子層，例如粘附層、緩沖層和/或擴散阻擋層。根據(jù)一個實施例，電介質(zhì)結(jié)構(gòu)210包括與柵電介質(zhì)212同時形成的熱生長的半導體氧化層。電介質(zhì)結(jié)構(gòu)210可以包括擴散阻擋層，例如氮化硅或氮氧化硅層。由沉積的氧化物提供的薄的氧化硅層(例如使用TEOS (四乙氧基硅烷(Tetraethylorthosilane))作為前體材料)、或者硅酸鹽玻璃(例如未摻雜的硅酸鹽玻璃)可以形成粘附或緩沖層。主電介質(zhì)層可以由BSG (硼硅酸鹽玻璃)、PSG (磷硅酸鹽玻璃)或BPSG (硼磷硅酸鹽玻璃)提供。其他實施例可以提供更少或更多的子層。
[0055]半導體器件500還包括第一金屬層310,電介質(zhì)結(jié)構(gòu)210將第一金屬層310與柵電極250和漏區(qū)130電分離。第二金屬層390直接鄰接與第一表面101相對的半導體本體100的第二表面102。在所不的實施例中，第一金屬層310提供源電極,并且第二金屬層390提供半導體器件500的漏電極。
[0056]第一和第二金屬層310、390可以由作為主要(一種或多種)成分的鋁Al、銅Cu或者鋁或銅的合金(例如AlS1、AlCu或AlSiCu)構(gòu)成，或者包含作為主要(一種或多種)成分的鋁Al、銅Cu或者鋁或銅的合金(例如AlS1、AlCu或AlSiCu)。根據(jù)其他實施例，第一和/或第二金屬層310、390可以包含作為主要成分的鎳N1、鈦T1、銀Ag、金Au、鉬Pt和/或鈀Pd。例如，金屬層310、390中的至少一個可以包括兩個或更多個子層，每個子層包含作為主要(一種或多種)成分的N1、T1、Ag、Au、Pt和Pd中的一個或多個和/或來自其的合金。
[0057]接觸插頭320電連接第一金屬層310與源區(qū)110和本體接觸區(qū)121。接觸插頭320可以包括金屬硅化物321，舉例來說，例如硅化鈦Ti S1、硅化鉭(TaSi )或硅化鎢(WSi )。沿著接觸插頭320和半導體本體100之間的界面形成金屬硅化物321。根據(jù)所示的實施例，接觸插頭320擱在第一表面101上。其他實施例可以提供從第一表面101延伸到半導體本體100中的接觸溝槽，其中金屬硅化物321劃線于接觸溝槽的底部和側(cè)壁。
[0058]本體區(qū)120的導電類型的列135在垂直于第一和第二表面101、102的垂直方向上在本體區(qū)120下面延伸。列135與本體區(qū)120在結(jié)構(gòu)上連接并且電連接。每列135包括在垂直方向上彼此鄰接的一個或多個注入?yún)^(qū)132。列135的注入?yún)^(qū)132中的每個具有垂直摻雜分布圖，其示出在注入?yún)^(qū)132的相應總垂直延伸的至少50%上至多30%的低偏差。根據(jù)一個實施例，對于所涉及的注入?yún)^(qū)132的垂直延伸的多于50% (例如對于至少65%或至少80%)而言，每個注入?yún)^(qū)132內(nèi)的偏差是至多15%。
[0059]在所示的n-FET的情況下，漂移區(qū)136中的高雜質(zhì)濃度產(chǎn)生低接通狀態(tài)電阻。另一方面，當施加反向電壓時，耗盡區(qū)在橫向方向上在P摻雜列135和η摻雜漂移區(qū)136之間延伸，使得可以實現(xiàn)高反向擊穿電壓，而不管η摻雜漂移區(qū)136中的高雜質(zhì)濃度。
[0060]圖2Β以對數(shù)標度示出沿著圖2Α的線B-B的垂直摻雜分布圖260。在對應于本體接觸區(qū)121的部分中,摻雜濃度可以在第一表面處或者靠近第一表面101具有最大值。在對應于本體區(qū)120和注入?yún)^(qū)132的區(qū)段內(nèi)，相對摻雜最大值可以近似相等。根據(jù)其他實施例，注入?yún)^(qū)132的摻雜最大值可以彼此不同。
[0061]第一列135的垂直摻雜分布圖包括第一部分ql和第二部分q2。每個第一部分被分配給外延子層131并且至少一個注入工藝進入相應的子層131。每個第二部分q2被分配給鄰接的子層131之間的界面，并且使相鄰的第一部分ql分開。在每個第一部分ql內(nèi)，摻雜濃度變化在相應第一部分ql內(nèi)的絕對最大值的至多30%的數(shù)量(dev)。在第二部分q2中，摻雜濃度低于在鄰接的第一部分ql的至少一個中的摻雜濃度。根據(jù)所示的實施例，第二部分q2中的摻雜濃度低于兩個鄰接的第一部分ql中的摻雜濃度。第一部分ql的總長度與第一和第二部分ql、q2的總長度的比是至少50%。換言之，沿著第一列135的垂直延伸的至少50%，摻雜濃度變化至多30%。根據(jù)另一實施例，對于所涉及的子層131的垂直延伸的多于50% (例如對于至少65%或至少80%)而言，每個子層131內(nèi)的偏差是至多15%。
[0062]在橫向和垂直方向上更均勻的摻雜分布圖產(chǎn)生更均質(zhì)的電場和更高的反向擊穿電壓。
[0063]盡管所示的實施例涉及增強類型的n-FET，但是其他實施例可以提供耗盡類型n-FET、增強 p-FET 或耗盡 p_FET。
[0064]圖2C涉及形成超結(jié)IGBT的半導體器件500。襯底層139是本體區(qū)120的導電類型并且可以有效地作為集電區(qū)。漂移區(qū)136的導電類型的發(fā)射區(qū)111直接鄰接第一表面
101。第一金屬層310提供發(fā)射極并且第二金屬層390提供集電極。類似于圖2A和圖2B的漂移區(qū)136、本體區(qū)120和列135，形成漂移區(qū)136、本體區(qū)120和列135。
[0065]圖2D涉及形成超結(jié)半導體二極管的半導體器件500。代替源和本體區(qū)110、120，半導體器件500包括陽極層115。第一金屬層310提供陽極電極并且第二金屬層390提供陰極電極。
[0066]圖3A至3D涉及提供初始本征外延子層的超結(jié)半導體器件的制造。通過外延在有效地作為種子的襯底層139上生長本征子層131。第一外延子層131的晶格繼承襯底層139的晶體取向。第一注入掩模層被沉積到第一子層131的暴露的第一表面IOla上，并且通過光刻技術(shù)被圖案化以形成用于第一子層131的第一注入掩模410a，其具有暴露第一子層131的第一區(qū)段的開口 412a。利用上述的對準的低發(fā)散離子注入工藝，第一類型的雜質(zhì)402通過開口 412a被注入到第一子層131中，其中主射束方向495被調(diào)節(jié)以與主晶向485相重合，沿著主晶向485發(fā)生注入離子的溝道效應。當在第一子層131的表面的至少80%(例如至少90%)上注入射束和主晶向495、485之間的角度是至多±0.5度(例如至多±0.15度)時，注入射束和主晶向495、485重合。
[0067]圖3A示出通過沉積在本征第一外延子層131上的第一注入掩模410a的開口 412a而暴露的形成于第一區(qū)段中的第一導電類型的第一注入?yún)^(qū)132，所述本征第一外延子層131被形成在襯底層139上。
[0068]第一注入掩模410a被移除，第二注入掩模層被沉積并且通過光刻技術(shù)被圖案化以形成用于第一子層131的第二注入掩模420a，其在第一子層131的第二區(qū)段之上具有開口 422a。通過開口 422a注入第二類型的雜質(zhì)401以在第一子層131的第二區(qū)段中形成與第一導電類型相反的第二導電類型的第二注入?yún)^(qū)133，其中對于第一子層131的表面的至少80% (例如至少90%)而言，注入射束和主晶向495、485之間的角度是至多±0.5度(例如至多±0.3度或至多±0.15度)。
[0069]在第一注入?yún)^(qū)132之間形成第二注入?yún)^(qū)133，并且第二注入?yún)^(qū)133可以與兩個相鄰第一注入?yún)^(qū)132分別相等地間隔。第一和第二注入?yún)^(qū)132、133可以形成在垂直于剖面的方向上延伸的條。根據(jù)其他實施例，第一或第二注入?yún)^(qū)132、133示出旋轉(zhuǎn)對稱性。例如，平行于第一表面IOla的剖面可以是圓形、橢圓形或者具有圓角的正方形或六邊形。注入?yún)^(qū)132、133中的一種類型可以形成嵌入注入?yún)^(qū)133、132中的另一類型的網(wǎng)格。使用溝道效應來形成第一和第二注入?yún)^(qū)132、133這二者。
[0070]第二注入掩模420a被移除,并且通過外延在第一子層131的暴露的第一表面IOla上生長第二本征子層131。另一注入掩模層被沉積在第二子層131的暴露的第一表面IOlb上，并且通過光刻技術(shù)被圖案化以形成用于第二子層131的第一注入掩模410b，其在第一子層131中的第一注入?yún)^(qū)132的垂直投影中具有開口 412b。使用上述的對準的低發(fā)散離子注入工藝，通過開口 412b將第一類型的雜質(zhì)注入到第二子層131中。
[0071]圖3C示出在第一子層131中的第一注入?yún)^(qū)132之上并在第一子層131中的第一注入?yún)^(qū)132的垂直投影中形成在第二子層131中的第一注入?yún)^(qū)132。用于第二子層131的第一注入掩模410b被移除，并且由用于第二子層131的第二注入掩模420b代替，所述第二注入掩模420b在第一子層131中的第二注入?yún)^(qū)133的垂直投影中具有開口 422b。
[0072]根據(jù)圖3D，所述工藝產(chǎn)生由第一導電類型的在結(jié)構(gòu)上連接并且電連接的第一注入?yún)^(qū)132形成的第一列135和第二導電類型的在結(jié)構(gòu)上連接并且電連接的第二注入?yún)^(qū)133形成的第二列136，第二導電類型與第一導電類型相反。
[0073]移除注入掩模、生長本征外延子層131和注入雜質(zhì)401、402以使用不同掩模來形成第一和第二導電類型的注入?yún)^(qū)132、133的序列可以被重復一次、兩次或三次或更多次。在最后的注入之后，可以回火半導體襯底500a以修復注入損壞并且使雜質(zhì)從第一和第二注入?yún)^(qū)132、133沿著垂直和橫向方向擴散出去。
[0074]在橫向方向上，雜質(zhì)可以完全地充滿第一和第二列132、133之間的子層131的初始本征部分，使得在相鄰的第一和第二列132、133之間形成垂直pn結(jié)。
[0075]圖4A示出根據(jù)結(jié)合圖3A到3D描述的工藝制造的半導體器件500。根據(jù)所示的實施例，半導體器件500是n-FET，并且寬泛地對應于圖2A的半導體器件500。由于通過注入來調(diào)節(jié)兩種導電類型的摻雜濃度，所以可以更精確地調(diào)節(jié)兩種類型的雜質(zhì)的垂直和橫向摻雜分布圖，使得可以進一步降低摻雜分布圖的波動。電場分布更均質(zhì)，并且在半導體本體100的預定厚度處可以實現(xiàn)更高的擊穿電壓。η型列136中更均質(zhì)的分布避免了具有低摻雜濃度的延伸區(qū)，使得與等效常規(guī)器件相比接通狀態(tài)電阻Rdson被顯著地減小。
[0076]根據(jù)其他實施例，如在圖3Α至3D中描述的工藝被用來制造超結(jié)二極管或超結(jié)IGBT。
[0077]圖4Β和4C以對數(shù)標度示出沿著線B-B和C-C的圖4Α的半導體器件500的垂直摻雜分布圖。根據(jù)一個實施例，對于每種雜質(zhì)類型，對準的低發(fā)散離子注入工藝可以包括以給定加速電壓的一個單個注入步驟或者以不同加速電壓的兩個或更多個注入步驟。根據(jù)圖4Α至4C的實施例，一個注入步驟被用于磷注入，從而產(chǎn)生在回火之前的摻雜分布圖404和經(jīng)回火的摻雜分布圖405。對于硼注入，對于每個子層執(zhí)行以不同加速電壓的兩個注入步驟，從而產(chǎn)生在回火之前的摻雜分布圖406和在回火之后的摻雜分布圖407。用于硼的兩步方法允許將硼摻雜分布圖更精確地調(diào)節(jié)到磷摻雜分布圖，使得對于第一部分ql的相同長度而言，對于硼的偏差(dev)近似匹配對于磷的偏差dev。
[0078]更一般地，注入P型的雜質(zhì)可以包括以每子層不同加速電壓和/或入射角的至少兩個注入工藝。根據(jù)另一實施例，注入P型的雜質(zhì)可以包括不同于注入η型的雜質(zhì)的每子層至少一個注入工藝，例如至少兩個或三個、更多個。
[0079]通過外延生長子層以及沿著主晶向在第一和第二區(qū)段的投影中的子層的區(qū)段中注入第一和第二導電類型的雜質(zhì)的序列可以被重復預定義次數(shù)。子層131可以是硅或碳化娃層。
[0080]根據(jù)另一實施例，硼注入提供用于生成電場強度的定義的局部最大值以便在雪崩擊穿的情況下改進器件響應的一個單個步驟。其他實施例可以為每個子層提供兩個或更多個磷注入步驟。
[0081]因此，圖4A的超結(jié)半導體器件500包括具有第一部分ql的η型列136和具有第一部分ql的P型列135，其中η型列136的第一部分ql具有第一平均長度Ll，p型列的第一部分ql具有第二平均長度L2，并且比L1:L2至少為2。
[0082]根據(jù)提供每子層比磷注入更多的硼注入的一個實施例，P型列135的第一部分ql可以具有比η型列136的第一部分ql更多的局部最大值。
[0083]圖5示出作為襯底表面的法線與入射離子束之間的注入角的函數(shù)的以450keV注入能量的磷注入的摻雜分布圖。在±0.3度之上的注入角處，注入角的小變化對摻雜分布圖具有顯著的影響，而O度和±0.3度之間的注入角的變化產(chǎn)生與目標摻雜分布圖的偏差，這對于一些應用來說可能是可容忍的。
[0084]圖6A示出用于磷的垂直摻雜分布圖。從以O(shè)度的注入角、利用3.5MeV的加速能量注入磷來產(chǎn)生垂直注入摻雜分布圖410。從以1100攝氏度回火注入摻雜分布圖410達兩個小時來產(chǎn)生經(jīng)回火的摻雜分布圖411。溝道效應產(chǎn)生雙峰注入摻雜分布圖以及平穩(wěn)段，所述平穩(wěn)段表示具有小于經(jīng)回火的摻雜分布圖411中的最大值的30%的摻雜濃度變化的摻雜分布圖的垂直延伸的區(qū)段。經(jīng)回火的摻雜分布圖411中的平穩(wěn)段從大約1.5微米延伸到超過2.5微米，例如直到大約4.5微米。在平穩(wěn)段區(qū)域之外，摻雜濃度以比在相同區(qū)段內(nèi)具有相同摻雜濃度變化值的高斯分布將具有的速率更高的速率來降低。
[0085]圖6B示出用于硼注入的垂直摻雜分布圖420、421。從以3.5MeV以及O度注入角的注入產(chǎn)生注入摻雜分布圖420，并且注入摻雜分布圖420再次示出兩個峰。經(jīng)回火的摻雜分布圖421通過以1100攝氏度回火注入摻雜分布圖420達兩個小時來獲得。經(jīng)回火的摻雜分布圖421示出從大約3.8微米延伸到超過6.5微米的平穩(wěn)段。在平穩(wěn)段區(qū)域之外，摻雜濃度以比在相同長度內(nèi)具有相同摻雜濃度變化值的高斯分布將具有的速率更高的速率來降低。
[0086]圖7A和7B涉及作為IGFET的另一半導體器件500。半導體管芯100包括在襯底層139上形成的外延層150。襯底層139可以具有第一導電類型。在外延層150中，第二導電類型的本體區(qū)120被形成為注入阱。在本體區(qū)120之外的外延層的部分形成第一導電類型的漂移區(qū)136。第一導電類型的源區(qū)110被形成為本體區(qū)120的注入阱內(nèi)的注入阱。源區(qū)110和第二導電類型的高摻雜本體接觸區(qū)121直接鄰接半導體管芯100的第一表面101。在距第一表面101 —定距離處提供第一金屬層310,并且接觸結(jié)構(gòu)320在金屬層310和第一表面101之間延伸。接觸結(jié)構(gòu)320電連接第一金屬層310與本體接觸區(qū)121和源區(qū)110。柵電介質(zhì)212將本體區(qū)120和柵電極250分開。
[0087]根據(jù)所示的實施例，在距半導體管芯100 —定距離處提供柵電極250。根據(jù)其他實施例，可以在從第一表面101延伸到半導體管芯100中的溝槽中形成柵電極250和柵電介質(zhì)212。電介質(zhì)結(jié)構(gòu)210將第一金屬層310與柵電極250和漂移區(qū)136電絕緣。
[0088]在半導體管芯100的與第一表面101相對的第二表面102上形成第二金屬層390。關(guān)于另外的細節(jié)和材料，參考圖2A的描述。另外的實施例可以涉及具有第二導電類型的襯底層139的IGBT。
[0089]在本體接觸區(qū)121之外，本體區(qū)120具有垂直于第一表面101的垂直摻雜分布圖440，第一表面101包括第一部分pi和鄰接第一部分pi的兩側(cè)的兩個第二部分p2。在第一部分Pl中，摻雜濃度以第一部分Pl內(nèi)的最大值的至多30%變化。鄰接漂移區(qū)136的第二部分p2在漂移區(qū)136的摻雜濃度441超過本體區(qū)120的摻雜濃度并且對本體區(qū)120的摻雜濃度進行補償?shù)牡胤浇Y(jié)束。在第二部分p2中，摻雜濃度低于或高于第一部分pi中的摻雜濃度。第一部分Pl的長度與第一和第二部分PU P2的總長度的比是至少50%。根據(jù)一個實施例，對于本體區(qū)120的垂直延伸的多于50%(例如對于本體區(qū)120的垂直延伸的至少65%或至少80%)而言，本體區(qū)120內(nèi)的偏差是至多15%。
[0090]源區(qū)110、本體區(qū)120和漂移區(qū)132形成寄生npn雙極型晶體管128。在半導體器件500的操作期間，載流子可以累積在本體區(qū)120內(nèi)。強摻雜的本體接觸區(qū)121從本體區(qū)120排出累積的載流子。對于從靠近pn結(jié)的本體區(qū)120的區(qū)域排出到漏區(qū)132的載流子，在去往高摻雜的本體接觸區(qū)121的路徑中寄生電阻129是有效的。電壓降發(fā)生在本體區(qū)120內(nèi)并且可能產(chǎn)生高于閾值電壓的寄生npn雙極型晶體管128的基極電位，從而引起半導體器件500的閉鎖狀況，其中在閾值電壓處寄生npn晶體管128接通。
[0091]與常規(guī)器件相比，本體區(qū)120的高度均勻的垂直和橫向摻雜分布圖顯著地降低寄生電阻129。閉鎖效應的發(fā)生被移位到更高的電流。
[0092]根據(jù)一個實施例，半導體器件500是基于SiC的。針對擴散工藝的溫度預算(其在SiC中為高)可以被顯著地降低。
[0093]圖8涉及制造超結(jié)半導體器件的方法。通過外延在襯底層上生長第一子層(802)。使用對準的低發(fā)散離子注入工藝將第一導電類型的雜質(zhì)注入到第一子層的暴露的第一表面的第一區(qū)段中(804)。關(guān)于對準的低發(fā)散離子注入工藝，主射束方向偏離主晶向(沿著所述主晶向發(fā)生注入離子的溝道效應)至多± I度，例如至多±0.8度、±0.5度、±0.3度或±0.15度。偏差越小，溝道效應越顯著。根據(jù)一個實施例，為溝道效應所選擇的主晶向和主射束方向之間的偏差是O度。
[0094]主射束入射角發(fā)散是至多±0.5度，例如至多±0.3度。根據(jù)一個實施例，主射束入射角發(fā)散是至多±0.15度。通過外延在第一子層上生長第二子層(806)。使用所述對準的低發(fā)散離子注入工藝沿著主晶向在第一區(qū)段的投影中的第二子層的暴露的第一表面的區(qū)段中注入第一導電類型的雜質(zhì)(808)。
[0095]雖然已經(jīng)在此示出并描述了特定實施例，但是本領(lǐng)域普通技術(shù)人員將認識到，在不偏離本發(fā)明的范圍的情況下，多種替換和/或等同實施可以替代所示出和描述的特定實施例。本申請意圖覆蓋在此討論的特定實施例的任何適配或變化。因此，意圖是本發(fā)明僅由權(quán)利要求及其等同物來限定。
【權(quán)利要求】
1.一種制造超結(jié)半導體器件的方法，所述方法包括: 通過外延在襯底層上生長第一子層； 使用對準的低發(fā)散離子注入工藝在第一子層的第一表面的第一區(qū)段中注入第一導電類型的雜質(zhì)，其中主射束方向偏離主晶向至多I度并且主射束入射角發(fā)散是至多±0.5度，其中沿著所述主晶向發(fā)生注入離子的溝道效應； 通過外延在第一子層上生長第二子層；以及 使用所述對準的低發(fā)散離子注入工藝沿著所述主晶向在第一區(qū)段的投影中的第二子層的第一表面的區(qū)段中注入第一導電類型的雜質(zhì)。
2.根據(jù)權(quán)利要求1所述的方法，其中 對于包括所述襯底層的晶片的區(qū)域的至少80%，實現(xiàn)所述主射束方向與所述主晶向之間的至多1度的傾斜以及至多±0.5度的所述主射束入射角發(fā)散，其中沿著所述主晶向發(fā)生注入離子的溝道效應。
3.根據(jù)權(quán)利要求1所述的方法，包括: 在注入雜質(zhì)期間，控制并且再調(diào)節(jié)第一表面和所述主射束方向之間的角度，使得在至多±0.3度的主射束入射角發(fā)散的情況下所述主射束方向與所述主晶向相重合。
4.根據(jù)權(quán)利要求1所述的方法，其中 所述子層具有菱形立方晶格，所述子層的暴露的第一表面與{100}晶面相重合，并且所述主晶向是〈110〉方向。
5.根據(jù)權(quán)利要求1所述的方法，還包括: 將序列重復預定義次數(shù)，所述序列包括通過外延生長子層以及沿著所述主晶向在第一區(qū)段的投影中的所述子層的區(qū)段中注入第一導電類型的雜質(zhì)。
6.根據(jù)權(quán)利要求1所述的方法，其中 注入第一導電類型的雜質(zhì)包括以不同加速電壓的兩個或更多個注入工藝。
7.根據(jù)權(quán)利要求1所述的方法，其中 所述子層被生長為原位摻雜的P型層，并且第一導電類型是η型。
8.根據(jù)權(quán)利要求1所述的方法，其中 所述子層被生長為本征子層。
9.根據(jù)權(quán)利要求8所述的方法，還包括: 在生長第二子層之前，使用所述對準的低發(fā)散離子注入工藝在第一子層的第一表面的第二區(qū)段中注入第二導電類型的雜質(zhì)；以及 使用所述對準的低發(fā)散離子注入工藝在第二區(qū)段的垂直投影中的第二子層的第一表面的區(qū)段中注入第二導電類型的雜質(zhì)。
10.根據(jù)權(quán)利要求9所述的方法，其中 第一導電類型是η型，第二導電類型是P型，第一導電類型的雜質(zhì)是磷原子，并且第二導電類型的雜質(zhì)是硼原子。
11.根據(jù)權(quán)利要求10所述的方法，其中 注入P型的雜質(zhì)包括以每子層的不同加速電壓和/或入射角的至少兩個注入工藝。
12.根據(jù)權(quán)利要求10所述的方法，其中 每子層注入P型的雜質(zhì)包括多于注入η型的雜質(zhì)的至少一個注入工藝。
13.根據(jù)權(quán)利要求10所述的方法，其中 序列被重復至少兩次，所述序列包括通過外延生長子層以及沿著所述主晶向在第一和第二區(qū)段的投影中的所述子層的區(qū)段中注入第一和第二導電類型的雜質(zhì)。
14.根據(jù)權(quán)利要求1所述的方法，其中 所述襯底層是硅或碳化硅襯底。
15.一種超結(jié)半導體器件，包括: 第一導電類型的襯底層；以及 外延層，其鄰接所述襯底層并且包括第一導電類型的第一列和與第一導電類型相反的第二導電類型的第二列，第一和第二列沿著主 晶向從與所述襯底層相對的第一表面延伸到所述外延層中，并且具有垂直于第一表面的垂直摻雜分布圖，其中 第一和第二列中的至少一個的垂直摻雜分布圖包括通過第二部分分開的第一部分，在第一部分的每個中，摻雜濃度以相應第一部分內(nèi)的最大值的至多30%變化，在第二部分中摻雜濃度低于鄰接的第一部分中的摻雜濃度，并且第一部分的總長度與第一和第二部分的總長度的比是至少50%。
16.根據(jù)權(quán)利要求15所述的超結(jié)半導體器件，其中 第一部分的總長度與第一和第二部分的總長度的比是至少80%。
17.根據(jù)權(quán)利要求15所述的超結(jié)半導體器件，其中 在第一部分中，摻雜濃度以至多15%變化。
18.根據(jù)權(quán)利要求15所述的超結(jié)半導體器件，其中 第一部分之間的距離隨著在垂直于第一表面的垂直方向上到第一表面的距離的增加而減小。
19.根據(jù)權(quán)利要求15所述的超結(jié)半導體器件，其中 在第二部分中摻雜濃度低于兩個鄰接的第一部分中的摻雜濃度。
20.根據(jù)權(quán)利要求15所述的超結(jié)半導體器件，其中 第一和第二列這二者的垂直摻雜分布圖包括通過第二部分分開的第一部分，在第一部分中摻雜濃度以至多30%變化，在第二部分中摻雜濃度低于第一部分中的摻雜濃度，并且第一部分的總長度與第一和第二部分的總長度的比是至少50%。
21.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中 對于第一和第二列這二者而言，第一部分的總長度與第一和第二部分的總長度的比是至少80%。
22.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中 在第一和第二列這二者的第一部分中，摻雜濃度以至多15%變化。
23.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中 第一和第二列這二者的第一部分在垂直于第一表面的垂直方向上被相等地間隔開。
24.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中 第二列的垂直分布圖偏離第一列的垂直分布圖，因為第一列的第一部分的長度與第一列的第一和第二部分的總長度的比大于第二列的第一部分的總長度與第二列的第一和第二部分的總長度的比。
25.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中在第一和第二列中的第一部分具有至少1.0微米的垂直延伸。
26.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中 第一列是η型并且第二列是P型，其中η型列的第一部分具有第一平均長度LI，P型列的第一部分具有第二平均長度L2，并且比L1:L2至少為2。
27.根據(jù)權(quán)利要求20所述的超結(jié)半導體器件，其中 第一列是η型并且第二列是P型，以及P型列的第一部分與η型列的第一部分相比具有更大的局部最大值。
28.—種包括半導體本體的半導體器件，包括: 第一導電類型的源區(qū)，其鄰接所述半導體本體的第一表面； 第一導電類型的漂移區(qū)；以及 與第一導電類型相反的第二導電類型的本體區(qū)，所述本體區(qū)將所述源區(qū)與所述漂移區(qū)分開，其中 所述本體區(qū)具有垂直于第一表面的垂直摻雜分布圖，所述垂直摻雜分布圖包括第一部分和分別鄰接第一部分的兩個第二部分，在第一部分中摻雜濃度以相應第一部分內(nèi)的最大值的至多30%變化，在第二部分中摻雜濃度低于或高于第一部分中的摻雜濃度，并且第一部分的總長度與第一和第二部分的總長度的比是至少50%。
29.根據(jù)權(quán)利要求28所述的半導體器件，其中 第一部分的總長度與第一和第二部分的總長度的比是至少80%。
30.根據(jù)權(quán)利要求28所述的半導體器件，其中 在第一部分中摻雜濃度以至多15%變化。
31.根據(jù)權(quán)利要求28所述的半導體器件，其中 由硅或碳化硅SiC來提供所述半導體本體。
【文檔編號】H01L21/265GK103578941SQ201310301838
【公開日】2014年2月12日 申請日期:2013年7月18日 優(yōu)先權(quán)日:2012年7月18日
【發(fā)明者】D.H.富赫斯, R.克內(nèi)夫勒, J.萊文, H-J.舒爾策, W.舒斯特雷德 申請人:英飛凌科技股份有限公司