測(cè)量mos器件側(cè)墻厚度相關(guān)參數(shù)的結(jié)構(gòu)和方法
【專利摘要】本發(fā)明提供一種測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的方法，包括：測(cè)量至少四個(gè)MOS器件陣列中每一個(gè)MOS器件陣列的電阻，其中每個(gè)MOS器件陣列包括：至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻；第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及第三引出部分，將所有MOS器件的柵極連接在一起引出，不同MOS器件陣列彼此之間在器件數(shù)量、溝道長(zhǎng)度和器件間距中至少之一上有所不同而溝道寬度相同；并且每個(gè)MOS器件陣列的第一和第二引出部分具有相同的構(gòu)造；根據(jù)測(cè)量結(jié)果計(jì)算側(cè)墻下電阻的大小。
【專利說明】測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的結(jié)構(gòu)和方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體地說涉及一種測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的結(jié)構(gòu)和方法。

【背景技術(shù)】
[0002]金屬氧化物半導(dǎo)體晶體管包括柵極、位于柵極兩側(cè)襯底中的源極、漏極、柵極下方的導(dǎo)電溝道，以及在所述導(dǎo)電溝道和柵極之間的柵氧化層。在柵極側(cè)壁形成有環(huán)繞柵極的側(cè)墻。一方面，側(cè)墻可以用于保護(hù)柵極；另一方面，柵極可以防止大劑量的源極和漏極注入過于接近導(dǎo)電溝道以至于可能發(fā)生源、漏間導(dǎo)通。
[0003]半導(dǎo)體制造技術(shù)正在向更高的技術(shù)節(jié)點(diǎn)發(fā)展，隨著VLSI (Very Large ScaleIntegrat1n,超大規(guī)模集成電路)技術(shù)中(特別是針對(duì)于鰭形結(jié)構(gòu)或者三柵結(jié)構(gòu)等3-D結(jié)構(gòu))，器件尺寸的不斷減小，導(dǎo)致柵極的尺寸越來越小，柵極下面的襯底中的導(dǎo)電溝道越來越短，因此能夠減小源漏間漏電流的側(cè)墻顯得尤為重要。
[0004]目前需要一種簡(jiǎn)單、有效地測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的方法。


【發(fā)明內(nèi)容】

[0005]在一個(gè)方面，本發(fā)明提供一種測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的方法，包括:
[0006]測(cè)量至少四個(gè)MOS器件陣列中每一個(gè)MOS器件陣列的電阻，其中
[0007]每個(gè)MOS器件陣列包括:至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻；
[0008]第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及
[0009]第三引出部分，將所有MOS器件的柵極連接在一起引出，
[0010]不同MOS器件陣列彼此之間在器件數(shù)量、溝道長(zhǎng)度和器件間距中至少之一上有所不同而溝道寬度相同；并且每個(gè)MOS器件陣列的第一和第二引出部分具有相同的構(gòu)造；
[0011]根據(jù)測(cè)量結(jié)果計(jì)算側(cè)墻下電阻的大小。
[0012]另一方面，本發(fā)明提供一種用于測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的結(jié)構(gòu)，
[0013]包括:
[0014]至少四個(gè)MOS器件陣列，其中
[0015]每個(gè)MOS器件陣列包括:至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻；
[0016]第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及
[0017]第三弓丨出部分，將所有MOS器件的柵極連接在一起引出，其中
[0018]不同MOS器件陣列彼此之間在器件數(shù)量、溝道長(zhǎng)度和器件間距中至少之一上有所不同而溝道寬度相同；并且每個(gè)MOS器件陣列的第一和第二引出部分具有相同的構(gòu)造。
[0019]本發(fā)明實(shí)施例的方法可以簡(jiǎn)單、實(shí)用地檢測(cè)與MOS器件側(cè)墻厚度相關(guān)的參數(shù)。

【專利附圖】

【附圖說明】
[0020]通過閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0021]圖1為根據(jù)本發(fā)明實(shí)施例的測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的方法的流程示意圖；
[0022]圖2為根據(jù)本發(fā)明實(shí)施例的用于測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的測(cè)試結(jié)構(gòu)的一個(gè)【具體實(shí)施方式】的俯視示意圖；
[0023]圖3為根據(jù)圖3所示的測(cè)試結(jié)構(gòu)沿AA’的剖面示意圖；
[0024]附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。

【具體實(shí)施方式】
[0025]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例作詳細(xì)描述。
[0026]下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。
[0027]下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識(shí)到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對(duì)公知組件和處理技術(shù)及工藝的描述以避免不必要地限制本發(fā)明。
[0028]本發(fā)明提供的側(cè)墻厚度檢測(cè)的方法，通過測(cè)量經(jīng)過設(shè)計(jì)的不同的測(cè)試結(jié)構(gòu)，可以獲得各測(cè)試結(jié)構(gòu)的總電阻并從不同測(cè)試結(jié)構(gòu)的總電阻計(jì)算獲得測(cè)試結(jié)構(gòu)中各個(gè)部分分別的電阻值。例如:器件間隔區(qū)電阻、柵下(溝道區(qū))電阻、端電阻和側(cè)墻下電阻。從而可以獲得與側(cè)墻厚度相關(guān)的側(cè)墻下電阻。
[0029]參考圖1，本發(fā)明的實(shí)施例提供一種測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的方法，包括:
[0030]測(cè)量至少四個(gè)MOS器件陣列中每一個(gè)MOS器件陣列的電阻，其中
[0031 ] 每個(gè)MOS器件陣列包括:至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻；
[0032]第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及
[0033]第三引出部分，將所有MOS器件的柵極連接在一起引出，
[0034]不同MOS器件陣列彼此之間在器件數(shù)量、溝道長(zhǎng)度和器件間距中至少之一上有所不同而溝道寬度相同；并且每個(gè)MOS器件陣列的第一和第二引出部分具有相同的構(gòu)造；
[0035]根據(jù)測(cè)量結(jié)果計(jì)算側(cè)墻下電阻的大小。
[0036]參考圖2到圖3，根據(jù)本發(fā)明的一個(gè)實(shí)施例，每個(gè)MOS器件陣列包括:
[0037]在半導(dǎo)體襯底上的至少一個(gè)有源區(qū)(100);
[0038]至少兩個(gè)等間距排列的柵極(200)，位于所述半導(dǎo)體襯底之上，垂直于所述有源區(qū)
(100)，并由柵極連接部連接；
[0039]側(cè)墻(210)，位于每個(gè)柵極(200)的兩側(cè)；
[0040]第一和第二接觸插塞(300)，分別將所述有源區(qū)(100)的兩側(cè)引出；
[0041]第一和第二金屬布線(400)，分別連接所述第一和第二接觸插塞(300)；
[0042]第三接觸插塞，將所述柵極連接部引出；
[0043]第三金屬布線(400 )，連接所述第二接觸金屬(300 )。
[0044]下面參考圖1，結(jié)合圖2到圖3的測(cè)試結(jié)構(gòu)，詳細(xì)描述本發(fā)明的方法。
[0045]步驟S1I，測(cè)量至少四個(gè)MOS器件陣列中每一個(gè)MOS器件陣列的電阻。
[0046]每個(gè)MOS器件陣列包括:至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻；
[0047]第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及
[0048]第三引出部分，將所有MOS器件的柵極連接在一起引出。
[0049]圖2和圖3示出了一個(gè)示例性的MOS器件陣列的俯視圖和剖視圖，在其他實(shí)施例中，MOS器件陣列也可以有不同的構(gòu)造。如圖所示，該實(shí)施例中的MOS器件陣列包括:在半導(dǎo)體襯底上的至少一個(gè)有源區(qū)100，本實(shí)施例中示出6個(gè)等間距排列的有源區(qū)100。在其他實(shí)施例中，可以有更多或者更少的有源區(qū)。至少兩個(gè)等間距排列的柵極200，位于所述半導(dǎo)體襯底之上，垂直于所述有源區(qū)100，并由柵極連接部201連接。側(cè)墻210，位于每個(gè)柵極200的兩側(cè)。第一和第二接觸插塞300、301，分別將所述有源區(qū)100的兩側(cè)引出；第一和第二金屬布線400、401，分別連接所述第一和第二接觸插塞300、301 ;第三接觸插塞500，將所述柵極連接部引出；第三金屬布線600，連接所述第三接觸插塞500。
[0050]在圖2和圖3示出的結(jié)構(gòu)中，每個(gè)柵極200和有源區(qū)100交叉的位置形成一個(gè)MOS晶體管。由于MOS晶體管寬度方向即柵極200延伸的方向上有源區(qū)100數(shù)量的增加主要是為了增加檢測(cè)電流，因此，在功效上可以將同一柵極200覆蓋多個(gè)有源區(qū)100形成的多個(gè)MOS晶體管視為一個(gè)大的MOS晶體管。本領(lǐng)域技術(shù)人員可以理解，僅一個(gè)延伸的有源區(qū)100也可以實(shí)施本發(fā)明。
[0051]不同柵極200形成的MOS晶體管(或者上文所述的大的MOS晶體管)等間距排列，具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極200兩側(cè)的相同寬度的側(cè)墻。
[0052]如圖3所示，第一接觸插塞300、第一金屬布線400和最右側(cè)MOS器件的漏區(qū)構(gòu)成第一引出部分。第二接觸插塞301、第二金屬布線401和最左側(cè)MOS器件的源區(qū)構(gòu)成第二引出部分。第一和第二引出部分分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出。
[0053]柵極連接部201、第三接觸插塞500和第三金屬布線600構(gòu)成第三引出部分，將所有MOS器件的柵極連接在一起引出。在如下所述的測(cè)量中，第三引出部分施加相同的大于閾值電壓的電壓值，并測(cè)量工作在線性區(qū)時(shí)MOS器件陣列從第一引出部分到第二引出部分的電阻。
[0054]如圖3所示，該MOS器件陣列的總電阻Rtrtal包括第一引出部分和第二引出部分的電阻Rend，MOS器件之間的間隔區(qū)的電阻Rsd，柵下電阻Rug，以及與MOS器件的側(cè)墻厚度相關(guān)的參數(shù)側(cè)墻下電阻Rspac;CT。
[0055]本發(fā)明的實(shí)施例通過測(cè)量經(jīng)過設(shè)計(jì)的不同的MOS器件陣列，獲得各MOS器件陣列的總電阻。不同的MOS器件陣列可以在MOS器件的溝道長(zhǎng)度、MOS器件之間的間距和MOS器件的數(shù)量上有所不同。并從不同MOS器件陣列的總電阻計(jì)算獲得測(cè)試結(jié)構(gòu)中各個(gè)部分分別的電阻值。例如:隨器件間隔而變化的器件間隔區(qū)電阻Rsd、隨溝道長(zhǎng)度變化的柵下(溝道區(qū))電阻Rug、第一引出部分和第二引出部分的電阻Rmd和與MOS器件的側(cè)墻厚度相關(guān)的參數(shù)側(cè)墻下電阻Rspac;CT。
[0056]一般而言，上述MOS器件陣列的總電阻Rtotal可以寫為如下公式:
[0057]Rtotal=2*Rend+ (N-l) *Rsd+N*Rug+2*N*Rsp紐(I)
[0058]其中，N為MOS器件陣列中MOS器件或者上述的“大MOS器件”的個(gè)數(shù)。也即柵極200的個(gè)數(shù)。例如，圖2和圖3中示出5個(gè)柵極。通過設(shè)計(jì)，保持Rmd不變，例如保持第一和第二引出部分的構(gòu)造不變，而改變Rsd，例如通過改變MOS器件的間距D ;改變Rug，例如通過改變MOS器件的溝道長(zhǎng)度L ;和/或改變柵極的數(shù)量N，可以通過擬合測(cè)試數(shù)據(jù)而獲得固定不變的與側(cè)墻厚度相關(guān)的電阻值Rspac;CT。
[0059]對(duì)于不同的MOS器件陣列，保持第一和第二引出部分的構(gòu)造不變，且在測(cè)試過程中使用相同的柵極電壓和第一和第二引出部分的偏壓(例如使器件始終工作在線性區(qū))。在公式(I)中2*Rmd為常數(shù)。由于同一芯片上側(cè)墻厚度基本相同，因此2*N*Rspac;OT也為常數(shù)。Rsd為器件間距D的線性函數(shù)Rsd=rsd*D ；Rug為溝道長(zhǎng)度L的線性函數(shù)Rug=rug*L，公式(I)可以改寫為:
[0_] Rtotai=2*Rend+ (N-1) *rsd*D+N*rug*L+2*N*Rsp咖r (2)
[0061]其中柵極數(shù)量N，器件間距D和溝道長(zhǎng)度L都是可以獲知的設(shè)計(jì)參數(shù)。因此，為求解Rmd，rsd, rug,和Rspa_只需測(cè)量至少四個(gè)MOS器件陣列的電阻，這些MOS器件陣列彼此之間在器件數(shù)量(本申請(qǐng)中在存在多個(gè)有源區(qū)的情況下指柵極數(shù)量)、器件間距和溝道長(zhǎng)度至少之一上存在不同，而其他參數(shù)相同。
[0062]步驟S102，根據(jù)測(cè)量結(jié)果計(jì)算側(cè)墻下電阻的大小。具體來說可以根據(jù)測(cè)量結(jié)果例如至少四個(gè)MOS器件陣列中每個(gè)MOS器件陣列的總電阻Rtotall, Rtrtal2, Rtotal3, Rt0tal4等等和每個(gè)MOS器件陣列的已知參數(shù)器件數(shù)量、器件間距和溝道長(zhǎng)度％、D1, L1, N2, D2, L2, N3> D3、L3,N4、D4、L4等等，求解由公式(2)獲得的至少四個(gè)方程，獲得參數(shù)Rmd，rsd，rug，和Rspacra。
[0063]根據(jù)本發(fā)明的實(shí)施例，可以有效地檢測(cè)與側(cè)墻的厚度相關(guān)的參數(shù)，即側(cè)墻下電阻
D
spacer°
[0064]雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。
[0065]此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的方法，包括: 測(cè)量至少四個(gè)MOS器件陣列中每一個(gè)MOS器件陣列的電阻，其中 每個(gè)MOS器件陣列包括:至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻； 第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及 第三引出部分，將所有MOS器件的柵極連接在一起引出， 不同MOS器件陣列彼此之間在器件數(shù)量、溝道長(zhǎng)度和器件間距中至少之一上有所不同而溝道寬度相同；并且每個(gè)MOS器件陣列的第一和第二引出部分具有相同的構(gòu)造； 根據(jù)測(cè)量結(jié)果計(jì)算側(cè)墻下電阻的大小。
2.根據(jù)權(quán)利要求1所述的方法，其中每個(gè)MOS器件陣列包括: 在半導(dǎo)體襯底上的至少一個(gè)有源區(qū)(100)； 至少兩個(gè)等間距排列的柵極(200)，位于所述半導(dǎo)體襯底之上，垂直于所述有源區(qū)(100)，并由柵極連接部連接； 側(cè)墻(210)，位于每個(gè)柵極(200)的兩側(cè)； 第一和第二接觸插塞(300，301)，分別將所述有源區(qū)(100)的兩側(cè)引出； 第一和第二金屬布線(400，401 )，分別連接所述第一和第二接觸插塞(300，301)； 第三接觸插塞(500)，將所述柵極連接部引出； 第三金屬布線(600 )，連接所述第三接觸插塞(500 )。
3.一種用于測(cè)量MOS器件側(cè)墻厚度相關(guān)參數(shù)的結(jié)構(gòu)，包括: 至少四個(gè)MOS器件陣列，其中 每個(gè)MOS器件陣列包括:至少兩個(gè)等間距排列的MOS器件，所述MOS器件具有相同的溝道寬度和長(zhǎng)度，并且都包括位于柵極兩側(cè)的相同寬度的側(cè)墻； 第一和第二引出部分，分別將MOS器件陣列最外側(cè)的兩個(gè)MOS器件的源區(qū)或漏區(qū)引出；以及 第三弓丨出部分，將所有MOS器件的柵極連接在一起引出，其中不同MOS器件陣列彼此之間在器件數(shù)量、溝道長(zhǎng)度和器件間距中至少之一上有所不同而溝道寬度相同；并且每個(gè)MOS器件陣列的第一和第二引出部分具有相同的構(gòu)造。
4.根據(jù)權(quán)利要求3所述的結(jié)構(gòu)，其中每個(gè)MOS器件陣列包括: 在半導(dǎo)體襯底上的至少一個(gè)有源區(qū)(100)； 至少兩個(gè)等間距排列的柵極(200)，位于所述半導(dǎo)體襯底之上，垂直于所述有源區(qū)(100)，并由柵極連接部連接； 側(cè)墻(210)，位于每個(gè)柵極(200)的兩側(cè)； 第一和第二接觸插塞(300，301)，分別將所述有源區(qū)(100)的兩側(cè)引出； 第一和第二金屬布線(400，401 )，分別連接所述第一和第二接觸插塞(300，301)； 第三接觸插塞(500)，將所述柵極連接部引出； 第三金屬布線(600 )，連接所述第三接觸插塞(500 )。
【文檔編號(hào)】H01L23/544GK104280614SQ201310286669
【公開日】2015年1月14日 申請(qǐng)日期:2013年7月9日 優(yōu)先權(quán)日:2013年7月9日
【發(fā)明者】梁擎擎, 鐘匯才, 朱慧瓏, 葉甜春 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所