半導(dǎo)體器件和鰭式場效應(yīng)晶體管的形成方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件和鰭式場效應(yīng)晶體管的形成方法。在所述半導(dǎo)體器件的形成方法中，半導(dǎo)體襯底的器件密集區(qū)上的半導(dǎo)體材料層表面位置高于器件稀疏區(qū)上的半導(dǎo)體材料層位置，因而在器件稀疏區(qū)上的半導(dǎo)體材料層上覆蓋掩膜層，向密集區(qū)上部分厚度的半導(dǎo)體材料層內(nèi)注入離子形成離子注入?yún)^(qū)域，之后去除所述離子注入?yún)^(qū)域。其中，在注入離子后，改變了離子注入?yún)^(qū)域內(nèi)的半導(dǎo)體材料特性，使半導(dǎo)體材料層的離子注入?yún)^(qū)域與非離子注入?yún)^(qū)域的性質(zhì)發(fā)生差異，進而在后續(xù)去除離子注入?yún)^(qū)域的過程中，對非離子注入?yún)^(qū)域的半導(dǎo)體材料層幾乎不產(chǎn)生影響，從而使最終獲得的器件稀疏區(qū)和密集區(qū)的半導(dǎo)體材料層的高度接近一致，提高半導(dǎo)體器件的性能。
【專利說明】半導(dǎo)體器件和鰭式場效應(yīng)晶體管的形成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體形成領(lǐng)域，尤其是涉及一種半導(dǎo)體器件的形成方法和鰭式場效 應(yīng)晶體管的形成方法。

【背景技術(shù)】
[0002] 隨著集成電路(簡稱1C)制造技術(shù)的飛速發(fā)展，尤其是進入亞微特征尺寸領(lǐng)域后， 傳統(tǒng)集成電路尺寸不斷縮小，半導(dǎo)體元件的尺寸也須相應(yīng)變小。
[0003] 然而，如M0S晶體管通過在柵極施加電壓，調(diào)節(jié)通過溝道區(qū)域的電流來產(chǎn)生開關(guān) 信號，但當(dāng)半導(dǎo)體技術(shù)進入45納米以下節(jié)點時，傳統(tǒng)的平面式M0S晶體管對溝道電流的控 制能力變?nèi)?，造成嚴重的漏電流。常?guī)的M0S晶體管已經(jīng)無法滿足對器件性能的需求，多柵 器件作為常規(guī)器件的替代得到了廣泛的關(guān)注。
[0004] 鰭式場效應(yīng)晶體管（Fin FET)是一種新興的多柵器件。參考圖1所示，常規(guī)的 FinFET包括：半導(dǎo)體襯底1 ;位于半導(dǎo)體襯底1上的鰭片3 ;位于半導(dǎo)體襯底1上的氧化層 2 ;依次位于氧化層2表面且橫跨鰭片3的柵介質(zhì)層(未示出）和柵極4 ;位于鰭片3兩側(cè)的 鰭間側(cè)墻6 ;位于柵極4兩側(cè)的柵極側(cè)墻5 ;位于柵極4及柵極側(cè)墻5兩側(cè)鰭片3內(nèi)的源/ 漏極31。
[0005] 對于Fin FET，鰭片14的頂部以及兩側(cè)的側(cè)壁與柵極相接觸的部分都成為溝道 區(qū)，即具有多個柵，有利于增大驅(qū)動電流，改善器件性能。
[0006] 請結(jié)合參考圖2所示，F(xiàn)inFET的制備工藝如下：
[0007] 在半導(dǎo)體襯底1上方形成多個鰭片3 ;在半導(dǎo)體襯底1上方形成氧化層2,其中所 述多個鰭片3上端露出所述氧化層2 ;在所述鰭片3與氧化層2上方依此形成柵極介電層 (一般采用高K介質(zhì)層）和半導(dǎo)體材料層，以CMP (化學(xué)機械研磨工藝）調(diào)整所述半導(dǎo)體材料 層厚度，后續(xù)用以形成柵極或偽柵極。再之后在所述鰭片3以及半導(dǎo)體材料層4兩側(cè)形成 如圖1所示的柵極側(cè)墻6和鰭間側(cè)墻5,并通過離子注入等方式形成源漏極。
[0008] 現(xiàn)有在FinFET的制備過程中，在柵極材料層4經(jīng)研磨工藝后，其表面41各部分出 現(xiàn)大幅度的凹凸缺陷，高度落差大，該缺陷直接影響后續(xù)的半導(dǎo)體器件制備工序，并影響最 終形成的半導(dǎo)體器件的性能。


【發(fā)明內(nèi)容】

[0009] 本發(fā)明解決的問題是在鰭式場效應(yīng)晶體管制備過程中，經(jīng)研磨后的半導(dǎo)體材料的 各部分高度落差大。
[0010] 為解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件的形成方法，包括：
[0011] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括器件密集區(qū)和器件稀疏區(qū)；
[0012] 在半導(dǎo)體襯底上方形成半導(dǎo)體材料層，所述器件稀疏區(qū)上的所述半導(dǎo)體材料層上 表面位置低于所述器件密集區(qū)上的所述半導(dǎo)體材料層上表面位置；
[0013] 在所述器件稀疏區(qū)的半導(dǎo)體材料層上形成掩膜層；
[0014] 向所述器件密集區(qū)的部分厚度的半導(dǎo)體材料層中注入離子，形成離子注入?yún)^(qū)域；
[0015] 去除所述器件稀疏區(qū)的所述掩膜層后，去除所述器件密集區(qū)的所述離子注入?yún)^(qū) 域。
[0016] 可選地，所述離子注入?yún)^(qū)域的底部位置與所述器件稀疏區(qū)的半導(dǎo)體材料層表面的 高度差為±80埃。
[0017] 可選地，所述離子包括0、C、N、H、In、B、Sb或P。
[0018] 可選地，去除所述離子注入?yún)^(qū)域的方法為CMP。
[0019] 可選地，所述CMP采用的研磨漿液對于所述離子注入?yún)^(qū)域和離子注入?yún)^(qū)域之外的 所述半導(dǎo)體材料層的研磨選擇比大于4。
[0020] 本發(fā)明還提供了一種鰭式場效應(yīng)晶體管的形成方法，包括：
[0021] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括鰭片區(qū)和低位區(qū)；
[0022] 在所述半導(dǎo)體襯底上形成氧化層，所述鰭片區(qū)域內(nèi)的鰭片的上端露出所述氧化 層；
[0023] 在所述氧化層和所述鰭片上形成柵介質(zhì)層；
[0024] 在柵介質(zhì)層上方形成半導(dǎo)體材料層；
[0025] 所述鰭片區(qū)的所述半導(dǎo)體材料層的上表面位置高于低位區(qū)的半導(dǎo)體材料層的上 表面位置；
[0026] 在所述低位區(qū)的半導(dǎo)體材料層上覆蓋掩膜層；
[0027] 向所述鰭片區(qū)的部分厚度的半導(dǎo)體材料層中注入離子，形成離子注入?yún)^(qū)域；
[0028] 去除所述光刻膠層后，除去所述離子注入?yún)^(qū)域。
[0029] 可選地，所述離子注入?yún)^(qū)域的底部位置與所述低位區(qū)的半導(dǎo)體材料層表面的高度 差為±80埃。
[0030] 可選地，所述離子包括0、C、N、H、In、B、Sb或P。
[0031] 可選地，露出所述氧化層的所述鰭片的高度為500?700埃。
[0032] 可選地，所述半導(dǎo)體材料層的厚度為2000?5000埃。
[0033] 可選地，所述離子注入?yún)^(qū)域的深度為500?1000埃。
[0034] 可選地，所述離子的注入劑量為1. 0xl015/cm2?5. 0xl02°/cm2。
[0035] 可選地，所述離子的注入能量為5KeV?200KeV。
[0036] 可選地，除去所述離子注入?yún)^(qū)域的方法為CMP。
[0037] 可選地，所述CMP采用的研磨漿液對于所述離子注入?yún)^(qū)域和離子注入?yún)^(qū)域之外的 所述半導(dǎo)體材料層的研磨選擇比大于4。
[0038] 可選地，所述半導(dǎo)體材料層的材質(zhì)為多晶硅。
[0039] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：
[0040] 本技術(shù)方案中，由于器件稀疏區(qū)(低位區(qū)）的半導(dǎo)體材料層表面高度低于器件密集 區(qū)(鰭片區(qū))，因此先在半導(dǎo)體襯底器件稀疏區(qū)的半導(dǎo)體材料層上覆蓋掩膜層，然后向半導(dǎo) 體襯底器件密集區(qū)上部分厚度的半導(dǎo)體材料層內(nèi)注入離子形成離子注入?yún)^(qū)域。在注入離子 后，改變了被離子注入的半導(dǎo)體材料層的特性，使半導(dǎo)體材料層的離子注入?yún)^(qū)域與非離子 注入?yún)^(qū)域的性質(zhì)發(fā)生差異，從而在后續(xù)去除離子注入?yún)^(qū)域的過程中，對非離子注入?yún)^(qū)域的 半導(dǎo)體材料層幾乎不產(chǎn)生影響，進而使最終獲得的器件稀疏區(qū)和密集區(qū)的半導(dǎo)體材料層的 高度接近一致，提高半導(dǎo)體器件的性能。
[0041] 進一步地，本方案中，采用CMP工藝去除半導(dǎo)體材料層中的離子注入?yún)^(qū)域，且所用 的研磨漿液對于所述離子注入?yún)^(qū)域和離子注入?yún)^(qū)域之外的所述半導(dǎo)體材料層的研磨選擇 比大于4,從而在研磨去除離子注入?yún)^(qū)域時，可有效避免未注入離子的半導(dǎo)體材料層受到過 度腐蝕，使得在去除所述離子注入?yún)^(qū)域后，所獲得的器件稀疏區(qū)和密集區(qū)的半導(dǎo)體材料層 的高度接近一致。此外，上述方案還可有效控制CMP工藝的研磨終點位置，以提高研磨后的 半導(dǎo)體材料層厚度的精確度。

【專利附圖】

【附圖說明】
[0042] 圖1現(xiàn)有轄式場效應(yīng)晶體管的結(jié)構(gòu)不意圖；
[0043] 圖2為圖1中鰭式場效應(yīng)晶體管的制備過程示意圖；
[0044] 圖3至圖7是本發(fā)明的實施例1提供的半導(dǎo)體器件的形成方法的示意圖。

【具體實施方式】
[0045] 正如【背景技術(shù)】中所述，在鰭式場效應(yīng)晶體管制備過程中，經(jīng)研磨層工藝后的柵極 材料表面會出現(xiàn)較大幅度的凹凸缺陷，從而影響后續(xù)半導(dǎo)體器件的制備工序以及最終形成 的半導(dǎo)體器件的性能。
[0046] 造成該缺陷的原因可能是，參考圖2所示，所述鰭片3凸起于所述半導(dǎo)體襯底1表 面，因而在所述半導(dǎo)體襯底1上方形成的半導(dǎo)體材料層在研磨前具有明顯的凸起部位(可 參考圖3中的半導(dǎo)體材料層140的凸起150)，而且在鰭式場效應(yīng)晶體管制備過程中，在一 半導(dǎo)體襯底上往往同時形成有眾多的鰭片3,基于所述鰭片3的特殊結(jié)構(gòu)以及半導(dǎo)體襯底1 上的鰭片3排列的密度差異，所形成的半導(dǎo)體材料層表面的凹凸現(xiàn)象明顯?，F(xiàn)有的CMP往 往對半導(dǎo)體襯底各部分同時進行研磨，而基于研磨前半導(dǎo)體材料層表面明顯的凹凸差異， 導(dǎo)致了研磨后的半導(dǎo)體材料層表面的凹凸缺陷。
[0047] 針對上述諸如在鰭式場效應(yīng)晶體管制備過程中，常規(guī)的研磨工藝研磨表面凹凸現(xiàn) 象明顯的半導(dǎo)體材料層以獲得特定厚度的半導(dǎo)體材料層后，獲得的半導(dǎo)體材料層的表面各 區(qū)域表面的高度落差大，無法滿足半導(dǎo)體制備工藝中對于材料層表面的平整度要求，并由 此造成后續(xù)獲得的半導(dǎo)體器件的性能缺陷。本發(fā)明提供了一種半導(dǎo)體器件的形成方法和鰭 式場效應(yīng)晶體管的形成方法。
[0048] 在半導(dǎo)體器件的形成方法中，在半導(dǎo)體襯底上方形成半導(dǎo)體材料層后，在半導(dǎo)體 襯底的器件密集區(qū)的半導(dǎo)體材料層表面位置高于器件稀疏區(qū)的半導(dǎo)體材料層表面位置；在 器件稀疏區(qū)的半導(dǎo)體材料層表面覆蓋一層掩膜層，并向未覆蓋掩膜層的器件密集區(qū)的部分 厚度的半導(dǎo)體材料層內(nèi)注入離子，形成離子注入?yún)^(qū)域，以改變離子注入?yún)^(qū)域內(nèi)的半導(dǎo)體材 料層的特性，使得半導(dǎo)體材料層的離子注入?yún)^(qū)域和非離子注入?yún)^(qū)域的性質(zhì)發(fā)生差異，從而 在后續(xù)去除所述離子注入?yún)^(qū)域時，對非離子注入?yún)^(qū)域的半導(dǎo)體材料層幾乎不產(chǎn)生影響，進 而使最終獲得的器件稀疏區(qū)和密集區(qū)的半導(dǎo)體材料層的高度接近一致，從而提高制得的半 導(dǎo)體器件的性能。
[0049] 進一步地，在以CMP工藝研磨去除所述離子注入?yún)^(qū)域時，可采用對于所述離子注 入?yún)^(qū)域和離子注入?yún)^(qū)域之外的所述半導(dǎo)體材料層的研磨選擇比較大的研磨漿液，從而在去 除所述離子注入?yún)^(qū)域時，避免對非注入離子區(qū)域的半導(dǎo)體材料層產(chǎn)生較大影響，從而使得 研磨后的器件密集區(qū)和稀疏區(qū)的半導(dǎo)體材料層表面高度接近一致的同時，還可精確控制所 述半導(dǎo)體材料層的研磨終點，以保證研磨后獲得的半導(dǎo)體材料層的厚度。
[0050] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面以在鰭式場效應(yīng)晶 體管制備過程中，對于半導(dǎo)體材料層表面平整化工藝為例，結(jié)合附圖對本發(fā)明的具體實施 方式做詳細的說明。
[0051] 本實施例鰭式場效應(yīng)晶體管的形成方法包括：
[0052] 參考圖3所示，提供半導(dǎo)體襯底100,所述半導(dǎo)體襯底包括凸起的鰭片120。
[0053] 所述半導(dǎo)體襯底100可以為硅襯底，也可以是鍺、鍺硅、砷化鎵襯底或絕緣體上硅 襯底，常見的半導(dǎo)體襯底均可作為本實施例中的半導(dǎo)體襯底。
[0054] 本實施例中的半導(dǎo)體襯底200可選為硅襯底。
[0055] 所述鰭片120與所述半導(dǎo)體襯底100 -體成型，所述鰭片120可通過刻蝕半導(dǎo)體 襯底形成，其過程在此不再贅述。
[0056] 所述半導(dǎo)體襯底100上包括多個呈凸起狀的鰭片120,且所述多個鰭片120密集地 聚集于所述半導(dǎo)體襯底100的一側(cè)，為了便于描述，將所述半導(dǎo)體導(dǎo)體襯底100上，密集地 設(shè)有所述鰭片120的部分定義為I區(qū)（S卩，器件密集區(qū))，而未設(shè)有所述鰭片120的部分定義 為II區(qū)（即，器件稀疏區(qū)）。
[0057] 請繼續(xù)參考圖3所示，在所述半導(dǎo)體襯底100上形成氧化層110,所述鰭片120頂 端露出所述氧化層120 ;在所述氧化層110以及露出所述氧化層110的鰭片120上形成柵 介質(zhì)層130 ;之后在所述柵介質(zhì)層130上沉積半導(dǎo)體材料層140。
[0058] 基于所述鰭片120的存在，在半導(dǎo)體襯底100的I區(qū)的所述半導(dǎo)體材料層140上 包括多個凸起150,所述I區(qū)上的半導(dǎo)體材料層140的表面位置明顯高于II區(qū)上的所述半 導(dǎo)體材料層140的表面位置。
[0059] 本實施例中，露出所述氧化層10的鰭片120的凸起高度hi為500?700埃。
[0060] 本實施例中，所述氧化層110的材質(zhì)可選為二氧化硅，形成方法可選為CVD (化學(xué) 氣相沉積法)，所述氧化層110后續(xù)用于形成STI (淺溝道隔離）。
[0061] 所述柵介質(zhì)層130可選為二氧化硅層或是高K柵介質(zhì)層，所述高k柵介質(zhì)層的材 料為Hf0 2、Al203、Zr02、HfSi0、HfSi0N、HfTa0和HfZrO。所述柵介質(zhì)層130的形成方法可選 為 CVD。
[0062] 所述半導(dǎo)體材料層140多晶硅層或是單晶硅層等，具體材料可根據(jù)半導(dǎo)體器件形 成的實際工藝確定。如在后柵（last gate)工藝中，所述半導(dǎo)體材料層140則可選為多晶 硅層。所述半導(dǎo)體材料層的形成工藝可以是CVD工藝，或是PVD工藝。具體工藝在此不再 贅述。
[0063] 本實施中，所述半導(dǎo)體材料層140的高度h2可選為2000?5000埃。
[0064] 本實施例中，所述柵介質(zhì)層130為二氧化硅層，所述半導(dǎo)體材料層140為多晶硅 層，形成工藝均采用CVD。
[0065] 參考圖4所示，在所述半導(dǎo)體襯底100的II區(qū)上的半導(dǎo)體材料層上覆蓋掩膜層 160。
[0066] 本實施例中，所述掩膜層160的材質(zhì)為光阻材料，其形成工藝為曝光、顯影等工 藝，在此不再贅述。
[0067] 參考圖5所示，以所述掩膜層160為掩膜，向所述半導(dǎo)體襯底100的I區(qū)上的半導(dǎo) 體材料層140 (即未覆蓋掩膜層160的部分半導(dǎo)體材料層140)中注入特定劑量的離子，形 成離子注入?yún)^(qū)域143,改變所述離子注入?yún)^(qū)域143中的半導(dǎo)體材料層140的特性。
[0068] 本實施例中，向所述I區(qū)上的半導(dǎo)體材料層140中注入的離子可選為：0、C、N、H、 In、B、Sb 或 P。
[0069] 值得注意的是，在本發(fā)明其余的實施例中，還可向所述半導(dǎo)體材料層140內(nèi)注入 其他的離子，以形成所述離子注入?yún)^(qū)域143,只要可改變所述離子注入?yún)^(qū)域內(nèi)的半導(dǎo)體材料 層160特性的離子均在本發(fā)明的保護范圍內(nèi)。
[0070] 所述離子注入?yún)^(qū)域143的底部位置與所述半導(dǎo)體襯底100的II區(qū)上的半導(dǎo)體材 料層140的表面的位置的高度差為±80,即所述離子注入?yún)^(qū)域143的深度h3,與所述半導(dǎo) 體材料層Π 區(qū)142表面至所述離子注入?yún)^(qū)域143頂端的距離h4 (即圖3所示的所述半導(dǎo) 體材料層140最低處至所半導(dǎo)體材料層140的頂端的距離）的差的絕對值，| h4-h3 | =80 埃。如在后續(xù)以CMP去除離子注入?yún)^(qū)域143過程中，采用的研磨液可能會對未注入離子區(qū) 域的半導(dǎo)體材料層140產(chǎn)生微弱的腐蝕，此時根據(jù)最終所要形成的半導(dǎo)體材料層140的厚 度，通過調(diào)節(jié)h3和h4的高度差，可在去除所述離子注入?yún)^(qū)域143后，稍稍去除一部分的II 區(qū)上的半導(dǎo)體材料層140,從而降低去除后的所述I區(qū)上的半導(dǎo)體材料層140和所述II區(qū) 上的半導(dǎo)體材料層140的高度落差，優(yōu)化所述半導(dǎo)體材料層140整體平整度。
[0071] 本實施例中，所述離子注入?yún)^(qū)域143囊括了所述半導(dǎo)體材料層140上的凸起150， 且所述離子注入?yún)^(qū)域143的底部位置優(yōu)選與所述II區(qū)上的半導(dǎo)體材料層140區(qū)表面的位 置齊平，即h4=h3。
[0072] 本實施例中，離子注入?yún)^(qū)域143形成的具體工藝包括：
[0073] 在形成所述掩膜層160后，以5KeV?200KeV的離子注入能量向所述半導(dǎo)體襯底 100的I區(qū)上的半導(dǎo)體材料層140內(nèi)注入劑量為1. 0xl015/cm2?5. 0xl02°/cm2的離子，以形 成所述離子注入?yún)^(qū)域143。所述離子注入?yún)^(qū)域143的深度h3為500?1000A。
[0074] 值得注意的是，所述離子注入?yún)^(qū)域143的深度與所述鰭片120結(jié)構(gòu)（鰭片120的 高度，露出所述氧化層110的凸起部位高度)、所述半導(dǎo)體材料層140結(jié)構(gòu)(包括半導(dǎo)體襯底 100上I區(qū)和II區(qū)上半導(dǎo)體材料層140的范圍和高度和II區(qū)上半導(dǎo)體材料層140的范圍 和高度)，以及后續(xù)所要形成的半導(dǎo)體器件結(jié)構(gòu)相關(guān)。所述離子注入?yún)^(qū)域143的具體深度調(diào) 節(jié)可通過調(diào)節(jié)所述離子注入的能量實現(xiàn)，且通過調(diào)節(jié)離子注入的劑量可有效調(diào)節(jié)后續(xù)研磨 所述離子注入?yún)^(qū)域143中的離子濃度，從而在后續(xù)以CMP去除離子注入?yún)^(qū)域143時，可根據(jù) 最終所要形成的半導(dǎo)體材料厚度，調(diào)節(jié)離子注入?yún)^(qū)域143和非離子注入?yún)^(qū)域的半導(dǎo)體材料 層140的研磨速率比，在確保最終得到的I區(qū)上的半導(dǎo)體材料層140和II區(qū)上的半導(dǎo)體材 料層140高度接近一致的同時，提高研磨效率。調(diào)整離子注入能量和劑量的工藝是本領(lǐng)域 較成熟工藝，在此不再贅述。
[0075] 本實施例中，可通過形成所述鰭片120露出所述氧化層110的高度hl，所述半導(dǎo) 體材料層140的厚度，調(diào)節(jié)注入所述半導(dǎo)體材料層140中的離子劑量和注入離子的能量，使 得形成的所述離子注入?yún)^(qū)域143的底部位置與所述II區(qū)上的半導(dǎo)體材料層140表面齊平， 即：h3=h4。
[0076] 參考圖6,以濕法刻蝕工藝去除所述述掩膜層160。
[0077] 參考圖7所示，以化學(xué)研磨工藝（CMP)去除所述離子注入?yún)^(qū)域143,露出所述離子 注入?yún)^(qū)域143下方未摻雜離子的半導(dǎo)體材料層140。
[0078] 本實施中，所述CMP工藝中所采用的研磨漿液對于所述離子注入?yún)^(qū)域143和未摻 雜離子的所述半導(dǎo)體材料層140的研磨選擇比大于4。從而在徹底去除所述離子注入?yún)^(qū)域 134后，不會對所述離子注入?yún)^(qū)域143下方和II區(qū)上的半導(dǎo)體材料層140造成較大磨損，在 確保I區(qū)上的半導(dǎo)體材料層140和II區(qū)上的半導(dǎo)體材料層140的高度接近一致的同時，有 效控制研磨終點，避免未摻雜的半導(dǎo)體材料層140受到不必要損失，確保研磨后的所述半 導(dǎo)體材料層140的厚度。
[0079] 本實施例中，可選用主要組分為Η202, Κ0Η的研磨漿液，其對于離子注入?yún)^(qū)域143和 非離子注入?yún)^(qū)域143的半導(dǎo)體材料層具有較大的刻蝕選擇比。
[0080] 本實施例中，基于所述離子注入?yún)^(qū)域143的底部位置與所述II區(qū)上的半導(dǎo)體材料 層140表面齊平，在去除所述離子注入?yún)^(qū)域143后，I區(qū)上的半導(dǎo)體材料層140表面高度和 II區(qū)上的半導(dǎo)體材料層140的表面高度接近一致，且II區(qū)上的半導(dǎo)體材料層140幾乎未受 到研磨損失，獲得的所述半導(dǎo)體材料層140的上平整度較好。
[0081] 可選方案中，在完成所述離子注入?yún)^(qū)域143研磨后，可根據(jù)后續(xù)所要形成的柵極 (或是偽柵極厚度）再一次采用CMP工藝研磨獲得的半導(dǎo)體材料層144表面，以精確所述半 導(dǎo)體材料層144的厚度，同時還可起到優(yōu)化研磨后獲得的半導(dǎo)體材料層144表面平整度的 效果。
[0082] 下表1為向所述半導(dǎo)體材料層中注入特定量P離子以形成離子注入?yún)^(qū)域后，CMP過 程中所述離子注入?yún)^(qū)域和為注入離子的半導(dǎo)體材料層的研磨速率對比數(shù)據(jù)；
[0083] 表2為向所述半導(dǎo)體材料層中注入特定量0離子以形成離子注入?yún)^(qū)域后，CMP過 程中所述離子注入?yún)^(qū)域143和為注入離子的半導(dǎo)體材料層的研磨速率對比數(shù)據(jù)。
[0084] 其中，Cabot SS25和Cabot PL6103為所采用的研磨漿液的型號；Fujibo IC1010 和Fujibo H700是所采用的研磨墊型號。
[0085] 表 1
[0086]

【權(quán)利要求】
1. 一種半導(dǎo)體器件的形成方法，其特征在于：包括： 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括器件密集區(qū)和器件稀疏區(qū)； 在半導(dǎo)體襯底上方形成半導(dǎo)體材料層，所述器件稀疏區(qū)上的所述半導(dǎo)體材料層上表面 位置低于所述器件密集區(qū)上的所述半導(dǎo)體材料層上表面位置； 在所述器件稀疏區(qū)的半導(dǎo)體材料層上形成掩膜層； 向所述器件密集區(qū)的部分厚度的半導(dǎo)體材料層中注入離子，形成離子注入?yún)^(qū)域； 去除所述器件稀疏區(qū)的所述掩膜層后，去除所述器件密集區(qū)的所述離子注入?yún)^(qū)域。
2. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述離子注入?yún)^(qū)域的底 部位置與所述器件稀疏區(qū)的半導(dǎo)體材料層表面的高度差為±80埃。
3. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，所述離子包括0、C、N、H、 In、B、Sb 或 P。
4. 如權(quán)利要求1所述的半導(dǎo)體器件的形成方法，其特征在于，去除所述離子注入?yún)^(qū)域 的方法為CMP。
5. 如權(quán)利要求4所述的半導(dǎo)體器件的形成方法，其特征在于，所述CMP采用的研磨漿液 對于所述離子注入?yún)^(qū)域和離子注入?yún)^(qū)域之外的所述半導(dǎo)體材料層的研磨選擇比大于4。
6. -種鰭式場效應(yīng)晶體管的形成方法，其特征在于，包括： 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括鰭片區(qū)和低位區(qū)； 在所述半導(dǎo)體襯底上形成氧化層，所述鰭片區(qū)域內(nèi)的鰭片的上端露出所述氧化層； 在所述氧化層和所述鰭片上形成柵介質(zhì)層； 在柵介質(zhì)層上方形成半導(dǎo)體材料層； 所述鰭片區(qū)的所述半導(dǎo)體材料層的上表面位置高于低位區(qū)的半導(dǎo)體材料層的上表面 位置； 在所述低位區(qū)的半導(dǎo)體材料層上覆蓋掩膜層； 向所述鰭片區(qū)的部分厚度的半導(dǎo)體材料層中注入離子，形成離子注入?yún)^(qū)域； 去除所述光刻膠層后，除去所述離子注入?yún)^(qū)域。
7. 如權(quán)利要求6所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述離子注入?yún)^(qū) 域的底部位置與所述低位區(qū)的半導(dǎo)體材料層表面的高度差為±80埃。
8. 如權(quán)利要求6所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述離子包括0、 C、N、H、In、B、Sb 或 P。
9. 如權(quán)利要求6所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，露出所述氧化層 的所述鰭片的高度為500?700埃。
10. 如權(quán)利要求9所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述半導(dǎo)體材料 層的厚度為2000?5000埃。
11. 如權(quán)利要求9所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述離子注入?yún)^(qū) 域的深度為500?1000埃。
12. 如權(quán)利要求11所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述離子的注 入劑量為 1. 〇xl〇15/cm2 ?5. 0xl027cm2。
13. 如權(quán)利要求11所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述離子的注 入能量為5KeV?200KeV。
14. 如權(quán)利要求6所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，除去所述離子注 入?yún)^(qū)域的方法為CMP。
15. 如權(quán)利要求14所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述CMP采用的 研磨漿液對于所述離子注入?yún)^(qū)域和離子注入?yún)^(qū)域之外的所述半導(dǎo)體材料層的研磨選擇比 大于4。
16. 如權(quán)利要求6所述的鰭式場效應(yīng)晶體管的形成方法，其特征在于，所述半導(dǎo)體材料 層的材質(zhì)為多晶硅。
【文檔編號】H01L21/336GK104282564SQ201310277589
【公開日】2015年1月14日 申請日期:2013年7月3日 優(yōu)先權(quán)日:2013年7月3日
【發(fā)明者】程繼, 鄧武鋒 申請人:中芯國際集成電路制造(上海)有限公司