包括偽隔離柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供了一種包括隔離柵極結(jié)構(gòu)的半導(dǎo)體器件，其中，該器件具有第一有源晶體管、第二有源晶體管、隔離柵極結(jié)構(gòu)以及位于第一有源晶體管、第二有源晶體管和隔離柵極結(jié)構(gòu)下方的有源區(qū)。第一有源晶體管和第二有源晶體管都具有第一導(dǎo)電類型的金屬柵極（例如，n型和p型中的一種）。隔離柵極結(jié)構(gòu)夾置在第一有源晶體管和第二有源晶體管之間。隔離柵極結(jié)構(gòu)具有第二導(dǎo)電類型的金屬柵極（例如，n型和p型中的另一種）。本文還描述了制備這樣的器件的方法。
【專利說(shuō)明】包括偽隔離柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明總的來(lái)說(shuō)涉及集成電路，更具體地，涉及包括偽隔離柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。

【背景技術(shù)】
[0002]半導(dǎo)體集成電路（IC)工業(yè)經(jīng)歷了快速的增長(zhǎng)。在集成電路的發(fā)展過(guò)程中，功能密度（即，每芯片面積上互連器件的數(shù)目）通常增大，而幾何尺寸（即，可使用制造工藝生產(chǎn)的最小部件(或線)）卻縮小。這種按比例縮小工藝提供了提高生產(chǎn)效率和降低相關(guān)成本的益處。
[0003]然而，當(dāng)通過(guò)各種技術(shù)節(jié)點(diǎn)按比例縮小諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件時(shí)，器件密度和性能受到器件布局和所需隔離的挑戰(zhàn)。隨著對(duì)電路密度增加的需求，一種研究領(lǐng)域連續(xù)有源區(qū)的實(shí)現(xiàn)。連續(xù)有源區(qū)能夠降低對(duì)絕緣結(jié)構(gòu)的需求，從而允許減小管芯尺寸、減小襯底上的壓力和/或減少由隔離結(jié)構(gòu)引起的電流損失。然而，布局(諸如連續(xù)有源區(qū)）的變化提出了諸如在相鄰器件之間提供充分隔離和維持器件性能的其他挑戰(zhàn)。
[0004]因此，用于改善半導(dǎo)體器件中的隔離的現(xiàn)有方法和器件通常足以實(shí)現(xiàn)預(yù)期目的，但它們并非在各個(gè)方面都盡如人意。


【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個(gè)方面，提供了一種器件，包括：第一有源晶體管和第二有源晶體管，第一有源晶體管和第二有源晶體管都具有第一導(dǎo)電類型的金屬柵極；隔離柵極結(jié)構(gòu)，夾置在第一有源晶體管和第二有源晶體管之間，隔離柵極結(jié)構(gòu)具有第二導(dǎo)電類型的金屬柵極；以及有源區(qū)，位于第一有源晶體管、第二有源晶體管和隔離柵極結(jié)構(gòu)下方。
[0006]優(yōu)選地，第一導(dǎo)電類型是η型，而第二導(dǎo)電類型是P型。
[0007]優(yōu)選地，第一導(dǎo)電類型是P型，而第二導(dǎo)電類型是η型。
[0008]優(yōu)選地，有源區(qū)是在第一有源晶體管、第二有源晶體管和隔離柵極結(jié)構(gòu)下方延伸的連續(xù)有源區(qū)。
[0009]優(yōu)選地，該器件進(jìn)一步包括：第三有源晶體管和第四有源晶體管，第三有源晶體管和第四有源晶體管都具有第二導(dǎo)電類型的金屬柵極；以及第二隔離柵極結(jié)構(gòu)，夾置在第三有源晶體管和第四有源晶體管之間，第二隔離柵極結(jié)構(gòu)具有第一導(dǎo)電類型的金屬柵極。
[0010]優(yōu)選地，該器件進(jìn)一步包括：第二有源區(qū)，位于第三有源晶體管、第四有源晶體管和第二隔離結(jié)構(gòu)的下方。
[0011]優(yōu)選地，該器件進(jìn)一步包括：淺槽隔離結(jié)構(gòu)，夾置在有源區(qū)之間。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括：第一場(chǎng)效應(yīng)晶體管（FET)和第二場(chǎng)效應(yīng)晶體管（FET)，第一 FET具有第一柵極結(jié)構(gòu)，第二 FET具有第二柵極結(jié)構(gòu)，第一FET和第二 FET都設(shè)置在有源區(qū)上，第一 FET和第二 FET都是第一導(dǎo)電類型；以及隔離柵極結(jié)構(gòu)，設(shè)置在有源區(qū)上并且?jiàn)A置在第一 FET和第二 FET之間，隔離柵極結(jié)構(gòu)具有第二導(dǎo)電類型的金屬柵極，并且隔離柵極結(jié)構(gòu)將第一 FET與第二 FET隔離。
[0013]優(yōu)選地，有源區(qū)是具有第二導(dǎo)電類型的擴(kuò)散區(qū)。
[0014]優(yōu)選地，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)包括TiN。
[0015]優(yōu)選地，隔離柵極結(jié)構(gòu)的金屬柵極包括TiAIN。
[0016]優(yōu)選地，第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)和隔離柵極結(jié)構(gòu)都包括高k介電材料。
[0017]優(yōu)選地，有源區(qū)是具有位于第一 FET、第二 FET和隔離柵極結(jié)構(gòu)下方的單個(gè)擴(kuò)散區(qū)的連續(xù)有源區(qū)。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底中形成有源區(qū)；在有源區(qū)中形成第一場(chǎng)效應(yīng)晶體管（FET)，其中第一 FET具有第一導(dǎo)電類型；在有源區(qū)中形成與第一 FET隔開(kāi)一定間距的第二 FET，其中第二 FET具有第一導(dǎo)電類型；以及在第一FET和第二FET之間的間隔中形成隔離柵極結(jié)構(gòu)，其中隔離柵極結(jié)構(gòu)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的金屬柵極。
[0019]優(yōu)選地，形成第一 FET和第二 FET包括形成第一金屬柵極結(jié)構(gòu)和第二金屬柵極結(jié)構(gòu)。
[0020]優(yōu)選地，形成第一金屬柵極結(jié)構(gòu)、第二金屬柵極結(jié)構(gòu)以及形成隔離柵極結(jié)構(gòu)的金屬柵極包括：形成多個(gè)犧牲多晶硅柵極結(jié)構(gòu)；去除多個(gè)犧牲多晶硅柵極結(jié)構(gòu)以形成多個(gè)溝槽；在多個(gè)溝槽的第一溝槽和第二溝槽中形成具有第一導(dǎo)電類型的第一功函數(shù)金屬；以及在多個(gè)溝槽的第三溝槽中形成具有第二導(dǎo)電類型的第二功函數(shù)金屬。
[0021]優(yōu)選地，該方法進(jìn)一步包括：在多個(gè)溝槽的每一個(gè)中形成高k介電層。
[0022]優(yōu)選地，形成有源區(qū)包括形成連續(xù)摻雜區(qū)，其中在連續(xù)摻雜區(qū)上設(shè)置第一 FET、第二 FET和隔離柵極結(jié)構(gòu)。
[0023]優(yōu)選地，該方法進(jìn)一步包括：在半導(dǎo)體襯底上形成環(huán)繞連續(xù)摻雜區(qū)的絕緣層。
[0024]優(yōu)選地，形成第一 FET包括形成具有第一導(dǎo)電類型的功函數(shù)金屬的第一金屬柵極，并且形成第二 FET包括形成具有第一導(dǎo)電類型的功函數(shù)金屬的第二金屬柵極，其中第一導(dǎo)電類型是η型和P型中的一種，而第二導(dǎo)電類型是η型和P型中的另一種。

【專利附圖】

【附圖說(shuō)明】
[0025]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，對(duì)各種部件沒(méi)有按比例繪制。實(shí)際上，為了清楚討論起見(jiàn)，各種部件的尺寸可以被任意增大或減小。
[0026]圖I是示出根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的具有連續(xù)有源區(qū)的半導(dǎo)體器件實(shí)施例的布局的俯視圖；
[0027]圖2是示出根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的制造半導(dǎo)體器件的方法的實(shí)施例的流程圖；
[0028]圖3是根據(jù)圖2所示方法的一個(gè)或多個(gè)步驟制造半導(dǎo)體器件的方法的實(shí)施例的流程圖；
[0029]圖4至圖10是根據(jù)圖3所示方法的一個(gè)或多個(gè)步驟所制造的半導(dǎo)體器件的實(shí)施例的截面圖。

【具體實(shí)施方式】
[0030]應(yīng)當(dāng)理解，為了實(shí)施本發(fā)明的不同部件，以下公開(kāi)內(nèi)容提供了許多不同的實(shí)施例。以下描述了元件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不用于限制本發(fā)明。而且，在下面的描述中，第一部件在第二部件上方或上形成可以包括其中第一部件和第二部件以直接接觸的方式形成的實(shí)施例，并且還可以包括其中在第一部件和第二部件之間介入形成額外的部件從而使得第一部件和第二部件不直接接觸的實(shí)施例。為簡(jiǎn)明清楚起見(jiàn)，可以以不同的尺寸任意繪制各種部件。此外，存在兩種導(dǎo)電類型（η型和P型)?？梢岳斫?，針對(duì)一種導(dǎo)電類型的實(shí)施例也適用于相反的導(dǎo)電類型。
[0031]圖I示出了半導(dǎo)體器件的布局100的俯視圖。布局100包括第一連續(xù)有源區(qū)102和第二連續(xù)有源區(qū)104。第一連續(xù)有源區(qū)102可以是第一導(dǎo)電類型(例如，η型或P型）；第二連續(xù)有源區(qū)104可以是第二導(dǎo)電類型(例如，η型或P型中的另一種)。連續(xù)有源區(qū)102和104可以是具有合適的摻雜分布(例如，η型或P型摻雜）的襯底區(qū)。在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102和/或104是襯底的擴(kuò)散層或區(qū)。連續(xù)有源區(qū)可以是其中連續(xù)配置多個(gè)場(chǎng)效應(yīng)晶體管（FET)而沒(méi)有被絕緣結(jié)構(gòu)(諸如溝槽隔離結(jié)構(gòu)）隔開(kāi)的區(qū)域。
[0032]絕緣區(qū)106環(huán)繞連續(xù)有源區(qū)102和104。絕緣區(qū)可以是合適的隔離結(jié)構(gòu)，諸如淺槽隔離（STI)結(jié)構(gòu)。STI結(jié)構(gòu)可以是其中設(shè)置有絕緣材料的襯底的溝槽區(qū)。
[0033]布局100包括在布局100中描述為線性元件的多個(gè)柵極結(jié)構(gòu)108和110。柵極結(jié)構(gòu)108 (108a、108b、108c、108d)可以是有源或功能柵極。有源柵極是半導(dǎo)體器件(諸如場(chǎng)效應(yīng)晶體管（FET))的功能性和可操作柵極。
[0034]柵極結(jié)構(gòu)110可以是隔離柵極結(jié)構(gòu)，也被稱為偽隔離柵極結(jié)構(gòu)。偽柵極結(jié)構(gòu)并不提供FET的有源或功能柵極。偽隔離柵極結(jié)構(gòu)可以是浮置的、連接至VSS或接地、浮置或不連接互連結(jié)構(gòu)(例如，接觸通孔或金屬線)、連接至VDD和/或其他合適的狀態(tài)。在一個(gè)實(shí)施例中，偽隔離柵極結(jié)構(gòu)提供足以在柵極結(jié)構(gòu)之間提供隔離的Vt。在一個(gè)實(shí)施例中，柵極結(jié)構(gòu)IIOa在有源柵極結(jié)構(gòu)108a和108b之間提供隔離并且柵極結(jié)構(gòu)IlOb在有源柵極結(jié)構(gòu)108c和108d之間提供隔離。在一個(gè)實(shí)施例中，柵極結(jié)構(gòu)108和110的每一個(gè)都是金屬型柵極結(jié)構(gòu)(例如，包括與例如多晶硅相反的金屬柵電極)。金屬型柵極結(jié)構(gòu)可以以它們提供的功函數(shù)值為特征。功函數(shù)值與功函數(shù)層的材料組成相關(guān)，因此，選擇第一功函數(shù)層的材料來(lái)調(diào)整其功函數(shù)值以便在將形成在相應(yīng)區(qū)域中的器件中實(shí)現(xiàn)期望的閾值電壓Vt。示例性的P型導(dǎo)電功函數(shù)金屬包括 TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適的 p 型功函數(shù)材料或它們的組合。示例性的η型導(dǎo)電功函數(shù)金屬包括Ti、Ag、TaAl、TaAlC、TiAIN、TaC, TaCN、TaSiN、Mn、Zr、其他合適的n型功函數(shù)材料或它們的組合。
[0035]在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是第一導(dǎo)電類型并且柵極結(jié)構(gòu)108a和108b具有第二(相反)導(dǎo)電類型的功函數(shù)。例如，在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是P型區(qū)域而柵極結(jié)構(gòu)108a和108b均為η型金屬柵極結(jié)構(gòu)。在另一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是η型區(qū)域而柵極結(jié)構(gòu)108a和108b為p型金屬柵極結(jié)構(gòu)。
[0036]在一個(gè)實(shí)施例中，連續(xù)有源區(qū)104是第二導(dǎo)電類型，不同于連續(xù)有源區(qū)102的第一導(dǎo)電類型。在另一個(gè)實(shí)施例中，柵極結(jié)構(gòu)108c和108d (位于具有第二導(dǎo)電類型的有源區(qū)104上方）具有第一導(dǎo)電類型的功函數(shù)。例如，在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是P型區(qū)域而柵極結(jié)構(gòu)108a和108b是η型金屬柵極結(jié)構(gòu)；連續(xù)有源區(qū)104是η型區(qū)域而柵極結(jié)構(gòu)108a和108b為P型金屬柵極結(jié)構(gòu)?？蛇x地，連續(xù)有源區(qū)102是η型區(qū)域而柵極結(jié)構(gòu)108a和108b為P型金屬柵極結(jié)構(gòu)；連續(xù)有源區(qū)104是P型區(qū)域而柵極結(jié)構(gòu)108a和108b是η型金屬柵極結(jié)構(gòu)。
[0037]柵極結(jié)構(gòu)110可被稱為偽隔離柵極結(jié)構(gòu)，或簡(jiǎn)稱為隔離柵極結(jié)構(gòu)。隔離柵極結(jié)構(gòu)IlOa可以具有與連續(xù)有源區(qū)102相同的導(dǎo)電類型。隔離柵極結(jié)構(gòu)IlOa可以具有與柵極結(jié)構(gòu)108a和108b相反的導(dǎo)電類型。例如，在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是第一導(dǎo)電類型，柵極結(jié)構(gòu)108a和108b具有第二導(dǎo)電類型的功函數(shù)，并且柵極結(jié)構(gòu)IlOa是具有第一導(dǎo)電類型的功函數(shù)的金屬柵極。例如，在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是P型區(qū)域；柵極結(jié)構(gòu)108a和108b均為η型金屬柵極結(jié)構(gòu)，從而提供了 nFET器件；柵極結(jié)構(gòu)IlOa是p型金屬柵極結(jié)構(gòu)。換句話說(shuō)，P型晶體管柵極在兩個(gè)nFET器件之間提供了隔離。在另一個(gè)實(shí)例中，連續(xù)有源區(qū)102是η型區(qū)域；柵極結(jié)構(gòu)108a和108b為p型金屬柵極結(jié)構(gòu)；柵極結(jié)構(gòu)IlOa為η型金屬柵極結(jié)構(gòu)。換句話說(shuō)，η型晶體管在兩個(gè)pFET器件之間提供了隔離。
[0038]柵極結(jié)構(gòu)IlOb可以具有與連續(xù)有源區(qū)104相同的導(dǎo)電類型和/或具有與柵極結(jié)構(gòu)108c和108d相反的導(dǎo)電類型。例如，在一個(gè)實(shí)施例中，連續(xù)有源區(qū)104具有第二導(dǎo)電類型，柵極結(jié)構(gòu)108c和108d具有第一導(dǎo)電類型的功函數(shù)，并且柵極結(jié)構(gòu)IlOa是具有第二導(dǎo)電類型的功函數(shù)的金屬柵極。例如，在一個(gè)實(shí)施例中，連續(xù)有源區(qū)102是P型區(qū)域；柵極結(jié)構(gòu)108a和108b均為η型金屬柵極結(jié)構(gòu)；柵極結(jié)構(gòu)IlOa是ρ型金屬柵極結(jié)構(gòu)。在另一個(gè)實(shí)施例中，連續(xù)有源區(qū)104是η型區(qū)域；柵極結(jié)構(gòu)108c和108d均為ρ型金屬柵極結(jié)構(gòu)；柵極結(jié)構(gòu)IlOb為η型金屬柵極結(jié)構(gòu)。在另一個(gè)實(shí)例中，連續(xù)有源區(qū)102是η型區(qū)域；柵極結(jié)構(gòu)108a和108b為ρ型金屬柵極結(jié)構(gòu)；柵極結(jié)構(gòu)I IOa是η型金屬柵極結(jié)構(gòu)。在這個(gè)實(shí)施例中，連續(xù)有源區(qū)104是ρ型區(qū)域；柵極結(jié)構(gòu)108c和108d均為η型金屬柵極結(jié)構(gòu)；柵極結(jié)構(gòu)IlOb為ρ型金屬柵極結(jié)構(gòu)。因此，在襯底的nFET區(qū)中，ρ型金屬柵極結(jié)構(gòu)可以用作隔離晶體管。在襯底的pFET區(qū)中，η型柵極結(jié)構(gòu)可以用作隔離晶體管。
[0039]因此，布局100提供了具有金屬柵極的隔離柵極結(jié)構(gòu)的使用，該金屬柵極具有與有源柵極相反類型的功函數(shù)，隔離柵極結(jié)構(gòu)夾置在有源柵極之間并將它們相互隔離。在布局100中，有源柵極和隔離柵極均設(shè)置在連續(xù)有源區(qū)上。
[0040]現(xiàn)參考圖2，示出可操作以形成具有偽隔離柵極結(jié)構(gòu)的半導(dǎo)體器件的方法200，偽隔離柵極結(jié)構(gòu)在柵極部件之間提供隔離?？梢允褂梅椒?00制造參照?qǐng)DI描述的布局100的器件。應(yīng)當(dāng)理解，方法200包括具有互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)技術(shù)工藝流程的特征的步驟，因而在此僅作簡(jiǎn)單描述?？梢栽诜椒?00之前、之后和/或期間實(shí)施額外的步驟。
[0041]方法200開(kāi)始于框202，提供具有有源區(qū)的襯底。所提供的襯底可以是半導(dǎo)體襯底，諸如半導(dǎo)體晶圓。襯底可以包括晶體結(jié)構(gòu)的娃。在可選實(shí)施例中，襯底可以包括錯(cuò)、娃鍺、碳化硅、砷化鎵、砷化銦、磷化銦和/或其他合適的材料。襯底可以是絕緣體上硅（SOI)襯底。
[0042]在半導(dǎo)體襯底中形成各種隔離區(qū)以便限定有源區(qū)。隔離區(qū)可以是形成在半導(dǎo)體襯底中的淺槽隔離（STI)結(jié)構(gòu)。STI的形成可以包括在襯底中蝕刻溝槽并且用諸如氧化硅、氮化硅或氮氧化硅的絕緣材料填充溝槽。填充的溝槽可以具有多層結(jié)構(gòu)，諸如具有填充溝槽的氮化硅的熱氧化物襯層。在一個(gè)實(shí)施例中，可以使用以下工藝步驟來(lái)制造STI結(jié)構(gòu)，諸如：生長(zhǎng)墊氧化層，形成低壓化學(xué)汽相沉積（LPCVD)氮化物層，使用光刻膠圖案化STI開(kāi)口并掩蔽，在襯底中蝕刻溝槽，可選地生長(zhǎng)熱氧化溝槽襯層以改善溝槽界面，用CVD氧化物填充溝槽，以及使用化學(xué)機(jī)械拋光（CMP)來(lái)拋光和平坦化。
[0043]可以在襯底上設(shè)置一個(gè)或多個(gè)有源區(qū)。有源區(qū)可以包括連續(xù)有源區(qū)，如參照?qǐng)DI的布局100描述的上述連續(xù)有源區(qū)。此外或可選地，襯底也可以包括不連續(xù)有源區(qū)的有源區(qū)，諸如具有介入的絕緣層或部件（STI)的有源區(qū)?？梢酝ㄟ^(guò)引入η型或P型摻雜物適當(dāng)?shù)負(fù)诫s有源區(qū)?？梢酝ㄟ^(guò)諸如離子注入、擴(kuò)散、退火和/或其他摻雜工藝的合適工藝來(lái)形成有源區(qū)。有源區(qū)可以包括設(shè)置在第二導(dǎo)電類型區(qū)域(例如襯底）中的第一導(dǎo)電類型的阱區(qū)(例如，η阱區(qū)和ρ阱區(qū))。形成的有源區(qū)基本上類似于上述參考圖I的布局100描述的有源區(qū)102 和 104。
[0044]然后，方法200繼續(xù)進(jìn)行框204，在襯底的有源區(qū)上形成有源或功能柵極結(jié)構(gòu)。具體而言，可以在具有第二導(dǎo)電類型的有源區(qū)上形成具有第一導(dǎo)電類型的功函數(shù)的有源柵極結(jié)構(gòu)。此外，可以在具有第一導(dǎo)電類型的有源區(qū)上形成具有第二導(dǎo)電類型的功函數(shù)的有源柵極結(jié)構(gòu)。有源柵極結(jié)構(gòu)可以與nFET或pFET器件相關(guān)。形成的有源柵極結(jié)構(gòu)基本上類似于上述參考圖I的布局100描述的柵極結(jié)構(gòu)108。
[0045]有源柵極結(jié)構(gòu)可以包括柵極介電層和/或柵電極?？梢酝ㄟ^(guò)如下面參照?qǐng)D3的方法300進(jìn)一步詳述的替換柵極工藝形成有源柵極結(jié)構(gòu)。可選地，有源柵極結(jié)構(gòu)可以包括通過(guò)先柵極方法形成的金屬柵極結(jié)構(gòu)。在一個(gè)實(shí)施例中，柵電極包括多晶娃。在另一個(gè)實(shí)施例中，形成的第一柵極結(jié)構(gòu)可以包括犧牲柵極介電層和/或犧牲柵電極；隨后可以從襯底去除該柵極結(jié)構(gòu)并且使用諸如以下參照?qǐng)D3的方法300描述的替換柵極方法在該位置形成金屬柵電極。
[0046]有源柵極結(jié)構(gòu)可以包括金屬柵極結(jié)構(gòu)，其具有界面層、柵極介電層、覆蓋層、功函數(shù)層、填充金屬層和/或用于金屬柵極結(jié)構(gòu)的其它合適的材料。界面層可以包括諸如氧化硅層（SiO2)或氮氧化硅（SiON)的介電材料?？梢酝ㄟ^(guò)化學(xué)氧化、熱氧化、原子層沉積（ALD)、化學(xué)汽相沉積（CVD)和/或其它合適的電介質(zhì)形成界面介電層。柵極介電層可以包括二氧化硅或其它合適的電介質(zhì)。
[0047]柵極介電層可以包括介電材料，諸如氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)(高k)的電介質(zhì)和/或它們的組合?？梢允褂贸Ｒ?guī)工藝來(lái)形成柵極介電層，諸如光刻、氧化、沉積、蝕刻和/或本領(lǐng)域已知的各種其他工藝。在一個(gè)實(shí)施例中，柵極電介質(zhì)是高k介電層。高k介電層可以包含氧化鉿（HfO2)?？蛇x地，高k介電層可以可選地包括其他高k電介質(zhì)，諸如Ti02、HfZrO, Ta2O3> HfSiO4, ZrO2, ZrSiO2、它們的組合和/或其它合適的材料?？梢酝ㄟ^(guò)原子層沉積（ALD)、化學(xué)汽相沉積（CVD)、物理汽相沉積（PVD)和/或其他合適的方法形成柵極介電層。
[0048]柵電極可以是具有合適功函數(shù)的金屬柵電極。示例性的P型導(dǎo)電功函數(shù)金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適的 ρ 型功函數(shù)材料或它們的組合。示例性的η型導(dǎo)電功函數(shù)金屬包括Ti、Ag、TaAl、TaAlC, TiAIN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數(shù)材料或它們的組合?？梢酝ㄟ^(guò)CVD、PVD和/或其它合適的工藝來(lái)沉積功函數(shù)層。有源柵極結(jié)構(gòu)的填充金屬層可以包括Al、W或Cu和/或其它合適的材料。可以通過(guò)CVD、PVD、電鍍和/或其它合適的工藝形成填充金屬。
[0049]可以在有源柵極結(jié)構(gòu)附近形成源極和/或漏極部件?？梢赃m當(dāng)摻雜源極/漏極部件以提供期望形成與有源柵極結(jié)構(gòu)相關(guān)的FET的相關(guān)導(dǎo)電性?？梢酝ㄟ^(guò)諸如注入、擴(kuò)散、退火和/或其他摻雜工藝的合適工藝來(lái)形成源極/漏極部件?？梢詫ⅵ切突颚研蛽诫s物引入有源區(qū)以形成源極/漏極。
[0050]然后，方法200繼續(xù)進(jìn)行框206，在襯底上形成偽隔離柵極結(jié)構(gòu)。隔離柵極結(jié)構(gòu)基本上可類似于上述參考圖I的布局100描述的柵極結(jié)構(gòu)110。參考以上框204的描述，隔離柵極結(jié)構(gòu)夾置在至少兩個(gè)有源柵極之間。隔離柵極結(jié)構(gòu)可以在夾置其的有源柵極之間提供隔離。隔離柵極結(jié)構(gòu)可以包括與夾置其的有源柵極(例如，η型金屬和ρ型金屬中的一種）具有相反導(dǎo)電類型的金屬柵極(例如，η型金屬和ρ型金屬中的另一種)。例如，在一個(gè)實(shí)施例中，η型金屬柵極隔離結(jié)構(gòu)夾置在pFET器件(具有ρ型導(dǎo)電性）之間。
[0051]可以通過(guò)如以下參照?qǐng)D3的方法300詳述的替換柵極工藝形成隔離柵極結(jié)構(gòu)?？蛇x地，隔離柵極結(jié)構(gòu)可以包括通過(guò)先柵極方法形成的金屬柵極結(jié)構(gòu)。隔離柵結(jié)構(gòu)可以包括柵極介電層和/或柵電極。
[0052]在一個(gè)實(shí)施例中，柵電極包括多晶硅。在另一個(gè)實(shí)施例中，形成的第一柵極結(jié)構(gòu)可以包括犧牲柵極介電層和/或犧牲柵電極；隨后可以從襯底去除該柵極結(jié)構(gòu)，并且使用如以下參照?qǐng)D3的方法300描述的的替換柵極方法在該位置形成金屬柵電極。
[0053]隔離柵極結(jié)構(gòu)可以包括金屬柵極結(jié)構(gòu)，其具有界面層、柵極介電層、覆蓋層、功函數(shù)層、填充金屬層和/或用于金屬柵極結(jié)構(gòu)的其它合適的材料。界面層可以包括諸如氧化硅層（SiO2)或氮氧化硅（SiON)的介電材料?？梢酝ㄟ^(guò)化學(xué)氧化、熱氧化、原子層沉積（ALD)、化學(xué)汽相沉積（CVD)和/或其它合適的電介質(zhì)形成界面介電層。
[0054]柵極介電層可以包括介電材料，諸如氧化硅、氮化硅、氮氧化硅、具有高介電常數(shù)(高k)的電介質(zhì)和/或它們的組合。可以使用常規(guī)的工藝形成柵極介電層，諸如光刻、氧化、沉積、蝕刻和/或本領(lǐng)域已知的各種其他方法。在一個(gè)實(shí)施例中，柵極電介質(zhì)是高k介電層。高k介電層可以包括氧化鉿（HfO2)?？蛇x地，高k介電層可以可選地包括其他高k電介質(zhì)，諸如Ti02、HfZrO, Ta2O3> HfSiO4, ZrO2, ZrSiO2、它們的組合和/或其它合適的材料。可以通過(guò)原子層沉積（ALD)、化學(xué)汽相沉積（CVD)、物理汽相沉積（PVD)和/或其他合適的方法形成柵極介電層。
[0055]柵電極可以是具有合適的功函數(shù)的金屬柵電極。示例性的P型導(dǎo)電功函數(shù)金屬包括 TiN、TaN, Ru、Mo、Al、WN、ZrSi2, MoSi2' TaSi2' NiSi2' WN、其他合適的 ρ 型功函數(shù)材料或它們的組合。示例性的η型導(dǎo)電功函數(shù)金屬包括Ti、Ag、TaAl、TaAlC, TiAIN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的η型功函數(shù)材料或它們的組合?？梢酝ㄟ^(guò)CVD、PVD和/或其它合適的方法沉積功函數(shù)層。隔離柵極結(jié)構(gòu)的填充金屬層可以包括Al、W或Cu和/或其它合適的材料?？梢酝ㄟ^(guò)CVD、PVD、電鍍和/或其它合適的工藝形成填充金屬。
[0056]可以在隔離柵極結(jié)構(gòu)附近形成源極和/或漏極部件。可以用η型或ρ型摻雜物適當(dāng)摻雜源極/漏極部件。例如，對(duì)于η型導(dǎo)電隔離柵極結(jié)構(gòu)，可以在隔離柵極晶體管附近引入η型摻雜物作為源極/漏極?？梢酝ㄟ^(guò)諸如注入、擴(kuò)散、退火和/或其他摻雜工藝的合適的工藝形成源極/漏極部件。
[0057]因此，在一個(gè)實(shí)施例中，隔離柵極結(jié)構(gòu)包括具有第一導(dǎo)電類型的功函數(shù)的金屬柵極(例如，P型金屬柵極和η型金屬柵極中的一種)。具有第一導(dǎo)電類型的隔離柵極結(jié)構(gòu)夾置在具有第二類型(例如，P型金屬柵極和η型金屬柵極中的另一種）的有源柵極結(jié)構(gòu)之間。在另一個(gè)實(shí)施例中，在具有第一導(dǎo)電類型的連續(xù)有源區(qū)上形成隔離柵極結(jié)構(gòu)；在該連續(xù)有源區(qū)上還形成有源柵極。
[0058]具體而言，可以在具有第二導(dǎo)電類型的有源區(qū)上形成具有第一導(dǎo)電類型功函數(shù)的有源柵極結(jié)構(gòu)?？蛇x地，可以在具有第一導(dǎo)電類型的有源區(qū)上形成具有第二導(dǎo)電類型功函數(shù)的有源柵極結(jié)構(gòu)。形成的有源柵極結(jié)構(gòu)基本類似于上述參照?qǐng)DI的布局100描述的有源柵極結(jié)構(gòu)108。具有與有源柵極相反導(dǎo)電類型的隔離柵極介入有源柵極之間。
[0059]現(xiàn)參照?qǐng)D3，示出根據(jù)本發(fā)明的一個(gè)或多個(gè)方面制造晶體管柵極結(jié)構(gòu)的方法300。圖4至圖10是根據(jù)方法300的一個(gè)或多個(gè)步驟所制造的具有柵極結(jié)構(gòu)的半導(dǎo)體器件400的一個(gè)實(shí)施例的截面圖。方法300可以用來(lái)制造圖I的布局100和/或布局200的器件。
[0060]應(yīng)當(dāng)理解，方法300包括具有互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)技術(shù)工藝流程特征的步驟，因此，這里僅作簡(jiǎn)要描述?？梢栽诜椒?00之前、之后、和/或在方法300期間實(shí)施額外的步驟。同樣，本領(lǐng)域技術(shù)人員可以認(rèn)識(shí)到從本文所描述的摻雜方法受益的器件的其他部分。
[0061]應(yīng)當(dāng)理解，可以通過(guò)互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)工藝流程制造半導(dǎo)體器件400的部分，因此，這里對(duì)一些工藝僅作簡(jiǎn)要描述。此外，半導(dǎo)體器件400可以包括各種其他器件和部件，諸如額外的晶體管、雙極結(jié)型晶體管、電阻器、電容器、二極管、熔絲等，但是將其簡(jiǎn)化以便更好地理解本發(fā)明的發(fā)明構(gòu)思。半導(dǎo)體器件400包括多個(gè)可以互連的半導(dǎo)體器件(例如，晶體管)。器件400示出一個(gè)隔離柵極結(jié)構(gòu)和兩個(gè)有源晶體管柵極結(jié)構(gòu)是為了簡(jiǎn)化和易于理解，并不一定限制實(shí)施例中柵極結(jié)構(gòu)(有源或隔離）的數(shù)目。
[0062]器件400可以是集成電路處理期間的中間器件或其部分，其可以包括靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM)和/或其它邏輯電路，諸如電阻器、電容器和電感器的無(wú)源部件以及諸如P溝道場(chǎng)效應(yīng)晶體管（PFET)、N溝道FET (NFET)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（M0SFET)、互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)晶體管、雙極結(jié)型晶體管、高壓晶體管、高頻晶體管、其他存儲(chǔ)單元以及它們的組合的有源部件。
[0063]方法300開(kāi)始于步驟302，提供了具有有源區(qū)的襯底。框302基本可類似于上述參照?qǐng)D2的方法200描述的框202。例如，襯底可以是具有合適的摻雜區(qū)(例如，η型或ρ型）的半導(dǎo)體襯底。該襯底提供了其中設(shè)置有晶體管器件的有源區(qū)。
[0064]然后，方法300繼續(xù)進(jìn)行框304，在有源區(qū)上形成多個(gè)犧牲柵極結(jié)構(gòu)。犧牲柵極結(jié)構(gòu)形成為形成具有金屬柵極的最終晶體管的后柵極或替換柵極工藝的一部分。犧牲柵極結(jié)構(gòu)可以包括多晶硅。犧牲柵極結(jié)構(gòu)可以進(jìn)一步包括柵極介電層(犧牲或功能性)、覆蓋層、硬掩模層、界面層和/或其他合適的層。
[0065]參考圖4的實(shí)施例，器件400被示出為具有其中限定有源區(qū)404的襯底402。有源區(qū)404可以是合適的摻雜區(qū)。在襯底402的有源區(qū)404上設(shè)置多個(gè)犧牲柵極結(jié)構(gòu)406。在實(shí)施高溫?zé)崽幚?諸如形成源極/漏極期間的熱工藝)之后，通過(guò)高k (HK)和金屬柵極（MG)來(lái)替換犧牲柵極結(jié)構(gòu)406。
[0066]可以通過(guò)任何合適的工藝或方法形成犧牲柵極結(jié)構(gòu)406。例如，可以通過(guò)包括沉積、光刻圖案化和蝕刻工藝的步驟形成犧牲柵極結(jié)構(gòu)406。沉積工藝包括CVD、PVD、ALD、其他合適的方法和/或它們的組合。光刻圖案化工藝包括光刻膠涂覆(例如，旋涂)、軟烘焙、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、光刻膠顯影、清洗、干燥(例如，硬烘)、其它合適的工藝和/或它們的組合。蝕刻工藝包括干蝕刻、濕蝕刻和/或其他的蝕刻工藝(例如，反應(yīng)離子蝕刻)。犧牲柵極結(jié)構(gòu)406可以包括柵極電介質(zhì)，諸如氧化硅、氮化硅或任何其他合適的材料。犧牲柵極結(jié)構(gòu)406包括通過(guò)諸如氮化硅、氮氧化硅和碳化硅的任何合適的材料形成的硬掩模層。
[0067]在一個(gè)實(shí)施例中，可以在犧牲柵極結(jié)構(gòu)的側(cè)壁上設(shè)置側(cè)壁間隔件。側(cè)壁間隔件可以包括諸如氧化硅、氮化硅、碳化硅、氮氧化硅或它們的組合的介電材料并且可以形成在柵極結(jié)構(gòu)406的側(cè)壁上。側(cè)壁間隔件可以包括多層。側(cè)壁間隔件的示例性的形成方法包括在犧牲柵極結(jié)構(gòu)406上方沉積介電材料然后回蝕該介電材料。
[0068]在側(cè)壁間隔件形成之前和/或之后，可以在襯底402的有源區(qū)404內(nèi)形成源極/漏極部件。源極/漏極部件可以包括包含低劑量區(qū)的摻雜區(qū)、含凸起的源極/漏極部件的外延生長(zhǎng)區(qū)和/或其他合適的結(jié)構(gòu)。
[0069]隨后，在襯底402上的犧牲柵極結(jié)構(gòu)406之間形成層間介電層(ILD) 408。ILD層408可以包含氧化硅、氮氧化物或其它合適的材料。ILD層408可以包括單層或多層。通過(guò)諸如CVD、ALD和旋涂(SOG)的合適技術(shù)形成ILD層408?？梢詫?shí)施化學(xué)機(jī)械拋光(CMP)工藝以除去過(guò)量的ILD層408并且使ILD層408的頂面和犧牲柵極結(jié)構(gòu)406的頂面齊平。
[0070]多個(gè)犧牲柵極結(jié)構(gòu)406包括指定用于有源或功能柵極結(jié)構(gòu)(例如，與nFET或pFET器件相關(guān))和隔離晶體管(例如，在相鄰的功能或有源晶體管之間提供隔離)的結(jié)構(gòu)。柵極結(jié)構(gòu)406a和406c限定用于有源晶體管的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)406b限定用于隔離晶體管的柵極結(jié)構(gòu)。犧牲柵極結(jié)構(gòu)406b限定基本類似于上述參考圖1描述的柵極結(jié)構(gòu)110的隔離柵極結(jié)構(gòu)。犧牲柵極結(jié)構(gòu)406a和406c限定基本類似于上述參考圖1描述的柵極結(jié)構(gòu)108的有源柵極結(jié)構(gòu)。在可選實(shí)施例中，也可以在介入不連續(xù)有源區(qū)的隔離結(jié)構(gòu)上形成柵極結(jié)構(gòu) 406b。
[0071]然后，方法300繼續(xù)進(jìn)行框306，從襯底去除多個(gè)犧牲柵極結(jié)構(gòu)以提供多個(gè)開(kāi)口或溝槽。可以通過(guò)諸如濕蝕刻的合適蝕刻技術(shù)完成犧牲柵極結(jié)構(gòu)的去除。參考圖5的實(shí)施例，通過(guò)去除柵極結(jié)構(gòu)406 (圖4)，在襯底402上形成溝槽502。
[0072]然后，方法300繼續(xù)進(jìn)行框308，在框306中設(shè)置的開(kāi)口 /溝槽中形成柵極介電層。形成柵極介電層可以包括形成具有比熱氧化硅的介電常數(shù)(約為3.9)更高的介電常數(shù)的介電材料的高k介電層。通過(guò)諸如ALD、氧化、CVD、金屬有機(jī)化學(xué)汽相沉積(M0CVD)、物理汽相沉積(PVD)、UV臭氧氧化或分子束外延(MBE)和/或其它合適的工藝形成介電材料層。在一個(gè)實(shí)施例中，形成HfO2的高k介電層?？蛇x地,高k介電材料層包括金屬氮化物、金屬娃酸鹽或諸如 LaO、A10、ZrO, T1, Ta2O5' Y2O3> SrT13 (STO)、BaT13 (BTO)、BaZrO, HfZrO, HfLaO,HfS1, LaS1, AlS1, HfTaO, HfT1, (Ba, Sr) T13 (BST)、A1203、Si3N4、氮氧化物(S1N)或其他合適的材料的其他金屬氧化物。
[0073]在一些實(shí)施例中，可以在柵極介電層下方形成界面層?？梢酝ㄟ^(guò)ALD、氧化和/或其他合適的工藝形成界面層，并且界面層包括氧化物或其他合適的介電材料。
[0074]參考圖6的實(shí)施例，在襯底402上的溝槽502中設(shè)置柵極介電層602。
[0075]在一個(gè)實(shí)施例中，方法300可以包括在第一導(dǎo)電類型的功函數(shù)層(見(jiàn)框310)和在框308中形成的柵極介電層之間形成阻擋金屬層。參考圖6的實(shí)施例，在溝槽502中設(shè)置阻擋層604?？梢栽谛纬勺钃鯇雍髮?shí)施退火，如熱退火。在一個(gè)實(shí)施例中，阻擋層為T(mén)iN或TaN;然而，也可以為其他組成。
[0076]然后，方法300繼續(xù)進(jìn)行框310，在開(kāi)口中形成第一類型功函數(shù)金屬。在一個(gè)實(shí)施例中，第一類型功函數(shù)金屬是P型金屬。在另一個(gè)實(shí)施例中，P型金屬是TiN。在其他實(shí)施例中，第一類型的功函數(shù)金屬是η型金屬。其他示例性金屬包括T1、Ag、Al、TiAlN、TaC、TaCN、TaSiN,Mn、Zr、TaN, Ru、Mo、Al、WN、Cu、W或任何合適的材料。在一個(gè)實(shí)施例中，在限定有源晶體管的溝槽中形成第一類型的功函數(shù)金屬。在一個(gè)實(shí)施例中，從有源晶體管和/或隔離晶體管的一種中選擇性地去除第一類型功函數(shù)金屬。
[0077]參考圖7的實(shí)例，在溝槽502中設(shè)置第一功函數(shù)金屬層702。在一個(gè)實(shí)施例中，金屬層702具有P型導(dǎo)電功函數(shù)。在另一個(gè)實(shí)施例中，金屬層702是TiN。如圖7所示，在每一開(kāi)口中形成第一功函數(shù)金屬702。然后參考圖8，示出從與隔離晶體管相關(guān)的溝槽502中選擇性去除第一功函數(shù)金屬702之后的器件400。
[0078]然后，方法300繼續(xù)進(jìn)行框312，在開(kāi)口中形成第二類型的功函數(shù)金屬。在一個(gè)實(shí)施例中，第一類型功函數(shù)金屬是P型金屬，而第二類型功函數(shù)金屬是η型金屬。在一個(gè)實(shí)施例中，η型功函數(shù)金屬是諸如TiAlN的η型金屬。在其他實(shí)施例中，第二類型的功函數(shù)金屬包括 T1、Ag、Al、TaC, TaCN, TaSiN, Mn、Zr、TiN、TaN, Ru、Mo、Al、WN、Cu、W 或任何合適的材料。參考圖9的實(shí)施例，在溝槽502中設(shè)置第二類型的功函數(shù)金屬902。
[0079]然后，方法300繼續(xù)進(jìn)行框314，在溝槽或開(kāi)口的剩余部分中設(shè)置填充金屬。金屬柵極結(jié)構(gòu)的填充層可以包括A1、W或Cu和/或其它合適的材料?？梢酝ㄟ^(guò)CVD、PVD、鍍和/或其它合適的工藝形成填充金屬?？梢栽诠瘮?shù)金屬層上方沉積填充金屬，從而填充溝槽或者開(kāi)口的剩余部分。參考圖10的實(shí)例，在溝槽中形成填充層1002。在一個(gè)實(shí)施例中，填充層1002包括鋁。
[0080]因此，圖10示出第一柵極結(jié)構(gòu)1004、第二柵極結(jié)構(gòu)1006和第三柵極結(jié)構(gòu)1008。第一柵極結(jié)構(gòu)1004和第三柵極結(jié)構(gòu)1008可以是有源柵極結(jié)構(gòu)。第一柵極結(jié)構(gòu)1004和第三柵極結(jié)構(gòu)1008可以是第一類型的柵極結(jié)構(gòu)。例如，在一個(gè)實(shí)施例中，第一柵極結(jié)構(gòu)1004和第三柵極結(jié)構(gòu)1008是pFET器件的P型柵極結(jié)構(gòu)。
[0081]第二柵極結(jié)構(gòu)1006例如可以是在第一柵極結(jié)構(gòu)1004和第三柵極結(jié)構(gòu)1008之間提供隔離的隔離柵結(jié)構(gòu)。第二柵極結(jié)構(gòu)1006可以是第二類型的柵極結(jié)構(gòu)，其與第一柵極結(jié)構(gòu)1004和第三柵極結(jié)構(gòu)1008的第一類型相反。例如，在一個(gè)實(shí)施例中，第一柵極結(jié)構(gòu)1004和第三柵極結(jié)構(gòu)1008是pFET器件的P型柵極結(jié)構(gòu)而第二柵極結(jié)構(gòu)1006是η型柵極結(jié)構(gòu)?？梢赃m當(dāng)摻雜有源區(qū)404以提供功能性pFET器件。
[0082]方法300可以繼續(xù)提供包括形成一個(gè)或多個(gè)柵極結(jié)構(gòu)的接觸件和形成互連襯底的半導(dǎo)體器件的互連結(jié)構(gòu)(例如，具有導(dǎo)線和通孔的多層結(jié)構(gòu))的其他步驟。
[0083]總之，本文所公開(kāi)的方法和器件的實(shí)施例提供了介入有源柵極結(jié)構(gòu)之間的隔離柵極結(jié)構(gòu)，其中隔離柵極結(jié)構(gòu)是與有源柵極結(jié)構(gòu)的金屬柵極相反類型的金屬柵極，隔離柵極結(jié)構(gòu)為有源柵極結(jié)構(gòu)提供隔離。在這種情況下，本發(fā)明的實(shí)施例提供了優(yōu)于現(xiàn)有技術(shù)的器件的多種優(yōu)點(diǎn)。本發(fā)明一些實(shí)施例的優(yōu)點(diǎn)包括通過(guò)使用多晶硅偽晶體管在有源晶體管之間提供隔離而減少泄漏路徑。這種泄漏路徑可能導(dǎo)致有源晶體管的閾值電壓不足(例如，低閾值電壓器件)。應(yīng)該理解，本文所公開(kāi)的不同的實(shí)施例提供了不同的披露，在不背離本發(fā)明的精神和范圍內(nèi)可以作出各種變化、替代和更改。
[0084]因此，應(yīng)該認(rèn)識(shí)到，本文所公開(kāi)的一個(gè)實(shí)施例包括一種器件，其具有第一有源晶體管、第二有源晶體管、隔離柵結(jié)構(gòu)以及位于第一有源晶體管、第二有源晶體管和隔離柵結(jié)構(gòu)下方的有源區(qū)。第一有源晶體管和第二有源晶體管都具有第一導(dǎo)電類型(例如，η型和P型中的一種)的金屬柵極。隔離柵極結(jié)構(gòu)夾置在第一有源晶體管和第二有源晶體管之間。隔離柵極結(jié)構(gòu)具有第二導(dǎo)電類型的金屬柵極(例如，P型和η型中的另一種)。
[0085]在另一個(gè)實(shí)施例中，第一導(dǎo)電類型是η型而第二導(dǎo)電類型是P型。可選地，第一導(dǎo)電類型可以是P型而第二導(dǎo)電類型可以是η型。在一個(gè)實(shí)施例中，有源區(qū)是延伸在第一有源晶體管、第二有源晶體管和隔離柵結(jié)構(gòu)下方的連續(xù)有源區(qū)。例如，連續(xù)區(qū)域可以在參考結(jié)構(gòu)下方延伸而沒(méi)有被例如絕緣結(jié)構(gòu)中斷。
[0086]在另一個(gè)實(shí)施例中，該器件還包括具有第二導(dǎo)電類型的金屬柵極的第三有源晶體管和第四有源晶體管。第二隔離柵極結(jié)構(gòu)可以?shī)A置在第三有源晶體管和第四有源晶體管之間并且具有第一導(dǎo)電類型的金屬柵極。在另一個(gè)實(shí)施例中，第二有源區(qū)位于第三有源晶體管、第四有源晶體管和第二隔離結(jié)構(gòu)下方。在一個(gè)實(shí)施例中，淺槽隔離結(jié)構(gòu)夾置在有源區(qū)之間。
[0087]在本文所述的半導(dǎo)體器件的另一個(gè)更廣泛的實(shí)施例中，一種器件包括第一場(chǎng)效應(yīng)晶體管(FET)和第二場(chǎng)效應(yīng)晶體管(FET)。每個(gè)FET都具有設(shè)置在有源區(qū)上的相應(yīng)柵極。有源區(qū)可以是連續(xù)有源區(qū)，例如被適當(dāng)摻雜的連續(xù)擴(kuò)散區(qū)。第一 FET和第二 FET具有第一導(dǎo)電類型(例如，nFET或pFET)。該器件包括設(shè)置在有源區(qū)上、夾置在第一 FET和第二 FET之間并將第一 FET與第二 FET隔離的隔離柵極結(jié)構(gòu)。該隔離柵極結(jié)構(gòu)具有金屬柵極(例如，不是多晶硅柵電極)。該金屬柵極具有第二導(dǎo)電類型(例如，與FET相反的η型或P型)。
[0088]在另一個(gè)實(shí)施例中，有源區(qū)是具有第二導(dǎo)電類型的擴(kuò)散區(qū)。在一個(gè)實(shí)施例中，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)包括TiN (例如，作為柵極結(jié)構(gòu)的功函數(shù)金屬)。在一個(gè)實(shí)施例中，隔離柵極結(jié)構(gòu)的金屬柵極包括TiAlN (例如，作為功函數(shù)金屬)。柵極結(jié)構(gòu)可以進(jìn)一步包括高k介電材料。
[0089]在本文所述的實(shí)施例另一個(gè)更廣的形成方法中，示出一種半導(dǎo)體器件的制造方法。該方法包括:在半導(dǎo)體襯底中形成有源區(qū)；以及在有源區(qū)中設(shè)置第一場(chǎng)效應(yīng)晶體管(FET)和第二 FET。第一 FET和第二 FET具有第一導(dǎo)電類型(例如，η型和p型FET中的一種(nFET或pFET))。第二 FET與第一 FET以一定間距隔開(kāi)。在該間距中，形成隔離柵極結(jié)構(gòu)。隔離柵極結(jié)構(gòu)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型的金屬柵極。
[0090]在另一個(gè)實(shí)施例中，形成第一 FET和第二 FET包括形成第一金屬柵極結(jié)構(gòu)和第二金屬柵極結(jié)構(gòu)。為形成第一金屬柵極結(jié)構(gòu)和第二金屬柵極結(jié)構(gòu)，一種方法可以包括形成多個(gè)犧牲多晶硅柵極結(jié)構(gòu)(例如，見(jiàn)圖4)，然后去除多個(gè)犧牲多晶硅柵極結(jié)構(gòu)以形成多個(gè)溝槽(見(jiàn)圖5)。然后，在多個(gè)溝槽的第一溝槽和第二溝槽中形成具有第一導(dǎo)電類型的第一功函數(shù)金屬。在多個(gè)溝槽的第三溝槽中形成具有第二導(dǎo)電類型的第二功函數(shù)金屬。第二功函數(shù)金屬可以提供隔離柵極結(jié)構(gòu)的金屬柵極。在一些實(shí)施例中，還可以在多個(gè)溝槽的每一個(gè)中形成高k介電層。
[0091]在一個(gè)實(shí)施例中，形成有源區(qū)包括形成連續(xù)摻雜區(qū)。在連續(xù)摻雜區(qū)上設(shè)置第一FET、第二 FET和隔離柵極結(jié)構(gòu)?？梢栽诎雽?dǎo)體襯底上形成環(huán)繞連續(xù)摻雜區(qū)的絕緣層(例如，ST1、LOCOS)。
[0092]在一個(gè)實(shí)施例中，第一 FET和第二 FET都包括具有第一導(dǎo)電類型功函數(shù)金屬的金屬柵極。第一導(dǎo)電類型是P型和η型中的一種，而(隔離晶體管的)第二導(dǎo)電類型是η型和P型的另一種。
[0093]本文公開(kāi)了許多其他的實(shí)施例，并且所提供的上述實(shí)施例不用于表征或限制許多他它實(shí)施例。
【權(quán)利要求】
1.一種器件，包括： 第一有源晶體管和第二有源晶體管，所述第一有源晶體管和所述第二有源晶體管都具有第一導(dǎo)電類型的金屬柵極； 隔離柵極結(jié)構(gòu)，夾置在所述第一有源晶體管和所述第二有源晶體管之間，所述隔離柵極結(jié)構(gòu)具有第二導(dǎo)電類型的金屬柵極；以及 有源區(qū)，位于所述第一有源晶體管、所述第二有源晶體管和所述隔離柵極結(jié)構(gòu)下方。
2.根據(jù)權(quán)利要求1所述的器件，進(jìn)一步包括： 第三有源晶體管和第四有源晶體管，所述第三有源晶體管和所述第四有源晶體管都具有所述第二導(dǎo)電類型的金屬柵極；以及 第二隔離柵極結(jié)構(gòu)，夾置在所述第三有源晶體管和所述第四有源晶體管之間，所述第二隔離柵極結(jié)構(gòu)具有所述第一導(dǎo)電類型的金屬柵極。
3.根據(jù)權(quán)利要求2所述的器件，進(jìn)一步包括： 第二有源區(qū)，位于所述第三有源晶體管、所述第四有源晶體管和所述第二隔離結(jié)構(gòu)的下方。
4.根據(jù)權(quán)利要求3所述的器件，進(jìn)一步包括： 淺槽隔離結(jié)構(gòu)，夾置在有源區(qū)之間。
5.—種半導(dǎo)體器件,包括： 第一場(chǎng)效應(yīng)晶體管（FET)和第二場(chǎng)效應(yīng)晶體管（FET)，所述第一 FET具有第一柵極結(jié)構(gòu)，所述第二 FET具有第二柵極結(jié)構(gòu)，所述第一 FET和所述第二 FET都設(shè)置在有源區(qū)上，所述第一 FET和所述第二 FET都是第一導(dǎo)電類型；以及 隔離柵極結(jié)構(gòu)，設(shè)置在所述有源區(qū)上并且?jiàn)A置在所述第一 FET和所述第二 FET之間，所述隔離柵極結(jié)構(gòu)具有第二導(dǎo)電類型的金屬柵極，并且所述隔離柵極結(jié)構(gòu)將所述第一 FET與所述第二 FET隔離。
6.一種制造半導(dǎo)體器件的方法，包括： 在半導(dǎo)體襯底中形成有源區(qū)； 在所述有源區(qū)中形成第一場(chǎng)效應(yīng)晶體管（FET)，其中所述第一 FET具有第一導(dǎo)電類型；在所述有源區(qū)中形成與所述第一 FET隔開(kāi)一定間距的第二FET，其中所述第二 FET具有所述第一導(dǎo)電類型；以及 在所述第一 FET和所述第二 FET之間的間隔中形成隔離柵極結(jié)構(gòu)，其中所述隔離柵極結(jié)構(gòu)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的金屬柵極。
7.根據(jù)權(quán)利要求6所述的方法，其中，形成所述第一金屬柵極結(jié)構(gòu)、所述第二金屬柵極結(jié)構(gòu)以及形成所述隔離柵極結(jié)構(gòu)的金屬柵極包括： 形成多個(gè)犧牲多晶硅柵極結(jié)構(gòu)； 去除所述多個(gè)犧牲多晶硅柵極結(jié)構(gòu)以形成多個(gè)溝槽； 在所述多個(gè)溝槽的第一溝槽和第二溝槽中形成具有所述第一導(dǎo)電類型的第一功函數(shù)金屬；以及 在所述多個(gè)溝槽的第三溝槽中形成具有所述第二導(dǎo)電類型的第二功函數(shù)金屬。
8.根據(jù)權(quán)利要求6所述的方法，其中，形成所述有源區(qū)包括形成連續(xù)摻雜區(qū)，其中在所述連續(xù)摻雜區(qū)上設(shè)置所述第一 FET、所述第二 FET和所述隔離柵極結(jié)構(gòu)。
9.根據(jù)權(quán)利要求8所述的方法，進(jìn)一步包括： 在半導(dǎo)體襯底上形成環(huán)繞所述連續(xù)摻雜區(qū)的絕緣層。
10.根據(jù)權(quán)利要求6所述的方法，其中，形成所述第一FET包括形成具有所述第一導(dǎo)電類型的功函數(shù)金屬的第一金屬柵極，并且形成所述第二 FET包括形成具有所述第一導(dǎo)電類型的功函數(shù)金屬的第二金屬柵極，其中所述第一導(dǎo)電類型是η型和P型中的一種，而所述第二導(dǎo)電類型是η型和 P型中的另一種。
【文檔編號(hào)】H01L21/8232GK104051460SQ201310241573
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2013年6月18日 優(yōu)先權(quán)日:2013年3月12日
【發(fā)明者】馮家馨 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司