專利名稱：一種cmos圖像傳感器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種CMOS圖像傳感器及其制造方法。
背景技術(shù)：
現(xiàn)代圖像傳感器的廣泛應(yīng)用，驅(qū)使CMOS (Complementary Metal OxideSemiconductor,互補金屬氧化物半導(dǎo)體)圖像傳感器向越來越小的尺寸發(fā)展。隨著像素尺寸的縮小，與之密切相關(guān)的感光二極管的滿阱電子、暗電流、串?dāng)_、飽和溢出等性能參數(shù)面臨著嚴峻的挑戰(zhàn)。因此，更加有效的像素結(jié)構(gòu)和制造工藝成為影響高質(zhì)量像素關(guān)鍵因素之 一。現(xiàn)有技術(shù)中的CMOS圖像傳感器像素陣列是由像素基本單元組成，像素單元是由多個晶體管和一個光點二極管構(gòu)成。如圖1所示，圖中給出了一組2*2的像素單元陣列，剖面線A-A’所對應(yīng)的截面圖如圖2所示。現(xiàn)有技術(shù)中CMOS圖像傳感器主要包括:基底11，所述基底11上設(shè)有四個像素單元12 15，每一像素單元各由一個感光二極管(圖1中的121、131、141、151 為感光二極管)和四個 NMOS (Negative channe1-Metal-Oxide-Semiconductor，陰性金屬氧化物半導(dǎo)體)管組成(圖1中122-125、132-135、142-145、152-155為NMOS管)，像素單元之間以及像素單元內(nèi)部的器件的隔離均采用淺槽隔離16 (STI)0現(xiàn)有技術(shù)的采用淺槽隔離(STI)的CMOS圖像傳感器像素結(jié)構(gòu)至少存在以下缺陷:當(dāng)像素單元中的感光二極管復(fù)位時，由于電場的作用，感光二極管的耗盡區(qū)將會擴散至STI界面并產(chǎn)生大量暗電流；現(xiàn)有技術(shù)中的像素結(jié)構(gòu)還將導(dǎo)致感光二極管的有效面積或電容降低，引起滿阱電子、靈敏度等參數(shù)的惡化。另外，STI材料為SiO2，用其作為隔離結(jié)構(gòu)時將占據(jù)一定空間的Si材料，對于相鄰的像素單元來說，在一定程度上限制了感光二極管最大化，且限制了現(xiàn)有的圖像傳感器向更高性能的發(fā)展。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種CMOS圖像傳感器及其制造方法，提高了傳感器靈敏度高及成像質(zhì)量，降低了暗電流。—種CMOS圖像傳感器，包括:基底及位于基底上方的像素單元；所述像素單元包括:陰性金屬氧化物半導(dǎo)體NMOS管及感光二極管；所述NMOS管的源極和漏極及所述感光二極管的感光區(qū)為陰性N型注入層，所述NMOS管與感光二極管通過陽性P型注入層連為一體，且所述P型注入層與所述NMOS管及感光二極管中的N型注入層形成PN結(jié)；所述像素單元通過PN結(jié)及設(shè)置在基底上部的P型掩埋層與所述基底連為一體。一種CMOS圖像傳感器的制造方法，該方法包括:在基底上設(shè)置P型掩埋層，并在該P型掩埋層上設(shè)置像素單元；其中，設(shè)置所述像素單元的步驟包括:設(shè)置陰性金屬氧化物半導(dǎo)體NMOS管及感光二極管；在所述NMOS管的源極和漏極及所述感光二極管的感光區(qū)通過注入陰性N型電子形成N型注入層，并在所述NMOS管與感光二極管間注入可與所述N型注入層形成PN結(jié)的陽性P型電子；所述像素單元通過PN結(jié)與P型掩埋層與所述基底連為一體。由上述本發(fā)明提供的技術(shù)方案可以看出，通過采用了 PN結(jié)作為像素單元的隔離結(jié)構(gòu)，從而避免了感光二極管耗盡區(qū)受STI界面缺陷影響而產(chǎn)生的暗電流；其次由于沒有STI在尺寸上的限制使得感光二極管電容變大從而提升感光二極管的滿阱電子。


為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他附圖。圖1為本發(fā)明背景技術(shù)提供的現(xiàn)有技術(shù)中CMOS圖像傳感器的示意圖；圖2為本發(fā)明背景技術(shù)提供的現(xiàn)有技術(shù)中CMOS圖像傳感器的截面圖；圖3為本發(fā)明實施例一提供的一種CMOS圖像傳感器的截面圖；圖4為本發(fā)明實施例一提供的一種掩蔽層結(jié)構(gòu)的不意圖；圖5為本發(fā)明實施例二提供的一種CMOS圖像傳感器制造方法的流程圖。
具體實施例方式下面結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。實施例一本實施例以圖3-圖4為例介紹CMOS傳感器的結(jié)構(gòu)及其組成。為了便于理解，本實施例的以像素單元呈2*2的方式排列(用戶可根據(jù)實際需求對像素單元的數(shù)量及排列方式做相應(yīng)的調(diào)整)，其頂視圖結(jié)構(gòu)與背景技術(shù)中的圖1類似，本實施例按照圖1中剖面線A-A’的方式對本發(fā)明的CMOS傳感器做截面，截面圖如圖3所示，剖面線表示為B-B’。如圖3所示，基底31為厚度2 8 ii m的P型外延層，其摻雜濃度為1E15 1E16/cm3，置于傳感器底部?；?1上還設(shè)有用于降低像素單元的集電極串聯(lián)電阻掩埋層37 ；示例性的，可采用高能量P型離子注入形成掩埋層37;所述P型離子可以為硼離子，其濃度可以為2E16 2E18/cm3，能量可以為1000_2000KeV。在掩埋層37的上方設(shè)有四個像素單元(32 35，其結(jié)構(gòu)可參考圖1)，每一像素單元一般包括一個感光二極管(圖3僅列出像素單元32中的感光二極管321，像素單元33中的感光二極管331)與四個NMOS管(圖3僅列出像素單元32中的一個NMOS管322)，具體的:每一 NMOS管的柵極為多晶硅，源極和漏極的均為重摻雜的N (陰性)型注入層，N型注入層的注入濃度可以為1E18 lE19/cm3，注入結(jié)深可為0.1 0.3 y m ;感光二極管的感光區(qū)為輕摻雜的N型注入層，其注入濃度可以為1E16 lE18/cm3，注入結(jié)深可以為0.3 0.8 y m。像素單元之間及像素單元中的感光二極管與NMOS管通過重摻雜的P (陽性)型注入層36進行隔離，P型注入層的注入濃度可以為2E18 lE20/cm3，其注入結(jié)深可以為0.05 0.8 y m。進一步的，還可在基底31上還設(shè)有用于掩蔽所述像素單元之間和像素單元內(nèi)的重摻雜P型注入層的掩蔽層38，如圖4所示，為便于理解掩蔽層38在傳感器中的結(jié)構(gòu)及位置對其進行突出顯示。示例性的，可通過涂膠、光刻或顯影等半導(dǎo)體制造工藝形成掩蔽層38，所述掩蔽層38材料可以為光刻膠，其厚度一般為5 以上；再通過注入工藝在所述帶有掩蔽層38的基底上形成重摻雜P型注入層，需要說明的是，所述重摻雜P型注入層需要連續(xù)進行4 8次的P型雜質(zhì)注入工藝，注入能量范圍為5-lOOOKeV，注入劑量范圍為2E13 lE15/cm2，通過多次所述注入工藝將所述重摻雜P型注入層和所述掩蔽層38連接在一起。進一步的，由前所述，NMOS管的源極和漏極及所述感光二極管的感光區(qū)為N型注入層，而隔離層為P型注入層；兩者相結(jié)合可形成PN結(jié)；所述像素單元通過PN結(jié)及P型掩埋層與所述基底連為一體。本實施例中將PN結(jié)作為隔離結(jié)構(gòu)，避免了感光二極管耗盡區(qū)受STI界面缺陷影響而產(chǎn)生的暗電流，且由于沒有STI在尺寸上的限制使得感光二極管電容變大從而提升感光二極管的滿阱電子。另一方面，由于本實施例中像素單元采用了高濃度P型雜質(zhì)對感光二極管進行了全局隔離，從而有效的避免了相鄰像素單元間串?dāng)_和感光二極管飽和時的電子溢出的發(fā)生。所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，僅以上述各功能模塊的劃分進行舉例說明，實際應(yīng)用中，可以根據(jù)需要而將上述功能分配由不同的功能模塊完成，即將裝置的內(nèi)部結(jié)構(gòu)劃分成不同的功能模塊，以完成以上描述的全部或者部分功倉泛。實施例二如圖5所示，為本實施例提供的一種CMOS圖像傳感器制造方法的流程圖。如圖5所示，主要包括如下步驟:步驟51、在基底上設(shè)置P型掩埋層。所述P型掩埋層設(shè)置在基底上部，用于降低像素單元的集電極串聯(lián)電阻。示例性的，可采用高能量P型離子注入形成掩埋層67;所述P型離子可以為硼離子，其濃度可以為2E16 2E18/cm3，能量可以為 1000_2000KeV。步驟52、在所述基底上設(shè)置掩蔽層。所述掩蔽層位于掩埋層的上部，用于掩蔽像素單元之間和像素單元內(nèi)的重摻雜P型注入層。示例性的，可通過涂膠、光刻或顯影等半導(dǎo)體制造工藝形成掩蔽層，所述掩蔽層材料可以為光刻膠，其厚度一般為5 y m以上；再通過注入工藝在所述帶有掩蔽層58的基底上形成重摻雜P型注入層，需要說明的是，所述重摻雜P型注入層需要連續(xù)進行4 8次的P型雜質(zhì)注入工藝，注入能量范圍為5-1000KeV，注入劑量范圍為2E13 lE15/cm2，通過多次所述注入工藝將所述重摻雜P型注入層和所述掩蔽層連接在一起。步驟53、在所述掩蔽層上設(shè)置像素單元。每一像素單元一般包括一個感光二極管與四個NMOS管。其中，每一 NMOS管的柵極為多晶硅，其源極和漏極的通過注入重摻雜的N (陰性)型電子形成N注入層，N型注入層的注入濃度可以為1E18 lE19/cm3，注入結(jié)深可為0.1 0.3 y m ;感光二極管的感光區(qū)可采用類似的注入工藝注入輕摻雜的N型電子形成N型注入層，其注入濃度可以為1E16 lE18/cm3,注入結(jié)深可以為0.3 0.8 y m。另外，為提高了傳感器靈敏度高及成像質(zhì)量及降低暗電流，可在NMOS管及感光二極管間注入重摻雜的P (陽性)型電子形成P型注入層，所述型注入層的注入濃度可以為2E18 lE20/cm3，其注入結(jié)深可以為0.05 0.8 y m。需要強調(diào)的是，所述P型注入層與感光二極管及NMOS管中的N型注入層可形成單向?qū)щ姷腜N結(jié)，所述像素單元通過PN結(jié)及設(shè)置在基底上部的P型掩埋層與所述基底連為一體，用于避免感光二極管耗盡區(qū)受STI界面缺陷影響而產(chǎn)生的暗電流及提升感光二極管的滿阱電子。進一步的，所述P型掩蔽層上還可設(shè)置多個像素單元，相鄰像素單元之間可注入重摻雜的P型電子形成P型注入層，來避免相鄰像素單元之間的串?dāng)_和感光二極管飽和時的電子溢出的發(fā)生。另外，本實施例中CMOS圖像傳感器的結(jié)構(gòu)可參考實施例一及其對應(yīng)的附圖，不再贅述。本發(fā)明實施例通過采用PN結(jié)作為隔離結(jié)構(gòu)，避免了感光二極管耗盡區(qū)受STI界面缺陷影響而產(chǎn)生的暗電流，且由于沒有STI在尺寸上的限制使得感光二極管電容變大從而提升感光二極管的滿阱電子。另一方面，由于本實施例中像素單元采用了高濃度P型雜質(zhì)對感光二極管進行了全局隔離，從而有效的避免了相鄰像素單元間串?dāng)_和感光二極管飽和時的電子溢出的發(fā)生。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應(yīng)該以權(quán)利要求書的保護范圍為準。
權(quán)利要求
1.一種CMOS圖像傳感器，其特征在于，包括:基底及位于基底上方的像素單元； 所述像素單元包括:陰性金屬氧化物半導(dǎo)體NMOS管及感光二極管；所述NMOS管的源極和漏極及所述感光二極管的感光區(qū)為陰性N型注入層，所述匪OS管與感光二極管通過陽性P型注入層連為一體，且所述P型注入層與所述NMOS管及感光二極管中的N型注入層形成PN結(jié)； 所述像素單元通過PN結(jié)及設(shè)置在基底上部的P型掩埋層與所述基底連為一體。
2.根據(jù)權(quán)利要求1所述的傳感器，其特征在于，還包括:在所述基底上設(shè)置若干個像素單元，相鄰像素單元之間通過P型注入層相連。
3.根據(jù)權(quán)利要求1或2所述的設(shè)置，其特征在于，還包括:在所述基底上設(shè)置用于掩蔽所述P型注入層的掩蔽層，且該掩蔽層與所述P型注入層連為一體。
4.根據(jù)權(quán)利要求1所述的傳感器，其特征在于，所述基底為厚度2 8y m的P型外延層，其摻雜濃度為1E15 lE16/cm3。
5.根據(jù)權(quán)利要求1所述的傳感器，其特征在于，所述NMOS管的源極和漏極的N型注入層的注入濃度為1E18 lE19/cm3，注入結(jié)深為0.1 0.3 y m。
6.根據(jù)權(quán)利要求1所述的傳感器，其特征在于，所述感光二極管的感光區(qū)的N型注入層的注入濃度為1E16 1E18/cm3,注入結(jié)深為0.3 0.8 y m。
7.根據(jù)權(quán)利要求1所述的傳感器，其特征在于，所述P型注入層的注入濃度為2E18 1E20/W，其注入結(jié)深為0.05 0.8 ii m。
8.根據(jù)權(quán)利要求1所述的傳感器，其特征在于，所述P型掩埋層的注入濃度為2E16 2E18/cm3，其注入結(jié)深為 0.5 ~ 1.0um0
9.一種CMOS圖像傳感器的制造方法，其特征在于，該方法包括: 在基底上設(shè)置P型掩埋層，并在該P型掩埋層上設(shè)置像素單元； 其中，設(shè)置所述像素單元的步驟包括:設(shè)置陰性金屬氧化物半導(dǎo)體NMOS管及感光二極管；在所述NMOS管的源極和漏極及所述感光二極管的感光區(qū)通過注入陰性N型電子形成N型注入層，并在所述NMOS管與感光二極管間注入可與所述N型注入層形成PN結(jié)的陽性P型電子； 所述像素單元通過PN結(jié)與P型掩埋層與所述基底連為一體。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，該方法還包括:在所述基底上設(shè)置若干個像素單元，通過注入P型電子形成P型注入層連接相鄰像素單元。
全文摘要
本發(fā)明公開了一種CMOS圖像傳感器及其制造方法，其中，該傳感器包括基底及位于基底上方的像素單元；所述像素單元包括陰性金屬氧化物半導(dǎo)體NMOS管及感光二極管；所述NMOS管的源極和漏極及所述感光二極管的感光區(qū)為陰性N型注入層，所述NMOS管與感光二極管通過陽性P型注入層連為一體，且所述P型注入層與所述NMOS管及感光二極管中的N型注入層形成PN結(jié)；所述像素單元通過PN結(jié)及設(shè)置在基底上部的P型掩埋層與所述基底連為一體。通過使用本發(fā)明公開的CMOS圖像傳感器提高了靈敏度高及成像質(zhì)量，降低了暗電流。
文檔編號H01L27/146GK103151365SQ201310104808
公開日2013年6月12日 申請日期2013年3月28日 優(yōu)先權(quán)日2013年3月28日
發(fā)明者陳多金, 唐冕, 陳杰, 曠章曲 申請人:北京思比科微電子技術(shù)股份有限公司