一種半導(dǎo)體器件的制造方法
【專(zhuān)利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，涉及半導(dǎo)體【技術(shù)領(lǐng)域】。該方法包括：步驟S101：在前端器件上形成第一離子注入掩膜，對(duì)第一離子注入?yún)^(qū)進(jìn)行離子注入；步驟S102：在第一離子注入掩膜的圖案之間以及第一離子注入掩膜上形成高于所述第一離子注入掩膜的介電材料層；步驟S103：去除所述介電材料層高于所述第一離子注入掩膜的部分；步驟S104：去除所述第一離子注入掩膜，以所述介電材料層被保留的部分作為第二離子注入掩膜對(duì)第二離子注入?yún)^(qū)進(jìn)行離子注入。該方法通過(guò)采用填充于第一離子注入掩膜的圖案之間的介電材料作為第二離子注入掩膜對(duì)第二離子注入?yún)^(qū)進(jìn)行離子注入，很好地控制了第一離子注入掩膜與第二離子注入掩膜的交疊，提高了器件良率。
【專(zhuān)利說(shuō)明】一種半導(dǎo)體器件的制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，具體而言涉及一種半導(dǎo)體器件的制造方法。

【背景技術(shù)】
[0002] 在半導(dǎo)體【技術(shù)領(lǐng)域】中，離子注入是半導(dǎo)體器件制造的關(guān)鍵步驟。在制造半導(dǎo)體器 件的過(guò)程中，往往需要進(jìn)行離子注入工藝，以形成輕摻雜（LDD)區(qū)、或形成源極和漏極等。然 而，隨著半導(dǎo)體制造工藝的不斷發(fā)展，器件的尺寸不斷縮小，這給離子注入工藝，尤其是離 子注入工藝中掩膜的圖形化，帶來(lái)了極大的挑戰(zhàn)。并且，器件尺寸縮小給對(duì)NM0S或PM0S進(jìn) 行離子注入以形成源極和漏極的工藝帶來(lái)了更大的挑戰(zhàn)；而這一問(wèn)題在鰭型場(chǎng)效應(yīng)晶體管 (FinFET)上更加凸顯。
[0003] 下面，結(jié)合圖1A至圖1F，對(duì)現(xiàn)有技術(shù)的半導(dǎo)體器件的制造方法進(jìn)行簡(jiǎn)要說(shuō)明，主 要涉及離子注入工藝。其中，圖1A至圖1F為現(xiàn)有的半導(dǎo)體器件的制造方法的各工藝完成 后形成的圖案的剖視圖。該半導(dǎo)體器件的制造方法，一般包括如下步驟：
[0004] 步驟E1 :提供一前端器件100,在前端器件100上形成光刻膠層1010,如圖1A所 /_J、1 〇
[0005] 其中，前端器件100,包括半導(dǎo)體襯底和柵極。半導(dǎo)體襯底中一般還包括淺溝槽隔 離（STI)等（圖1A中未示出）。前端器件100 -般包括PM0S區(qū)和NM0S區(qū)，如圖1A所示。其 中，在圖1中位于半導(dǎo)體襯底上方的與PM0S和NM0S對(duì)應(yīng)的區(qū)域(不同的陰影區(qū)域）分別為 PM0S的柵極和NM0S的柵極。
[0006] 顯然，在現(xiàn)有技術(shù)中，光刻膠層1010直接形成于前端器件100之上。由于前端器 件的結(jié)構(gòu)尤其表面結(jié)構(gòu)比較復(fù)雜(其表面并不平坦)，導(dǎo)致通過(guò)光刻對(duì)光刻膠層1010進(jìn)行圖 形化以形成離子注入掩膜（NM0S離子注入掩膜或PM0S離子注入掩膜）的過(guò)程，受到了極大 的挑戰(zhàn)，很難形成形貌理想的圖形化的光刻膠層（即，離子注入掩膜)，這一問(wèn)題在鰭型場(chǎng)效 應(yīng)晶體管（FinFET)上更加凸顯和嚴(yán)重。并且，由于器件縮小導(dǎo)致光刻膠層需在厚度上進(jìn)行 一定的減小，這往往造成光刻膠層1010無(wú)法滿(mǎn)足離子注入和光刻的工藝窗口要求。
[0007] 步驟E2 :對(duì)光刻膠層1010進(jìn)行光刻，形成PM0S離子注入掩膜（S卩，圖形化的光刻 膠層）101。形成的圖形，如圖1B所示。
[0008] 其中，PM0S離子注入掩膜，是指對(duì)PM0S區(qū)進(jìn)行離子注入時(shí)所使用的掩膜；同理， NM0S離子注入掩膜，是指對(duì)NM0S區(qū)進(jìn)行離子注入時(shí)所使用的掩膜。并且，當(dāng)不至于引起混 淆的情況下，NM0S離子注入掩膜和PM0S離子注入掩膜均可以簡(jiǎn)稱(chēng)為離子注入掩膜。
[0009] 如上所述，由于前端器件的結(jié)構(gòu)尤其表面結(jié)構(gòu)比較復(fù)雜(表面不平坦)，導(dǎo)致通過(guò) 光刻對(duì)光刻膠層1010進(jìn)行圖形化以形成PM0S離子注入掩膜101的過(guò)程，形成的PM0S離子 注入掩膜101的形貌往往并不理想。并且，由于器件縮小導(dǎo)致光刻膠層1010需在厚度上進(jìn) 行一定的減小，這往往造成最終形成的離子注入掩膜101無(wú)法滿(mǎn)足離子注入和光刻對(duì)工藝 窗口的要求（即工藝窗口過(guò)小)。
[0010] 步驟E3 :以PM0S離子注入掩膜101為掩膜，對(duì)前端器件100的PM0S區(qū)進(jìn)行離子注 入。形成的圖形如圖1C所示。為了簡(jiǎn)要，圖中未示出前端器件100中形成的離子注入?yún)^(qū)。
[0011] 本步驟中，PM0S離子注入掩膜101的作用主要在于：作為掩膜，防止NM0S區(qū)被注 入離子。然而，由于PM0S離子注入掩膜101的形貌往往并不理想，并且，PM0S離子注入掩 膜101的厚度往往無(wú)法滿(mǎn)足離子注入的工藝窗口要求，因此，可能造成PM0S區(qū)被不當(dāng)?shù)刈?入離子，造成器件性能下降甚至良率下降。
[0012] 步驟E4 :剝離去除PM0S離子注入掩膜101。形成的圖形如圖1D所示。
[0013] 步驟E5 :以與步驟E1至E2相同的方法，在前端器件100上形成NM0S離子注入掩 膜102 ;并以該NM0S離子注入掩膜102為掩膜對(duì)前端器件100的NM0S區(qū)進(jìn)行離子注入。如 圖1E所示。
[0014] 為了簡(jiǎn)要，圖1E中未示出前端器件100中形成的離子注入?yún)^(qū)。
[0015] 在實(shí)施步驟E5的過(guò)程中，也存在上述步驟E1至E3所面臨的工藝窗口較小、容易 造成器件良率下降等問(wèn)題。
[0016] 步驟E6 :剝離去除NM0S離子注入掩膜102。形成的圖形如圖1F所示。
[0017] 在現(xiàn)有技術(shù)中，上述NM0S區(qū)和PM0S區(qū)的離子注入過(guò)程的先后順序，可以對(duì)調(diào)。并 且，在完成步驟E6后，一般還包括在前端器件101上通過(guò)沉積層間介電層材料形成層間介 電層（ILD)的步驟。
[0018] 在現(xiàn)有的上述半導(dǎo)體器件的制造方法中，由于PM0S離子注入和NM0S離子注入采 用完全分離的兩步，往往很難控制PM0S離子注入掩膜與NM0S離子注入掩膜二者在前端器 件上的位置關(guān)系，如果二者在位置上存在交疊或存在較大的空隙，都將造成最終制得的半 導(dǎo)體器件的良率下降。簡(jiǎn)言之，傳統(tǒng)的半導(dǎo)體器件的制造方法，存在難以很好地控制NM0S 離子注入掩膜與PM0S離子注入掩膜的交疊關(guān)系的缺陷。并且，隨著器件尺寸的不斷縮小， 這一問(wèn)題將越來(lái)越嚴(yán)重。
[0019] 因此，為了解決上述問(wèn)題，需要提出一種新的半導(dǎo)體器件的制造方法。


【發(fā)明內(nèi)容】

[0020] 針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，該方法包括如下 步驟：
[0021] 步驟S101 :在前端器件上形成第一離子注入掩膜，對(duì)第一離子注入?yún)^(qū)進(jìn)行離子注 入；
[0022] 步驟S102 :在所述第一離子注入掩膜的圖案之間以及所述第一離子注入掩膜上 形成高于所述第一離子注入掩膜的介電材料層；
[0023] 步驟S103 :去除所述介電材料層高于所述第一離子注入掩膜的部分；
[0024] 步驟S104 :去除所述第一離子注入掩膜，以所述介電材料層被保留的部分作為第 二離子注入掩膜對(duì)第二離子注入?yún)^(qū)進(jìn)行離子注入。
[0025] 其中，在所述步驟S101中，形成第一離子注入掩膜的方法為雙重圖形技術(shù)。
[0026] 其中，在所述步驟S101中，所述第一離子注入掩膜包括：位于所述前端器件上的 圖形化的過(guò)渡層，以及位于所述圖形化的過(guò)渡層之上的圖形化的硬掩膜層。
[0027] 其中，所述圖形化的過(guò)渡層的材料為底部抗反射層材料。
[0028] 其中，在所述步驟S101中，在前端器件上形成第一離子注入掩膜的方法包括：
[0029] 步驟sum :提供前端器件，在所述前端器件上依次形成過(guò)渡層、硬掩膜層和光刻 膠層；
[0030] 步驟S1012 :對(duì)所述光刻膠層進(jìn)行構(gòu)圖，形成位于所述前端器件的第一離子注入 區(qū)之外的區(qū)域的上方的圖形化的光刻膠層；
[0031] 步驟S1013 :以所述圖形化的光刻膠層為掩膜對(duì)所述硬掩膜層進(jìn)行刻蝕，去除所 述硬掩膜層位于所述圖形化的光刻膠層覆蓋的區(qū)域以外的部分，形成圖形化的硬掩膜層；
[0032] 步驟S1014 :以所述圖形化的硬掩膜層為掩膜對(duì)所述過(guò)渡層進(jìn)行刻蝕，去除所述 過(guò)渡層位于所述圖形化的硬掩膜層覆蓋的區(qū)域以外的部分，形成圖形化的過(guò)渡層；
[0033] 并且，所述圖形化的硬掩膜層和圖形化的過(guò)渡層共同構(gòu)成第一離子注入掩膜。
[0034] 其中，在所述步驟S1014中，在對(duì)所述過(guò)渡層進(jìn)行刻蝕的過(guò)程中，所述圖形化的光 刻膠層被刻蝕去除。
[0035] 當(dāng)然，在步驟S1014之后，還可以包括刻蝕去除圖形化的硬掩膜層的步驟，然后以 圖形化的過(guò)渡層作為第一離子注入掩膜，此處并不進(jìn)行限定。
[0036] 其中，在所述步驟S102中，所述介電材料層為單層結(jié)構(gòu)，其材料為超低k介電材 料。
[0037] 其中，在所述步驟S102中，形成所述介電材料層的方法為旋涂法。
[0038] 其中，在所述步驟S103中，所采用的去除方法為干法刻蝕或者化學(xué)機(jī)械拋光。
[0039] 其中，所述步驟S103還包括：在去除所述介電材料層高于所述第一離子注入掩膜 的部分之后，繼續(xù)去除預(yù)定厚度的所述第一離子注入掩膜和預(yù)定厚度的所述介電材料層位 于所述第一離子注入掩膜的圖案之間的部分。
[0040] 其中，在所述步驟S104中，去除所述第一離子注入掩膜的步驟包括：通過(guò)灰化工 藝去除所述第一離子注入掩膜。
[0041] 其中，在所述步驟S104中，去除所述第一離子注入掩膜的步驟還包括：在通過(guò)灰 化工藝去除所述第一離子注入掩膜之后，對(duì)所述前端器件進(jìn)行清洗以去除灰化工藝的殘留 物。
[0042] 其中，所述步驟S103包括：通過(guò)刻蝕工藝去除所述介電材料層高于所述圖形化的 過(guò)渡層的部分以及所述圖形化的硬掩膜層。
[0043] 其中，在所述步驟S102中，所述介電材料層包括第一介電材料層和位于其上的第 二介電材料層，其中所述第一介電材料層作為第一接觸孔刻蝕阻擋層。
[0044] 其中，在所述步驟S102中，形成所述介電材料層的方法包括：
[0045] 步驟S1021 :在所述第一離子注入?yún)^(qū)和所述第一離子注入掩膜上沉積第一介電材 料層；
[0046] 步驟S1022 :在所述第一介電材料層上旋涂第二介電材料層。
[0047] 其中，在所述步驟S104之后還包括步驟S105 :
[0048] 在所述第二離子注入掩膜和所述第二離子注入?yún)^(qū)的上方形成層間介電層。
[0049] 其中，在所述步驟S105中，所述層間介電層為單層結(jié)構(gòu)，其材料為超低k介電材 料。
[0050] 其中，在所述步驟S105中，所述層間介電層包括第一層間介電層和位于其上的第 二層間介電層，其中所述第一層間介電層作為第二接觸孔刻蝕阻擋層。
[0051] 其中，在所述步驟S105中，形成所述層間介電層的方法包括：
[0052] 步驟S1051 :在所述第二離子注入?yún)^(qū)和所述第二離子注入掩膜上沉積第一層間介 電層；
[0053] 步驟S1052 :在所述第一層間介電層上旋涂第二層間介電層。
[0054] 其中，在所述步驟S105之后還包括步驟S106 :
[0055] 去除所述第一層間介電層和所述第二層間介電層高于所述第二離子注入掩膜的 部分。
[0056] 其中，在所述步驟S106中所采用的去除方法為干法刻蝕或者化學(xué)機(jī)械拋光。
[0057] 本發(fā)明的半導(dǎo)體器件的制造方法，在形成第一離子注入掩膜完成第一離子注入?yún)^(qū) 的離子注入工藝之后，通過(guò)采用填充于第一離子注入掩膜的圖案之間的介電材料作為第二 離子注入掩膜對(duì)第二離子注入?yún)^(qū)進(jìn)行離子注入，很好地控制了第一離子注入掩膜與第二離 子注入掩膜（比如NM0S離子注入掩膜與PM0S離子注入掩膜）的交疊關(guān)系，使二者在位置上 恰好相鄰但不重疊，提高了半導(dǎo)體器件的良率。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0058] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0059] 附圖中：
[0060] 圖1A為現(xiàn)有技術(shù)中半導(dǎo)體器件的制造方法步驟E1形成的圖形的剖視圖；
[0061] 圖1B為現(xiàn)有技術(shù)中半導(dǎo)體器件的制造方法步驟E2形成的圖形的剖視圖；
[0062] 圖1C為現(xiàn)有技術(shù)中半導(dǎo)體器件的制造方法步驟E3形成的圖形的剖視圖；
[0063] 圖1D為現(xiàn)有技術(shù)中半導(dǎo)體器件的制造方法步驟E4形成的圖形的剖視圖；
[0064] 圖1E為現(xiàn)有技術(shù)中半導(dǎo)體器件的制造方法步驟E5形成的圖形的剖視圖；
[0065] 圖1F為現(xiàn)有技術(shù)中半導(dǎo)體器件的制造方法步驟E6形成的圖形的剖視圖；
[0066] 圖2A為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟bl提供的前端器件的剖視 圖；
[0067] 圖2B為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟bl形成的圖形的剖視圖；
[0068] 圖2C為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b2形成的圖形的剖視圖； [0069] 圖2D為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b3形成的圖形的剖視圖；
[0070] 圖2E為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b4形成的圖形的剖視圖；
[0071] 圖2F為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b5形成的圖形的剖視圖；
[0072] 圖2G為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b6形成的圖形的剖視圖；
[0073] 圖2H為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b7形成的圖形的剖視圖；
[0074] 圖21為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b8形成的圖形的剖視圖；
[0075] 圖2J為本發(fā)明實(shí)施例一的半導(dǎo)體器件的制造方法步驟b9形成的圖形的剖視圖；
[0076] 圖3A為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法步驟c6形成的圖形的剖視圖；
[0077] 圖3B為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法步驟c7形成的圖形的剖視圖；
[0078] 圖3C為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法步驟c8形成的圖形的剖視圖；
[0079] 圖3D為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法步驟c9形成的圖形的剖視圖；
[0080] 圖3E為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法步驟cio形成的圖形的剖視 圖；
[0081] 圖4為本發(fā)明提出的一種半導(dǎo)體器件的制造方法的流程圖。

【具體實(shí)施方式】
[0082] 在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然 而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以 實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn) 行描述。
[0083] 應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的 實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給 本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終 相同附圖標(biāo)記表示相同的元件。
[0084] 應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q(chēng)為"在...上"、"與...相鄰"、"連接到"或"耦合到"其 它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱?或者可以存在居間的元件或?qū)印Ｏ喾?，?dāng)元件被稱(chēng)為"直接在...上"、"與...直接相鄰"、 "直接連接到"或"直接耦合到"其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?yīng)當(dāng)明白，盡管 可使用術(shù)語(yǔ)第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、 層和/或部分不應(yīng)當(dāng)被這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅僅用來(lái)區(qū)分一個(gè)元件、部件、區(qū)、層或部 分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元 件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0085] 空間關(guān)系術(shù)語(yǔ)例如"在...下"、"在...下面"、"下面的"、"在...之下"、"在...之 上"、"上面的"等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與 其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語(yǔ)意圖還包括使 用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為"在其它元件下 面"或"在其之下"或"在其下"元件或特征將取向?yàn)樵谄渌蛱卣?上"。因此，示例性 術(shù)語(yǔ)"在...下面"和"在...下"可包括上和下兩個(gè)取向。器件可以另外地取向（旋轉(zhuǎn)90 度或其它取向）并且在此使用的空間描述語(yǔ)相應(yīng)地被解釋。
[0086] 在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使 用時(shí)，單數(shù)形式的"一"、"一個(gè)"和"所述/該"也意圖包括復(fù)數(shù)形式，除非上下文清楚指出 另外的方式。還應(yīng)明白術(shù)語(yǔ)"組成"和/或"包括"，當(dāng)在該說(shuō)明書(shū)中使用時(shí)，確定所述特征、 整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操 作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)"和/或"包括相關(guān)所列項(xiàng)目的任 何及所有組合。
[0087] 這里參考作為本發(fā)明的理想實(shí)施例（和中間結(jié)構(gòu)）的示意圖的橫截面圖來(lái)描述發(fā) 明的實(shí)施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因 此，本發(fā)明的實(shí)施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致 的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃 度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過(guò)注入形成的埋藏區(qū)可導(dǎo)致該埋 藏區(qū)和注入進(jìn)行時(shí)所經(jīng)過(guò)的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實(shí)質(zhì)上是示 意性的，它們的形狀并不意圖顯示器件的區(qū)的實(shí)際形狀且并不意圖限定本發(fā)明的范圍。
[0088] 為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便 闡釋本發(fā)明提出的半導(dǎo)體器件的制造方法。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了 這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0089] 實(shí)施例一
[0090] 下面，參照?qǐng)D2A-圖2J和圖4來(lái)描述本發(fā)明實(shí)施例一提出的半導(dǎo)體器件的制造方 法一個(gè)示例性方法的詳細(xì)步驟。其中，圖2A-圖2J示出了本發(fā)明實(shí)施例一的半導(dǎo)體器件的 制造方法的相關(guān)步驟的形成的圖形的示意性剖面圖；圖4為本發(fā)明提出的一種半導(dǎo)體器件 的制造方法的流程圖。
[0091] 本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，具體包括如下步驟：
[0092] 步驟bl :提供前端器件200,如圖2A所示。在前端器件200上依次形成過(guò)渡層 2010、硬掩膜層2020和光刻膠層2030,形成的圖形如圖2B所示。
[0093] 其中，前端器件200,包括半導(dǎo)體襯底和位于該半導(dǎo)體襯底上的部件，比如柵極等。 并且，前端器件200包括PM0S區(qū)和NM0S區(qū)，如圖2A所示。本領(lǐng)域的技術(shù)人員可以理解，在 圖2A中位于半導(dǎo)體襯底上方的與PM0S和NM0S對(duì)應(yīng)的區(qū)域(不同的陰影區(qū)域)，分別為PM0S 的柵極和NM0S的柵極。在本實(shí)施例中，半導(dǎo)體襯底中一般還包括淺溝槽隔離（STI)等結(jié)構(gòu) (圖2A中未示出）。
[0094] 其中，過(guò)渡層2010的材料可以選用有機(jī)材料，優(yōu)選的，可以選用底部抗反射層 (BARC)材料。硬掩膜層2020,可以選用現(xiàn)有技術(shù)中的各種常用材料，在此不做限定。
[0095] 在本實(shí)施例中，過(guò)渡層2010可以起到平坦化的作用，保證后續(xù)在其上方形成的硬 掩膜層2020的平坦性。在本實(shí)施例中，過(guò)渡層2010必須高于柵極的高度，這樣才能起到平 坦化的作用（保證硬掩膜層2020和光刻膠層2030都是平坦的）。一般而言，過(guò)渡層2010的 厚度可以為50〇A?3000 A,而硬掩膜層2020的厚度可以為ιοοΑ?500 A，但并不以此 為限。通常，應(yīng)保證硬掩膜層2020和過(guò)渡層2010在刻蝕時(shí)有大的選擇比(例如：硬掩膜層 2020和過(guò)渡層2010的選擇比在10以上)，以保證在后續(xù)刻蝕過(guò)渡層時(shí)基本不會(huì)刻蝕硬掩膜 層2020。并且，過(guò)渡層2010還具有保護(hù)半導(dǎo)體襯底（Si)的作用，原因在于過(guò)渡層2010和 掩膜層2020以及半導(dǎo)體襯底具有很高的刻蝕選擇比，因此在后續(xù)刻蝕過(guò)渡層2010時(shí)不會(huì) 刻蝕半導(dǎo)體襯底（Si)。
[0096] 作為示例，在本實(shí)施例中，前端器件的半導(dǎo)體襯底選用單晶硅材料構(gòu)成。在所述 半導(dǎo)體襯底中形成有隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離（STI)結(jié)構(gòu)或者局部氧化硅 (L0C0S)隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)將半導(dǎo)體襯底分為NM0S部分和PM0S部分。所述半導(dǎo)體襯 底中還形成有各種阱（well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。上述形成阱（well)結(jié)構(gòu)、 隔離結(jié)構(gòu)、柵極結(jié)構(gòu)的工藝步驟已經(jīng)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再詳細(xì)加以描述。
[0097] 示例性地，在前端器件200上依次形成過(guò)渡層2010、硬掩膜層2020和光刻膠層 2030的方法，可以為：首先在前端器件200上形成過(guò)渡層2010,然后再過(guò)渡層2010上形成 硬掩膜層2020,最后在硬掩膜層2020形成光刻膠層2030。形成各膜層的方法，可以為沉積、 涂布等各種方法，在此不做限定。
[0098] 步驟b2 :對(duì)光刻膠層2030進(jìn)行構(gòu)圖(例如曝光、顯影)形成圖形化的光刻膠層203， 其中，圖形化的光刻膠層203位于前端器件200的NMOS區(qū)的上方，以便后續(xù)利用該圖形化 的光刻膠層203形成PM0S離子注入掩膜；也就是說(shuō)，圖形化的光刻膠203位于PM0S的離子 注入?yún)^(qū)以外的區(qū)域。形成的圖形，如圖2C所示。
[0099] 本實(shí)施例以先完成對(duì)前端器件的PM0S區(qū)的離子注入（S卩，通過(guò)離子注入形成PM0S 的源極和漏極)再完成對(duì)NM0S區(qū)的離子注入為例進(jìn)行說(shuō)明。在對(duì)PM0S區(qū)進(jìn)行離子注入時(shí)， 需保證最終形成的離子注入掩膜（即PM0S離子注入掩膜)暴露出PM0S的源極區(qū)域和漏極區(qū) 域。因?yàn)樵诒緦?shí)施例中，后續(xù)形成的PM0S離子注入掩膜的形狀與圖形化的光刻膠層203的 形狀一致，因此，圖形化的光刻膠層應(yīng)保證不覆蓋PM0S的源極區(qū)域和漏極區(qū)域。由于離子 注入時(shí)的離子注入掩膜的位置設(shè)置屬于現(xiàn)有技術(shù)，因此本實(shí)施例不再贅述。
[0100] 在本實(shí)施例中，由于光刻膠層2030的下方的硬掩膜層2020的上表面是平坦的，因 此，可以保證圖形化的光刻膠層203具有良好的形貌，并且在對(duì)光刻膠層2030進(jìn)行圖形化 時(shí)具有較寬的光刻工藝窗口。而由于在對(duì)光刻膠層2030進(jìn)行圖形化時(shí)具有較寬的光刻工 藝窗口，所以可以保證后續(xù)對(duì)硬掩膜層2020和過(guò)渡層2010進(jìn)行刻蝕時(shí)具有較寬的工藝窗 口，進(jìn)而保證了后續(xù)工藝均具備較寬的工藝窗口。
[0101] 步驟b3 :以圖形化的光刻膠層203為掩膜，對(duì)硬掩膜層2020進(jìn)行刻蝕，去除硬掩 膜層2020位于圖形化的光刻膠層2030覆蓋的區(qū)域以外的部分，形成圖形化的硬掩膜層 202。形成的圖形，如圖2D所示。
[0102] 示例性地，對(duì)硬掩膜層2020進(jìn)行刻蝕的工藝，可以選用干法刻蝕或濕法刻蝕工 藝。
[0103] 步驟b4 :以圖形化的硬掩膜層202為掩膜，對(duì)過(guò)渡層2010進(jìn)行刻蝕，去除過(guò)渡層 2010位于圖形化的硬掩膜層202覆蓋的區(qū)域以外的部分，形成圖形化的過(guò)渡層201。形成 的圖形，如圖2E所示。
[0104] 示例性地，對(duì)過(guò)渡層2010進(jìn)行刻蝕的工藝，可以選用干法刻蝕或濕法刻蝕工藝。
[0105] 其中，在本步驟中，在對(duì)過(guò)渡層2010進(jìn)行圖形化的過(guò)程中，圖形化的光刻膠層203 也會(huì)被消耗掉（即同時(shí)被刻蝕去除)。形成的圖形如圖2E所示。
[0106] 經(jīng)過(guò)步驟b3和b4,將圖形化的光刻膠層203的圖案轉(zhuǎn)移到了過(guò)渡層2010以及硬 掩膜層2020之上。
[0107] 由于前邊的步驟bl和b2保證了圖形化的光刻膠層203具有良好的形貌，因此，可 以在步驟b3和b4中確保圖形化的過(guò)渡層201以及圖形化的硬掩膜層202具有良好的形貌。 并且，由于在對(duì)光刻膠層2030進(jìn)行圖形化時(shí)具有較寬的光刻工藝窗口，所以保證了在對(duì)硬 掩膜層2020和過(guò)渡層2010進(jìn)行刻蝕時(shí)也具有較寬的工藝窗口，進(jìn)而保證了后續(xù)工藝均具 有較寬的工藝窗口。
[0108] 在本發(fā)明實(shí)施例中，步驟b2至b4為對(duì)過(guò)渡層2010、硬掩膜層2020和光刻膠層 2030進(jìn)行構(gòu)圖處理，形成離子注入掩膜的過(guò)程，本實(shí)施例并不對(duì)具體實(shí)現(xiàn)方式進(jìn)行限定，只 要形成了包括圖形化的過(guò)渡層和圖形化的硬掩膜層的離子注入掩膜即可。
[0109] 步驟b5 :以圖形化的硬掩膜層202和圖形化的過(guò)渡層201為PM0S離子注入掩膜， 對(duì)前端器件200的PM0S區(qū)進(jìn)行離子注入。如圖2F所示。
[0110] 需要說(shuō)明的是，在圖2F中，向下的"箭頭"用于示意離子注入工藝。并且，為了表 示簡(jiǎn)要，圖2F以及后續(xù)相關(guān)附圖中并未示出在前端器件200中形成的離子注入?yún)^(qū)。
[0111] 由于作為PM0S離子注入掩膜的圖形化的硬掩膜層202和圖形化的過(guò)渡層201具 有良好的形貌，因此，可以保證離子注入的效果，提高了半導(dǎo)體器件的良率。
[0112] 在本實(shí)施例中，并不對(duì)形成PM0S離子注入掩膜的方法進(jìn)行限定，還可以采用除步 驟bl至b4所述方法之外的其他方法來(lái)形成PM0S離子注入掩膜。并且，在本發(fā)明中，形成 PM0S離子注入掩膜的方法，可以為普通構(gòu)圖工藝或者雙重圖形技術(shù)，在此并不進(jìn)行限定。
[0113] 當(dāng)然，在上述步驟中，在步驟b4之后還可以包括通過(guò)刻蝕去除圖形化的硬掩膜層 202的步驟，而在步驟b5中僅以圖形化的過(guò)渡層201為離子注入掩膜進(jìn)行離子注入。
[0114] 步驟b6 :在前端器件200的上方形成介電材料層2040。介電材料層2040覆蓋前 端器件200上被圖形化的硬掩膜層202覆蓋的區(qū)域，以及其他未被圖形化的硬掩膜層202 覆蓋的區(qū)域（即，PM0S離子注入?yún)^(qū));也就是說(shuō)，介電材料層2040覆蓋整個(gè)前端器件200。形 成圖形，如圖2G所示。
[0115] 示例性地，形成介電材料層2040的方法，可以為在前端器件200的上方涂布一層 介電材料比如低k介電材料，作為介電材料層2040。
[0116] 其中，介電材料層2040可以為圖2G所示的單層結(jié)構(gòu)，也可為多層結(jié)構(gòu)，在此并不 進(jìn)行限定，本實(shí)施例以其為單層結(jié)構(gòu)為例進(jìn)行說(shuō)明。在本實(shí)施例中，介電材料層2040的材 料可以為現(xiàn)有的各種介電材料，比如低k介電材料，優(yōu)選為超低k介電材料。并且，在本實(shí) 施例中，選用的介電材料層2040的材料應(yīng)具有良好的間隙填充能力，以保證完全填充PM0S 離子注入掩膜的圖案之間的間隙。介電材料層2040的作用之一在于，對(duì)前端器件200的表 面進(jìn)行平坦化。
[0117] 形成介電材料層2040的方法，可以為旋涂法。
[0118] 步驟b7 :去除介電材料層2040位于圖形化的過(guò)渡層201上方的部分以及圖形化 的硬掩膜層202。形成的圖形，如圖2H所示。
[0119] 也就是說(shuō)，在去除所述介電材料層高于所述PM0S離子注入掩膜的部分（S卩，介電 材料層2040位于圖形化的過(guò)渡層201上方的部分)之后，繼續(xù)去除預(yù)定厚度的所述PM0S離 子注入掩膜（即PM0S離子注入掩膜中的圖形化的硬掩膜層202)和預(yù)定厚度的所述介電材 料層（即，與圖形化的硬掩膜層202厚度相同的介電材料層)。當(dāng)然，在本實(shí)施例中，預(yù)定厚 度也可以大于或小于圖形化的硬掩膜層202的厚度，關(guān)于預(yù)定厚度的具體數(shù)值，在此并不 進(jìn)行限定。
[0120] 其中，經(jīng)過(guò)步驟b7,介電材料層2040僅保留位于圖形化的過(guò)渡層201內(nèi)部的部分 (即，圖形化的過(guò)渡層201的圖案之間的部分)，該部分記作204 (可以稱(chēng)之為介電材料層被 保留的部分，或介電材料層剩余的部分)。如圖2H所示。
[0121] 在本實(shí)施例中，完成步驟b7的具體方法可以為刻蝕或者化學(xué)機(jī)械拋光（CMP)。其 中，刻蝕可以采用干法刻蝕，具體地，對(duì)介電材料層2040以及其下方的圖形化的硬掩膜層 202進(jìn)行干法刻蝕，直至完全去除圖形化的硬掩膜層202。在干法刻蝕時(shí)，可以不考慮介電 材料層2040和圖形化的硬掩膜層202的選擇比，選用刻蝕速率較快的刻蝕氣體進(jìn)行刻蝕即 可。
[0122] 步驟b8 :去除圖形化的過(guò)渡層201 ;以介電材料層2040位于圖形化的過(guò)渡層201 的圖案之間的部分204 (S卩，介電材料層被保留的部分）作為NM0S離子注入掩膜，對(duì)前端器 件200的NM0S區(qū)進(jìn)行離子注入。如圖21所示。
[0123] 需要說(shuō)明的是，在圖21中，向下的"箭頭"用于示意離子注入工藝。并且，為了簡(jiǎn) 要，圖21中未示出前端器件200中形成的NM0S的離子注入?yún)^(qū)。
[0124] 其中，去除圖形化的過(guò)渡層201的方法，可以為剝離法、灰化法、以及其他合適的 方法。并且，當(dāng)通過(guò)灰化工藝去除圖形化的過(guò)渡層201時(shí)，在灰化工藝之后，還可以包括對(duì) 前端器件200進(jìn)行清洗(實(shí)際可以為一種濕法刻蝕)以去除灰化工藝產(chǎn)生的大分子殘留物的 步驟。
[0125] 在本發(fā)明實(shí)施例中，由于NM0S離子注入掩膜實(shí)際上相當(dāng)于恰好位于PM0S離子注 入掩膜的圖案之間，因而可以避免傳統(tǒng)的半導(dǎo)體器件的制造方法中存在的難以很好地控制 NM0S離子注入掩膜與PM0S離子注入掩膜的交疊關(guān)系的問(wèn)題，可以保證NM0S區(qū)的離子注入 和PM0S區(qū)的離子注入均在合適的掩膜下進(jìn)行，提高了制得的半導(dǎo)體器件的良率。
[0126] 步驟b9 :在前端器件200的NM0S區(qū)以及NM0S離子注入掩膜204的上方形成層間 介電層205。形成的圖形，如圖2J所示。
[0127] 其中，形成層間介電層205的方法，可以為旋涂法。層間介電層205的材料，可以 為任何現(xiàn)有的介電材料，比如，低k介電材料。優(yōu)選的，其可以選用與介電材料層2040相同 的材料。進(jìn)一步優(yōu)選的，介電材料層2040與層間介電層205均為超低k介電材料。
[0128] 其中，NM0S離子注入掩膜204由于采用的為介電材料，其實(shí)際與層間介電層205共 同構(gòu)成了廣義的層間介電層。在本實(shí)施例中，采用保留NM0S離子注入掩膜204直接形成層 間介電層205的方案，相對(duì)于去除NM0S離子注入掩膜204之后再形成層間介電層，可以節(jié) 省材料和工藝時(shí)間，有利于降低成本。本領(lǐng)域的技術(shù)人員可以理解的是，在本實(shí)施例中，也 可以不采用步驟b9的方式形成層間介電層，而是采用傳統(tǒng)方法，先去除NM0S離子注入掩膜 204,然后再形成層間介電層。
[0129] 至此，完成了本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的介紹。當(dāng)然，在本實(shí)施例 中，NM0S區(qū)和PM0S區(qū)的離子注入的先后順序也可以根據(jù)實(shí)際需要進(jìn)行調(diào)整(例如：先根據(jù) 與步驟bl至b5基本相同的方法完成NM0S區(qū)的離子注入，再根據(jù)與步驟b6至b9基本相同 的方法完成PM0S區(qū)的離子注入以及層間介電層的形成)，在此并不做限定。
[0130] 在本發(fā)明中，可以將進(jìn)行離子注入的PM0S區(qū)（或進(jìn)行離子注入的NM0S區(qū)）稱(chēng)為第 一離子注入?yún)^(qū)，進(jìn)行離子注入的NM0S區(qū)(或進(jìn)行離子注入的PM0S區(qū))稱(chēng)為第二離子注入?yún)^(qū)； 相應(yīng)地，將PM0S離子注入掩膜(或NM0S離子注入掩膜）稱(chēng)為第一離子注入掩膜，將NM0S離 子注入掩膜(或PM0S離子注入掩膜）稱(chēng)為第二離子注入掩膜。
[0131] 在本實(shí)施例中，該通過(guò)以填充于第一離子注入掩膜的圖案之間的介電材料作為第 二離子注入掩膜完成對(duì)第二離子注入?yún)^(qū)的離子注入的方法，實(shí)際為一種自對(duì)準(zhǔn)的離子注入 方法，有利于提高第二次離子注入的精度，保證離子注入質(zhì)量。并且，該方法也在一定程度 上保證了更寬的工藝窗口。這一方法，可以用于任何需要分兩次完成離子注入的工藝過(guò)程， 并且，尤其適用于鰭型場(chǎng)效應(yīng)晶體管（FinFET)的離子注入過(guò)程。
[0132] 在本發(fā)明實(shí)施例中，形成PM0S離子注入掩膜的方法，也可以不采用上述的步驟bl 至b4的方法，而是采用其他方法形成，例如直接采用單層材料（比如光刻膠)形成PM0S離子 注入掩膜（即，第一離子注入掩膜)。關(guān)于其他的形成第一離子注入掩膜的方法，此處不再贅 述。如果采用這一方式形成第一離子注入掩膜(此處為PM0S離子注入掩膜)，則相應(yīng)地，應(yīng) 對(duì)后續(xù)步驟進(jìn)行如下調(diào)整：
[0133] 步驟b5和步驟b6保持不變。
[0134] 步驟b7相應(yīng)調(diào)整為：去除介電材料層高出第一離子注入掩膜的部分。
[0135] 步驟b8調(diào)整為：去除第一離子注入掩膜，以介電材料層位于第一離子注入掩膜的 圖案之間的部分作為第二離子注入掩膜，對(duì)前端器件的第二離子注入?yún)^(qū)（NM0S區(qū))進(jìn)行離子 注入。
[0136] 步驟b9保持不變。
[0137] 本領(lǐng)域的技術(shù)人員可以理解，在不脫離本發(fā)明的設(shè)計(jì)思想的前提下，本實(shí)施例還 可以進(jìn)行其他變形，此處不再一一進(jìn)行贅述。
[0138] 本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法，通過(guò)采用在利用第一離子注入掩膜完成 第一離子注入?yún)^(qū)的離子注入之后，以填充于第一離子注入掩膜的圖案之間的介電材料作為 第二離子注入掩膜完成對(duì)第二離子注入?yún)^(qū)的離子注入的方法（S卩，采用了自對(duì)準(zhǔn)的離子注 入方法)，可以很好地控制第一離子注入掩膜與第二離子注入掩膜（比如NM0S離子注入掩膜 與PM0S離子注入掩膜)的交疊關(guān)系，使二者在位置上恰好相鄰但不重疊，保證第一離子注入 區(qū)和第二離子注入?yún)^(qū)的離子注入均在位置合適的掩膜下進(jìn)行，保證了離子注入的質(zhì)量，進(jìn) 而提1? 了半導(dǎo)體器件的良率。
[0139] 實(shí)施例二
[0140] 本發(fā)明實(shí)施例二也提供一種半導(dǎo)體器件的制造方法，其包括如下步驟：
[0141] 步驟cl :提供前端器件200,如圖2A所示。在前端器件200上依次形成過(guò)渡層 2010、硬掩膜層2020和光刻膠層2030,形成的圖形如圖2B所示。
[0142] 步驟c2 :對(duì)光刻膠層2030進(jìn)行構(gòu)圖形成圖形化的光刻膠層203,其中，圖形化的光 刻膠層203位于前端器件200的NM0S區(qū)的上方，以便后續(xù)利用該圖形化的光刻膠層203形 成PM0S離子注入掩膜。形成的圖形，如圖2C所示。
[0143] 步驟c3 :以圖形化的光刻膠層203為掩膜，對(duì)硬掩膜層2020進(jìn)行刻蝕，去除硬掩 膜層2020位于圖形化的光刻膠層2030覆蓋的區(qū)域以外的部分，形成圖形化的硬掩膜層 202。形成的圖形，如圖2D所示。
[0144] 步驟c4 :以圖形化的硬掩膜層202為掩膜，對(duì)過(guò)渡層2010進(jìn)行刻蝕，去除過(guò)渡層 2010位于圖形化的硬掩膜層202覆蓋的區(qū)域以外的部分，形成圖形化的過(guò)渡層201。形成 的圖形，如圖2E所示。
[0145] 步驟c5 :以圖形化的硬掩膜層202和圖形化的過(guò)渡層201為PM0S離子注入掩膜， 對(duì)前端器件200的PM0S區(qū)進(jìn)行離子注入。如圖2F所示。
[0146] 其中，本實(shí)施例的步驟cl至步驟c5與實(shí)施例一的步驟bl至步驟b5相同，具體內(nèi) 容可以參見(jiàn)實(shí)施例一以及附圖2A至2F，此處不再贅述。當(dāng)然，本發(fā)明實(shí)施例的步驟cl至c5 也可以如實(shí)施例一所述進(jìn)行變形，比如也可以采用單層材料形成PM0S離子注入掩膜（即， 第一離子注入掩膜)，此處亦不再贅述。
[0147] 步驟c6 :在前端器件200的上方(具體地，指PM0S區(qū)和PM0S離子注入掩膜的上方） 依次形成第一接觸孔刻蝕阻擋層（CESU2060和介電材料層2040。形成圖形，如圖3A所示。
[0148] 其中，第一接觸孔刻蝕阻擋層2060,可以采用現(xiàn)有技術(shù)中任何適宜作為刻蝕阻擋 層的材料；形成第一接觸孔刻蝕阻擋層2060的方法，可以為沉積法等。關(guān)于介電材料層 2040的材料、形成方法和作用，與實(shí)施例一相同，此處不再贅述。
[0149] 為便于描述，在本發(fā)明中，可以視為第一接觸孔刻蝕阻擋層2060和介電材料層 2040共同構(gòu)成了廣義的介電材料層。此時(shí)，可以將廣義的介電材料層簡(jiǎn)稱(chēng)為介電材料層，將 第一接觸孔刻蝕阻擋層2060稱(chēng)為第一介電材料層，而將狹義的介電材料層（即，介電材料 層2040)稱(chēng)為第二介電材料層。也就是說(shuō)，在本發(fā)明中，廣義的介電材料層不僅可以為單層 結(jié)構(gòu)，而且可以為兩層甚至三層以上的介電材料組成的多層結(jié)構(gòu)，并且，不同層的介電材料 可以相同也可以不同。從廣義上來(lái)講，本發(fā)明實(shí)施例與實(shí)施例一的不同之處之一在于，介電 材料層為雙層結(jié)構(gòu)而非單層結(jié)構(gòu)。
[0150] 步驟c7 :去除第一接觸孔刻蝕阻擋層（CESU2060和介電材料層2040位于圖形化 的過(guò)渡層201上方的部分以及圖形化的硬掩膜層202。形成的圖形如圖3B所示。
[0151] 經(jīng)過(guò)步驟c7,第一接觸孔刻蝕阻擋層（CESL)2060和介電材料層2040均僅保留位 于圖形化的過(guò)渡層201的圖案之間的部分，分別記作206和204,如圖3B所示。
[0152] 其中，完成步驟c7的具體方法可以為刻蝕或者CMP。
[0153] 如果實(shí)施例二在前邊的步驟采用單層材料（比如光刻膠)形成PM0S離子注入掩膜， 那么，在本步驟中，則相應(yīng)變形為：去除第一接觸孔刻蝕阻擋層（CESL) 2060和介電材料層 2040位于PM0S離子注入掩膜上方的部分。
[0154] 步驟c8 :去除圖形化的過(guò)渡層201 ;以介電材料層2040位于圖形化的過(guò)渡層201 的圖案之間的部分204 (實(shí)際還包括第一接觸孔刻蝕阻擋層2060位于圖形化的過(guò)渡層201 的圖案之間的部分206)作為NM0S離子注入掩膜，對(duì)前端器件200的NM0S區(qū)進(jìn)行離子注入。 如圖3C所示。
[0155] 需要說(shuō)明的是，在圖3C中，向下的"箭頭"用于示意離子注入工藝。并且，為了簡(jiǎn) 要，圖3C中未示出前端器件200中形成的NM0S的離子注入?yún)^(qū)。
[0156] 其中，去除圖形化的過(guò)渡層201的方法，可以為剝離法、灰化法、以及其他合適的 方法。并且，當(dāng)通過(guò)灰化工藝去除圖形化的過(guò)渡層201時(shí)，在灰化工藝之后，還可以包括對(duì) 前端器件200進(jìn)行濕法刻蝕以去除灰化工藝產(chǎn)生的大分子殘留物的步驟。
[0157] 在本發(fā)明實(shí)施例中，由于NM0S離子注入掩膜實(shí)際上恰好位于PM0S離子注入掩膜 的圖案之間，因而可以避免傳統(tǒng)的半導(dǎo)體器件的制造方法中存在的難以很好地控制NM0S 離子注入掩膜與PM0S離子注入掩膜的交疊關(guān)系的問(wèn)題，可以保證NM0S區(qū)的離子注入和 PM0S區(qū)的離子注入均在合適的掩膜下進(jìn)行，提高了制得的半導(dǎo)體器件的良率。
[0158] 步驟c9 :在前端器件200的NM0S區(qū)以及NM0S離子注入掩膜204的上方依次形成 第二接觸孔刻蝕阻擋層2070和層間介電層2050。形成的圖形，如圖3D所示。
[0159] 在本實(shí)施例中，有時(shí)候提及"NM0S區(qū)"實(shí)際指前端器件200上未被NM0S離子注入 掩膜所覆蓋的區(qū)域，本步驟即為這一情況。并且，在本實(shí)施例中，NM0S離子注入?yún)^(qū)，有時(shí)也 被稱(chēng)為NM0S區(qū)。但是，本領(lǐng)域的技術(shù)人員可以理解，NM0S區(qū)僅為廣義上的NM0S離子注入 區(qū)，實(shí)際上，在進(jìn)行NM0S離子注入時(shí)，僅NM0S區(qū)的源極和漏極區(qū)域被進(jìn)行離子注入。
[0160] 其中，形成層間介電層2050的方法，可以為旋涂法。層間介電層2050的材料，可 以為任何現(xiàn)有的介電材料，優(yōu)選的，其可以選用與介電材料層2040相同的材料。進(jìn)一步優(yōu) 選的，介電材料層2040與層間介電層2050均為超低k介電材料。
[0161] 其中，第二接觸孔刻蝕阻擋層2070的材料，可以為現(xiàn)有技術(shù)中的各種合適的材 料。其材料可以與第二接觸孔刻蝕阻擋層2070相同，也可以不相同，優(yōu)選的，二者材料相 同。形成第二接觸孔刻蝕阻擋層2070的方法，可以為沉積法等。實(shí)際上，第一接觸孔刻蝕 阻擋層2060和第二接觸孔刻蝕阻擋層2070共同構(gòu)成了現(xiàn)有技術(shù)中在通過(guò)刻蝕形成接觸孔 時(shí)用于保護(hù)柵極及有源區(qū)免受損害的接觸孔刻蝕阻擋層。
[0162] 在本發(fā)明實(shí)施例中，第二接觸孔刻蝕阻擋層2070和層間介電層2050可以視為共 同構(gòu)成了廣義的層間介電層。其中，廣義的層間介電層可以簡(jiǎn)稱(chēng)為層間介電層，第二接觸孔 刻蝕阻擋層2070可以稱(chēng)為第一層間介電層，而狹義的層間介電層（即層間介電層2050)則 可以稱(chēng)為第二層間介電層。即，廣義的層間介電層在本發(fā)明實(shí)施例中不僅可以為單層結(jié)構(gòu)， 而且可以為兩層或三層以上薄膜組成的多層結(jié)構(gòu)。其中，各層所采用的材料可以相同也可 以不相同。
[0163] 步驟clO :去除第二接觸孔刻蝕阻擋層2070和層間介電層2050高于NM0S離子注 入掩膜的部分，即去除第二刻蝕阻擋層2070和層間介電層2050位于介電材料層2040的剩 余部分204的上方的部分，形成的圖形如圖3E所示。經(jīng)過(guò)該步驟，第二刻蝕阻擋層2070和 層間介電層2050剩余的部分分別記作207和205,如圖3E所示。
[0164] 其中，在步驟clO中所采用的去除方法，可以為刻蝕或者化學(xué)機(jī)械拋光（CMP)。
[0165] 至此，完成了本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法的關(guān)鍵步驟的介紹。本領(lǐng) 域的技術(shù)人員可以理解，在不脫離本發(fā)明的設(shè)計(jì)思想的前提下，本實(shí)施例也可以進(jìn)行變形， 此處不再贅述。
[0166] 顯然，由于基本設(shè)計(jì)思想相同，實(shí)施例二具有上述實(shí)施例一所具備的有益效果。 艮P，通過(guò)采用在利用第一離子注入掩膜完成第一離子注入?yún)^(qū)的離子注入之后，以填充于第 一離子注入掩膜的圖案之間的介電材料作為第二離子注入掩膜完成對(duì)第二離子注入?yún)^(qū)的 離子注入的方法（即，采用了自對(duì)準(zhǔn)的離子注入方法)，可以很好地控制第一離子注入掩膜 與第二離子注入掩膜的交疊關(guān)系，使二者在位置上恰好相鄰但不重疊，保證第一離子注入 區(qū)和第二離子注入?yún)^(qū)的離子注入均在位置合適的掩膜下進(jìn)行，進(jìn)而保證離子注入的質(zhì)量， 提1?半導(dǎo)體器件的良率。
[0167] 并且，由于實(shí)施例二是對(duì)實(shí)施例一進(jìn)行的改進(jìn)，增加了形成第一接觸孔刻蝕阻擋 層2060和第二接觸孔刻蝕阻擋層2070的步驟，最終保證在NM0S和PM0S的柵極和有源區(qū) 上方均形成了接觸孔刻蝕阻擋層，因而有利于在后續(xù)形成接觸孔時(shí)保護(hù)器件免受損傷，進(jìn) 一步提1? 了半導(dǎo)體器件的良率。
[0168] 圖4示出了本發(fā)明提出的半導(dǎo)體器件的制造方法的流程圖，用于簡(jiǎn)要示出該制造 工藝的流程。該方法包括：
[0169] 步驟S101 :在前端器件上形成第一離子注入掩膜，對(duì)第一離子注入?yún)^(qū)進(jìn)行離子注 入；
[0170] 步驟S102 :在所述第一離子注入掩膜的圖案之間以及所述第一離子注入掩膜上 形成高于所述第一離子注入掩膜的介電材料層；
[0171] 步驟S103 :去除所述介電材料層高于所述第一離子注入掩膜的部分；
[0172] 步驟S104 :去除所述第一離子注入掩膜，以所述介電材料層被保留的部分作為第 二離子注入掩膜對(duì)第二離子注入?yún)^(qū)進(jìn)行離子注入。
[0173] 本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于 舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人 員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以?xún)?nèi)。本發(fā)明的保護(hù)范圍由 附屬的權(quán)利要求書(shū)及其等效范圍所界定。
【權(quán)利要求】
1. 一種半導(dǎo)體器件的制造方法，其特征在于，所述方法包括： 步驟S101 :在前端器件上形成第一離子注入掩膜，對(duì)第一離子注入?yún)^(qū)進(jìn)行離子注入； 步驟S102 :在所述第一離子注入掩膜的圖案之間以及所述第一離子注入掩膜上形成 高于所述第一離子注入掩膜的介電材料層； 步驟S103 :去除所述介電材料層高于所述第一離子注入掩膜的部分； 步驟S104 :去除所述第一離子注入掩膜，以所述介電材料層被保留的部分作為第二離 子注入掩膜對(duì)第二離子注入?yún)^(qū)進(jìn)行離子注入。
2. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S101中，形成 第一離子注入掩膜的方法為雙重圖形技術(shù)。
3. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S101中，所述 第一離子注入掩膜包括：位于所述前端器件上的圖形化的過(guò)渡層，以及位于所述圖形化的 過(guò)渡層之上的圖形化的硬掩膜層。
4. 如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述圖形化的過(guò)渡層的 材料為底部抗反射層材料。
5. 如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S101中，在前 端器件上形成第一離子注入掩膜的方法包括： 步驟sum :提供前端器件，在所述前端器件上依次形成過(guò)渡層、硬掩膜層和光刻膠 層； 步驟S1012 :對(duì)所述光刻膠層進(jìn)行構(gòu)圖，形成位于所述前端器件的第一離子注入?yún)^(qū)之 外的區(qū)域的上方的圖形化的光刻膠層； 步驟S1013 :以所述圖形化的光刻膠層為掩膜對(duì)所述硬掩膜層進(jìn)行刻蝕，去除所述硬 掩膜層位于所述圖形化的光刻膠層覆蓋的區(qū)域以外的部分，形成圖形化的硬掩膜層； 步驟S1014 :以所述圖形化的硬掩膜層為掩膜對(duì)所述過(guò)渡層進(jìn)行刻蝕，去除所述過(guò)渡 層位于所述圖形化的硬掩膜層覆蓋的區(qū)域以外的部分，形成圖形化的過(guò)渡層； 其中，所述圖形化的硬掩膜層和圖形化的過(guò)渡層共同構(gòu)成第一離子注入掩膜。
6. 如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S1014中，在 對(duì)所述過(guò)渡層進(jìn)行刻蝕的過(guò)程中，所述圖形化的光刻膠層被刻蝕去除。
7. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，所述 介電材料層為單層結(jié)構(gòu)，其材料為超低k介電材料。
8. 如權(quán)利要求7所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，形成 所述介電材料層的方法為旋涂法。
9. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S103中，所采 用的去除方法為干法刻蝕或者化學(xué)機(jī)械拋光。
10. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S103還包括： 在去除所述介電材料層高于所述第一離子注入掩膜的部分之后，繼續(xù)去除預(yù)定厚度的所述 第一離子注入掩膜和預(yù)定厚度的所述介電材料層位于所述第一離子注入掩膜的圖案之間 的部分。
11. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104中，去 除所述第一離子注入掩膜的步驟包括：通過(guò)灰化工藝去除所述第一離子注入掩膜。
12. 如權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S104中， 去除所述第一離子注入掩膜的步驟還包括：在通過(guò)灰化工藝去除所述第一離子注入掩膜之 后，對(duì)所述前端器件進(jìn)行清洗以去除灰化工藝的殘留物。
13. 如權(quán)利要求3所述的半導(dǎo)體器件的制造方法，其特征在于，所述步驟S103包括：通 過(guò)刻蝕工藝去除所述介電材料層高于所述圖形化的過(guò)渡層的部分以及所述圖形化的硬掩 膜層。
14. 如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，所 述介電材料層包括第一介電材料層和位于其上的第二介電材料層，其中所述第一介電材料 層作為第一接觸孔刻蝕阻擋層。
15. 如權(quán)利要求14所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S102中，形 成所述介電材料層的方法包括： 步驟S1021 :在所述第一離子注入?yún)^(qū)和所述第一離子注入掩膜上沉積第一介電材料 層； 步驟S1022 :在所述第一介電材料層上旋涂第二介電材料層。
16. 如權(quán)利要求1至15任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟 S104之后還包括步驟S105 : 在所述第二離子注入掩膜和所述第二離子注入?yún)^(qū)的上方形成層間介電層。
17. 如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S105中，所 述層間介電層為單層結(jié)構(gòu)，其材料為超低k介電材料。
18. 如權(quán)利要求16所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S105中，所 述層間介電層包括第一層間介電層和位于其上的第二層間介電層，其中所述第一層間介電 層作為第二接觸孔刻蝕阻擋層。
19. 如權(quán)利要求18所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S105中，形 成所述層間介電層的方法包括： 步驟S1051 :在所述第二離子注入?yún)^(qū)和所述第二離子注入掩膜上沉積第一層間介電 層； 步驟S1052 :在所述第一層間介電層上旋涂第二層間介電層。
20. 如權(quán)利要求19所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S105之后 還包括步驟S106 : 去除所述第一層間介電層和所述第二層間介電層高于所述第二離子注入掩膜的部分。
21. 如權(quán)利要求20所述的半導(dǎo)體器件的制造方法，其特征在于，在所述步驟S106中所 采用的去除方法為干法刻蝕或者化學(xué)機(jī)械拋光。
【文檔編號(hào)】H01L21/266GK104064450SQ201310088590
【公開(kāi)日】2014年9月24日 申請(qǐng)日期:2013年3月19日 優(yōu)先權(quán)日:2013年3月19日
【發(fā)明者】王冬江, 孟曉瑩, 張海洋, 張翼英 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司