具有離散塊的半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明提供了半導(dǎo)體器件及其制造方法。具體地，提供具有形成在其中的通孔和/或集成無(wú)源器件的諸如離散連接塊的使用塊的半導(dǎo)體器件。諸如本發(fā)明中所公開的實(shí)施例可以用于PoP應(yīng)用中。在實(shí)施例中，半導(dǎo)體器件包括封裝在模塑料中的管芯和連接塊?；ミB層可以形成在管芯、連接塊以及模塑料的表面上。一個(gè)或多個(gè)管芯和/或封裝件可以附接至互連層。本發(fā)明還提供了具有離散塊的半導(dǎo)體器件。
【專利說明】具有離散塊的半導(dǎo)體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地來說，涉及半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]由于集成電路的發(fā)明，半導(dǎo)體工業(yè)由于各種電子部件(即，晶體管、二極管、電阻器、電容器等)的集成密度的不斷改進(jìn)而經(jīng)歷了持續(xù)快速發(fā)展。在大多數(shù)情況下，這種集成密度的改進(jìn)源自最小特征尺寸的反復(fù)減小，從而允許更多部件集成在給定芯片面積內(nèi)。實(shí)際上，這些集成改進(jìn)基本是二維(2D)的，其中，集成部件所占用的體積基本位于半導(dǎo)體晶圓的表面上。盡管在光刻的顯著改進(jìn)已經(jīng)導(dǎo)致2D集成電路形成期間的大幅改進(jìn)，但是存在對(duì)可以以二維實(shí)現(xiàn)的密度的物理限制。這些限制中一種限制是制造這些元件所需要的最小尺寸。此外，當(dāng)將更多器件置于一個(gè)芯片中時(shí)，需要更復(fù)雜的設(shè)計(jì)。
[0003]一種已經(jīng)開發(fā)的封裝技術(shù)是封裝件疊層(PoP)。如其名稱所暗示，PoP是涉及在另一個(gè)封裝件的頂部堆疊一個(gè)封裝件的半導(dǎo)體封裝創(chuàng)新。例如，PoP器件可以垂直組合離散存儲(chǔ)器和邏輯球柵陣列(BGA)封裝件。在PoP封裝件設(shè)計(jì)中，頂部封裝件可以通過外圍焊球、引線接合等互連至底部封裝件。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器件，包括:管芯，具有電接觸件；第一材料；以及第二材料，介于所述管芯和所述第一材料之間，所述第二材料和所述第一材料沿著所述管芯的長(zhǎng)軸定位，所述第一材料包括延伸穿過所述第一材料的一個(gè)或多個(gè)導(dǎo)電部件。
[0005]在該半導(dǎo)體器件中，所述第一材料是硅。
[0006]在該半導(dǎo)體器件中，所述第一材料是二氧化硅。
[0007]在該半導(dǎo)體器件中，所述一個(gè)或多個(gè)導(dǎo)電部件包括至少一個(gè)通孔。
[0008]在該半導(dǎo)體器件中，所述一個(gè)或多個(gè)導(dǎo)電部件包括至少一個(gè)集成無(wú)源器件。
[0009]該半導(dǎo)體器件進(jìn)一步包括在所述管芯和所述第一材料的第一面上方延伸的第一互連層。
[0010]該半導(dǎo)體器件進(jìn)一步包括在所述管芯和所述第一材料的第二面上方延伸的第二
互連層。
[0011]該半導(dǎo)體器件進(jìn)一步包括位于所述管芯上方的封裝管芯，所述封裝管芯與延伸穿過所述第一材料的一個(gè)或多個(gè)導(dǎo)電部件電耦合。
[0012]在該半導(dǎo)體器件中，所述一個(gè)或多個(gè)導(dǎo)電部件包括電連接在一起的多個(gè)集成無(wú)源器件。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件，包括:頂部封裝件；以及底部封裝件，可操作地耦合至所述頂部封裝件，所述底部封裝件包括管芯和通過模塑料與所述管芯間隔開的連接塊。
[0014]在該半導(dǎo)體器件中，所述連接塊包括硅。
[0015]在該半導(dǎo)體器件中，所述連接塊包括二氧化硅。
[0016]在該半導(dǎo)體器件中，所述連接塊包括多個(gè)通孔。
[0017]在該半導(dǎo)體器件中，所述連接塊包括多個(gè)集成無(wú)源器件。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種形成半導(dǎo)體器件的方法，所述方法包括:提供管芯；提供具有一個(gè)或多個(gè)導(dǎo)電元件的連接塊；以及形成包括通過材料層間隔開的所述管芯和所述連接塊的層，所述連接塊的材料不同于所述材料層的材料。
[0019]在該方法中，所述一個(gè)或多個(gè)導(dǎo)電元件包括一個(gè)或多個(gè)通孔。
[0020]在該方法中，所述一個(gè)或多個(gè)導(dǎo)電元件包括一個(gè)或多個(gè)集成無(wú)源器件。
[0021]在該方法中，所述層包括模塑料。
[0022]該方法進(jìn)一步包括在所述管芯和所述連接塊的第一面上方形成第一互連層。
[0023]該方法進(jìn)一步包括在所述管芯和所述連接塊的第二面上方形成第二互連層。
【專利附圖】

【附圖說明】
[0024]為了更好地理解實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)在將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0025]圖1a至圖1c示出了實(shí)施例的截面圖和平面圖；
[0026]圖2a至圖2c示出了根據(jù)實(shí)施例的塊的放大的截面圖；
[0027]圖3示出了涉及PoP器件的實(shí)施例的截面圖；以及
[0028]圖4a_4j示出了實(shí)施例的構(gòu)造的工藝流程圖。
【具體實(shí)施方式】
[0029]下面詳細(xì)討論實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的創(chuàng)造性概念。所討論的具體實(shí)施例僅為示出制造和使用所公開的主題的具體方式，而不用于限制不同實(shí)施例的范圍。
[0030]將結(jié)合具體環(huán)境(即，具有集成無(wú)源器件(IPD)的封裝件疊層(PoP)結(jié)構(gòu))描述實(shí)施例。具體實(shí)施例將突出封裝在模塑料中的離散塊(諸如離散硅或3102塊)的使用。離散塊可以用于形成IPD、通過通孔(TV)(例如，硅通孔(TSV))和/或類似結(jié)構(gòu)，以提供PoP應(yīng)用中的電連接件。其他實(shí)施例可以用于其他應(yīng)用(諸如中介層、封裝襯底等)。
[0031]圖1a示出了根據(jù)實(shí)施例的第一封裝件10的截面圖。第一封裝件10包括具有耦合至其的一個(gè)或多個(gè)管芯(示出了一個(gè)管芯12)的第一互連層11。第一互連層11可以包括具有形成在其中的導(dǎo)電部件(示出為導(dǎo)電部件15)的一個(gè)或多個(gè)介電材料16層。在實(shí)施例中，介電材料16層由感光材料形成，諸如，聚苯并惡唑(PBO)、聚酰亞胺(PI)、苯并環(huán)丁烯(BCB)等，可以使用類似于光刻膠的光刻掩模很容易地圖案化這些感光材料。在可選實(shí)施例中，介電材料16層可以由諸如氮化硅的氮化物、諸如氧化硅的氧化物、磷硅玻璃(PSG)JI硅玻璃(BSG)、摻硼磷硅玻璃(BPSG)等形成。在可選實(shí)施例中，第一互連層11可以包括中介層或封裝襯底，諸如，硅中介層、有機(jī)襯底、層壓襯底(例如，1-2-1層壓襯底)等。如圖1a所示，第一互連層11提供相對(duì)面之間的電連接件并可以用作再分布層(RDL)。例如，第一組外部接觸焊盤17提供使用焊球19的外部電連接件。
[0032]管芯12橫向封裝在諸如模塑料14的介電材料中，該介電材料可以具有一個(gè)或多個(gè)定位于其中的連接塊20。如圖1a所示，連接塊20沿著管芯12的長(zhǎng)軸(major axis)對(duì)齊，并且模塑料14介于管芯12和連接塊20之間。例如，連接塊20可以包括通孔(TV)和/或集成無(wú)源器件(iro)。通常，如下文中更詳細(xì)地描述的，連接塊20提供具有形成在其中的更高密度的諸如TV和/或IPD的結(jié)構(gòu)的結(jié)構(gòu)材料。在實(shí)施例中，連接塊20包括硅、二氧化硅、玻璃和/或類似材料。
[0033]第二互連層13可以位于管芯12、模塑料14以及連接塊20上方。第二互連層13可以包括具有形成在其中的導(dǎo)電部件(示出為導(dǎo)電部件9)的一個(gè)或多個(gè)介電材料18層。在實(shí)施例中，介電材料18層由感光材料形成，諸如聚苯并惡唑(PBO)、聚酰亞胺(PI)、苯并環(huán)丁烯(BCB)等，可以使用類似于光刻膠的光刻掩模很容易地圖案化該感光材料。在可選實(shí)施例中，介電材料18層可以由諸如氮化硅的氮化物、諸如氧化硅的氧化物、磷硅玻璃(PSG)、硼硅玻璃(BSG)、摻硼磷硅玻璃(BPSG)等形成。在可選實(shí)施例中，第二互連層13可以包括中介層或封裝襯底，諸如硅中介層、有機(jī)襯底、層壓襯底(例如，1-2-1層壓襯底)等。另外地，第二互連層13可以包括一組第二外部接觸件7 (通過導(dǎo)電部件9提供)，以連接至另一個(gè)器件，諸如管芯、管芯疊層、封裝件、中介層和/或類似器件。另一個(gè)器件可以經(jīng)由焊料凸塊/焊球、引線接合等連接至第二外部接觸件7。
[0034]如圖1a所示以及下文中更詳細(xì)的描述，電部件可以電耦合至第二互連層13的上表面。可以用作RDL的第二互連層13(經(jīng)由導(dǎo)電部件9)提供那些電部件和位于連接塊20中的τν/iro之間的電連接件。第一互連層11反過來提供連接塊20和管芯12和/或第一組外部接觸焊盤17之間的電連接件，以及提供管芯12和第一組外部接觸焊盤17之間的電連接件?？梢允抢缜驏抨嚵?BGA)的部分的焊球19可以附接至另一個(gè)襯底，諸如晶圓、封裝襯底、PCB、管芯等。
[0035]諸如在圖1a中所示的實(shí)施例包括連接塊20，該連接塊可以允許諸如通孔和ITO的結(jié)構(gòu)形成在與模塑料14不同類型的材料中，從而提供不同的性能特征。連接塊20可以包括將第二互連層13連接至第一互連層11的一個(gè)或多個(gè)TV，例如，硅通孔(TSV)。此外，連接塊20可以包括一個(gè)或多個(gè)集成無(wú)源器件(iro)，諸如集成電容器、集成電阻器等。在TV和IPD的情況下，硅塊的使用允許更接近地設(shè)置通孔和器件。也就是說，TV和IPD的間距細(xì)度(fineness)增加，以允許通孔和無(wú)源器件集成的更大密度。在另一個(gè)實(shí)施例中，塊20可以包括提供與硅相似的改進(jìn)的二氧化硅(SiO2)。例如，通過使用硅或氧化硅，TV的間距可以將穿過模塑料的間距從大于100 μ m的減小至約60 μ m。
[0036]圖1b示出了圖1a所示的實(shí)施例的平面圖。如圖所示，單個(gè)管芯12位于兩個(gè)連接塊20之間。此外，模塑料14環(huán)繞單個(gè)管芯12和兩個(gè)連接塊20，從而將管芯12與兩個(gè)連接塊20間隔開。在這種布局中，兩個(gè)連接塊20為穿過模塑料14的管芯12提供額外的支撐和布線選項(xiàng)，從而允許更大靈活性。
[0037]圖1c示出了另一個(gè)實(shí)施例的平面圖，其中，利用單個(gè)管芯12以及單個(gè)連接塊20。在該實(shí)施例中，管芯12和連接塊20相互并排對(duì)齊，其中，連接塊20沿著管芯12的單邊對(duì)齊。此外，在其他實(shí)施例中，連接塊20可以形成位于管芯12周圍的環(huán)(或連續(xù)的或斷開的)?？梢钥蛇x地使用管芯12和一個(gè)或多個(gè)連接塊20的任意合適的布置。[0038]圖2a描繪了連接塊20的實(shí)施例。連接塊20包括諸如硅、二氧化硅(SiO2)等的結(jié)構(gòu)材料21。位于結(jié)構(gòu)材料21中的孔形成一個(gè)或多個(gè)TV24和一個(gè)或多個(gè)集成的無(wú)源器件(IPD) 22 (諸如圖2所示的溝槽電容器)。TV24填充有諸如金屬的導(dǎo)電材料25，以提供從塊20的第一面至塊20的第二面的接觸件。在ITO22包括電容器或電阻器的實(shí)施例中，ITO22可以分別地內(nèi)襯導(dǎo)電材料25并填充有填充材料23。填充材料23包括形成集成電容器的電介質(zhì)或者形成集成電阻器的電阻性材料。TV24和ITO22可以包括諸如粘附層、阻擋層等的其他部件，并且可以包括多層。
[0039]圖2b至圖2c示出了在另一個(gè)實(shí)施例中IPD22包括電感器29。圖2b示出了在連接塊20的單面上的金屬化層27中形成電感器29的一個(gè)實(shí)施例。金屬化層27可以形成在面對(duì)第一互連層11或者背離第一互連層11的連接塊20上。可以使用合適的光刻、沉積以及諸如鑲嵌工藝的拋光工藝在第一金屬化層27中形成電感器29。
[0040]圖2c示出了可選實(shí)施例，其中，不是在連接塊20的一面上的單個(gè)金屬化層27中形成電感器29，而是可以形成穿過連接塊20的電感器29。例如，TV可以形成在連接塊20中以提供電感器29的垂直部分，同時(shí)可以通過在位于連接塊20的兩面上的金屬化層27中形成連接件來相互連接電感器29的垂直部分。
[0041]在連接塊20由硅形成的實(shí)施例中，任意合適的半導(dǎo)體處理技術(shù)都可以用于形成連接塊20。例如，光刻技術(shù)可以用于形成并圖案化掩模以根據(jù)期望圖案在硅中蝕刻通孔和溝槽。可以使用包括化學(xué)汽相沉積、原子層沉積、電鍍等的合適技術(shù)用合適的導(dǎo)電材料、介電材料和/或電阻性材料填充溝槽。可以利用減薄技術(shù)實(shí)施晶圓減薄以沿著背面暴露TV。此后，可以實(shí)施切割工藝以形成如圖2所示的連接塊20。連接塊20可以是諸如正方形、矩形等的任何形狀。此外，可以使用一個(gè)或多個(gè)連接塊20。例如，在實(shí)施例中，利用單個(gè)連接塊20，而在其他實(shí)施例中，可以利用多個(gè)連接塊20。連接塊20可以沿著管芯12的一面或多面延伸，以及可以形成位于管芯12周圍的環(huán)(或連續(xù)的或斷開的)。
[0042]圖3示出了封裝件疊層(PoP)器件30的實(shí)施例。如下文中更詳細(xì)的說明的，PoP器件30提供具有包含在連接塊20中的集成或內(nèi)嵌無(wú)源器件的創(chuàng)新的封裝件疊層結(jié)構(gòu)。同樣地，該P(yáng)oP器件30相對(duì)于標(biāo)準(zhǔn)的PoP器件提供了改進(jìn)的電性能和更高的操作頻率。此外，塊20中TV和IPD的減小間距允許增加集成密度。如圖3所示，PoP器件30通常包括通過連接至例如BGA布置中的焊球焊盤37的焊球36耦合至第一封裝件10的第二封裝件32。然而，可以通過諸如經(jīng)由焊料凸塊、引線接合等的其他方式連接第一封裝件和第二封裝件。
[0043]在實(shí)施例中，第二封裝件32包括數(shù)個(gè)堆疊的存儲(chǔ)芯片31。通過在圖3中由參考數(shù)字35表示的例如通孔、引線接合等的可以相互電耦合存儲(chǔ)芯片31。雖然圖3示出了數(shù)個(gè)存儲(chǔ)芯片31，但是在實(shí)施例中，第二封裝件32可以包括單個(gè)存儲(chǔ)芯片31。第二封裝件32也可以根據(jù)PoP器件30的使用意向或性能需求結(jié)合其他芯片、管芯、封裝件或電路。
[0044]如上所述，在圖1a和圖3所示的實(shí)施例中，第一互連層11包括至少一個(gè)介電材料16層。在可選實(shí)施例中，可以通過諸如硅的合適的半導(dǎo)體材料替換第一互連層11。如果使用硅替換介電材料16作為襯底，則鈍化層和模制層可以包括在硅和BGA的焊球19之間。例如當(dāng)互連層由介電材料16形成時(shí)，可以省略這些額外層。
[0045]第一封裝件10也包括封裝管芯12和連接塊20的模塑料14。模塑料14可以由各種合適的模塑料形成。如圖2所示，連接塊20提供iro和用于第一封裝件10和第二封裝件32之間的互連件的TV。如上所述，焊料凸塊焊盤37用于安裝第二封裝件32并且該焊料凸塊焊盤37通過內(nèi)嵌在第二互連層13中或由第二互連層13支撐的導(dǎo)電部件9提供與連接塊20中的TV或IPD的電連接件，其中，連接塊20封裝在模塑料14中。
[0046]圖4a至圖4j示出了用于形成實(shí)施例的方法的各種中間階段。首先參考圖4a，示出了具有形成在其上的剝離膜涂層46的第一載具41，例如，玻璃載具。在圖4b中，連接塊20和管芯12通過剝離膜涂層46附接至第一載具41的表面上。剝離膜涂層46可以包括紫外(UV)膠粘附膜，或可以由其他公知的粘附材料形成。在實(shí)施例中，剝離膜涂層46以液態(tài)形成散布到第一載具41上。在可選實(shí)施例中，剝離膜涂層46預(yù)先附接至管芯12和連接塊20的背面上，然后，附接至第一載具41。
[0047]如圖4b所示，連接塊20可以被分別地形成并置于第一載具41上。在這個(gè)實(shí)施例中，使用諸如光刻、沉積、蝕刻、研磨、拋光等的合適的半導(dǎo)體處理技術(shù)，連接塊20可以由諸如硅晶圓的晶圓形成，以形成用于特定應(yīng)用的通孔、iro等。連接塊可以與晶圓分離并且例如如圖4b所示設(shè)置連接塊。
[0048]圖4c示出了封裝管芯12和連接塊20設(shè)置的模塑料14。在實(shí)施例中，例如，模塑料14包括通過壓模法形成在所示的結(jié)構(gòu)上的模塑料。在另一個(gè)實(shí)施例中，可以使用含聚合物的材料，諸如ΡΒ0、聚酰亞胺、BCB等的感光材料?？梢砸砸簯B(tài)形式應(yīng)用模塑料14，散布該模塑料，然后進(jìn)行固化。模塑料14的頂面高于管芯12和連接塊20的頂面。
[0049]如圖4d所示，實(shí)施包括研磨和/或拋光的晶圓減薄工藝以平坦化頂面。減薄工藝降低了并可以基本消除頂面的不均勻性。通過減薄去除包括覆蓋管芯12和連接塊20頂面的部分的模塑料14，從而暴露形成在連接塊20中的TV和/或IPD。
[0050]在圖4e中，第一互連層11形成在模塑料14、連接塊20和管芯12上方。在實(shí)施例中，第一互連層11包括介電材料16和導(dǎo)電部件15 (包括RDL)的交替層。第一互連層11的底面可以與管芯12、連接塊20以及模塑料14的頂面接觸。介電材料16可以包括如之前結(jié)合圖1a描述的很多不同類型的材料。包括RDL的導(dǎo)電部件15可以包括其底部電耦合至如圖2所示的連接塊20中的通孔24和IPD22的下部。RDL和導(dǎo)電部件15也可以包括具有外部接觸焊盤17的頂部區(qū)域。
[0051]根據(jù)一些實(shí)施例，第一互連層11的形成可能包括形成介電材料，蝕刻并去除介電材料的多部分，在介電材料上方形成凸塊底部金屬(UBM，未示出)，形成并圖案化光刻膠(未示出)以覆蓋UBM的多部分，以及電鍍金屬材料以形成第一組外部接觸焊盤17。然后，去除UBM的暴露部分。第一組外部接觸焊盤17可以由銅、鋁、鎢等形成。
[0052]圖4f示出了第二載具42通過剝離膜涂層46附接至第一互連層11的正面。第二載具42的剝離膜涂層46可以類似于第一載具41的剝離膜涂層46。然后，翻轉(zhuǎn)晶圓。
[0053]在圖4g中，例如，通過將剝離膜涂層46暴露至UV光，導(dǎo)致該剝離膜涂層失去粘性來去除載具41。也去除剝離膜涂層46。可以實(shí)施任選的背面減薄工藝以減薄并且平坦化晶圓的表面，可能暴露形成在管芯12中的通孔。
[0054]圖4h示出了形成在管芯12和連接塊20上方的第二互連層13。第二互連層13可以由與參考圖1a描述的介電材料16相似的介電材料18構(gòu)建。可以以類似于第一互連層的方式形成第二互連層13。第二互連層13 (在實(shí)施例中，RDL)提供連接塊20中的TV和外部接觸件7之間的互連件。[0055]圖4i示出了附接至晶圓背面的第三載具43。用類似于第一載具41的方式去除第二載具42?？梢匝刂A的頂面放置焊球19，以形成與如圖1a所示的第一組外部接觸焊盤17接觸的BGA。
[0056]最后，圖4j示出了以類似于第一載具41和第二載具42的方式去除第三載具43。任選地，然后，將切割帶44粘附至第二互連層13的表面。在一些實(shí)施例中，可以同時(shí)形成多個(gè)PoP。在這些實(shí)施例中，可以應(yīng)用切割帶并且沿線45實(shí)施切割工藝以將結(jié)構(gòu)分離成如圖1a所示的多個(gè)封裝件。在實(shí)施例中，每個(gè)生成的結(jié)構(gòu)都包括橫向封裝在模塑料14中的管芯12和連接塊20。然后，如圖3所示，生成的封裝件可以通過焊球19或通過用第二組外部接觸件7附接至管芯相對(duì)面的額外的焊球/凸塊接合至其他封裝部件(諸如封裝襯底或PCB)。
[0057]在實(shí)施例中，提供具有管芯、第一材料以及第二材料的半導(dǎo)體器件。沿著管芯的長(zhǎng)軸定位第二材料和第一材料。第一材料包括延伸穿過第一材料的一個(gè)或多個(gè)導(dǎo)電部件。
[0058]在另一個(gè)實(shí)施例中，提供包括頂部封裝件和底部封裝件的半導(dǎo)體器件。底部封裝件包括管芯和通過模塑料與管芯間隔開的連接塊。
[0059]在又一個(gè)實(shí)施例中，提供形成半導(dǎo)體器件的方法。方法包括提供管芯和具有一個(gè)或多個(gè)導(dǎo)電元件的連接塊。形成包括通過材料層分離開的管芯和連接塊的層，其中，連接塊的材料不同于材料層的材料。
[0060]盡管已經(jīng)詳細(xì)地描述了本實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明的主旨和范圍的情況下，做各種不同的改變、替換和更改。
[0061]而且，本申請(qǐng)的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟根據(jù)本本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 管芯，具有電接觸件； 第一材料；以及 第二材料，介于所述管芯和所述第一材料之間，所述第二材料和所述第一材料沿著所述管芯的長(zhǎng)軸定位，所述第一材料包括延伸穿過所述第一材料的一個(gè)或多個(gè)導(dǎo)電部件。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一材料是硅。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一材料是二氧化硅。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述一個(gè)或多個(gè)導(dǎo)電部件包括至少一個(gè)通孔。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述一個(gè)或多個(gè)導(dǎo)電部件包括至少一個(gè)集成無(wú)源器件。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括在所述管芯和所述第一材料的第一面上方延伸的第一互連層。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，進(jìn)一步包括在所述管芯和所述第一材料的第二面上方延伸的第二互連層。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進(jìn)一步包括位于所述管芯上方的封裝管芯，所述封裝管芯與延伸穿過所述第一材料的一個(gè)或多個(gè)導(dǎo)電部件電耦合。
9.一種半導(dǎo)體器件，包括: 頂部封裝件；以及 底部封裝件，可操作地耦合至所述頂部封裝件，所述底部封裝件包括管芯和通過模塑料與所述管芯間隔開的連接塊。
10.一種形成半導(dǎo)體器件的方法，所述方法包括: 提供管芯； 提供具有一個(gè)或多個(gè)導(dǎo)電元件的連接塊；以及 形成包括通過材料層間隔開的所述管芯和所述連接塊的層，所述連接塊的材料不同于所述材料層的材料。
【文檔編號(hào)】H01L23/64GK103681613SQ201310071610
【公開日】2014年3月26日 申請(qǐng)日期:2013年3月6日 優(yōu)先權(quán)日:2012年9月10日
【發(fā)明者】蕭景文, 陳承先, 張緯森, 胡延章 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司