具有不對稱柵極的垂直晶體管的制作方法
【專利摘要】一種晶體管結(jié)構(gòu)被形成為包含襯底以及位于所述襯底上方的源極、漏極和溝道，所述溝道被垂直地設(shè)置在所述源極與所述漏極之間。所述溝道被耦接至柵極導(dǎo)體，所述柵極導(dǎo)體經(jīng)由柵極電介質(zhì)材料層圍繞所述溝道，所述柵極電介質(zhì)材料層圍繞所述溝道。所述柵極導(dǎo)體由具有第一功函數(shù)的第一導(dǎo)電材料和具有第二功函數(shù)的第二導(dǎo)電材料構(gòu)成，所述第一導(dǎo)電材料圍繞所述溝道的長度的第一部分，所述第二導(dǎo)電材料圍繞所述溝道的長度的第二部分。還公開了一種制造所述晶體管結(jié)構(gòu)的方法。可將所述晶體管結(jié)構(gòu)表征為具有不對稱柵極的垂直場效應(yīng)晶體管。
【專利說明】具有不對稱柵極的垂直晶體管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的示例性實施例一般而言涉及晶體管器件，更具體而言，涉及不對稱柵極垂直晶體管器件及其制造方法。
【背景技術(shù)】
[0002]不對稱的晶體管器件可以提供增強(qiáng)的電流處理并提高輸出電阻。然而，很難將不對稱晶體管器件制造為具有這樣的橫向結(jié)構(gòu):其中，柵極特性以平行于下方溝道的方式改變。
[0003]各種垂直溝道晶體管器件在先前已被提出。舉例來說，可以參考IEEETRANSACTIONS ON ELECTRON DEVICES，2006年5 月第 53卷第 5期中 Enrico Gil1、V.DominikKunz、Takashi Uchino、Mohammad Μ.Al Hakim、C.H.de Groot、Peter Ashburn 及 StephenHall 的“Asymmetric Gate-1nduced Drain Leakage and Body Leakage in VerticalMOSFETs With Reduced Parasitic Capacitance”；以及 IEEE TRANSACTIONS ON ELECTRONDEVICES, 2003 年 5 月第 50 卷第 5 期中 Haitao Liu,ZhibinXiong 以及 Johnny K.0.Sin 的“An Ultrathin Vertical Channel MOSFET for Sub-100-nm Applications”。也可以參考2004年2 月 3 日 Leo Mathew 與Michael Sadd 的序列號為 6，686，245 的美國專利“VerticalMOSFET with Asymmetric Gate structure，，。

【發(fā)明內(nèi)容】

[0004]在本發(fā)明的示例性實施例的第一方面中，本發(fā)明的示例性實施例提供一種晶體管結(jié)構(gòu)，所述晶體管結(jié)構(gòu)包含襯底以及位于所述襯底上方的源極、漏極和溝道，所述溝道被垂直地設(shè)置在所述源極與所述漏極之間。所述溝道被耦接至柵極導(dǎo)體，所述柵極導(dǎo)體經(jīng)由柵極電介質(zhì)材料層圍繞所述溝道，所述柵極電介質(zhì)材料層圍繞所述溝道。所述柵極導(dǎo)體由具有第一功函數(shù)的第一導(dǎo)電材料和具有第二功函數(shù)的第二導(dǎo)電材料構(gòu)成，所述第一導(dǎo)電材料圍繞所述溝道的長度的第一部分，所述第二導(dǎo)電材料圍繞所述溝道的長度的第二部分。
[0005]在本發(fā)明的示例性實施例的另一方面中，本發(fā)明的示例性實施例提供一種制造晶體管結(jié)構(gòu)的方法，所述方法包含以下步驟:提供襯底；在所述襯底的表面上方形成源極、漏極及溝道，所述溝道被垂直地設(shè)置在所述源極與所述漏極之間；至少在所述溝道的側(cè)壁之上形成柵極電介質(zhì)層；以及形成柵極導(dǎo)體，所述柵極導(dǎo)體圍繞所述溝道和所述柵極電介質(zhì)層。所述柵極導(dǎo)體被形成為包含具有第一功函數(shù)的第一導(dǎo)電材料和具有第二功函數(shù)的第二導(dǎo)電材料，所述第一導(dǎo)電材料圍繞所述溝道的長度的第一部分，所述第二導(dǎo)電材料圍繞所述溝道的長度的第二部分。
【專利附圖】

【附圖說明】
[0006]圖1至12各自為示例本發(fā)明的實施例的放大橫截面圖，其中各個層厚度及其它部件未按比例繪制，其中:[0007]圖1示出了包含半導(dǎo)體襯底及形成于半導(dǎo)體襯底上的材料層的疊層的示例性半導(dǎo)體結(jié)構(gòu)；
[0008]圖2示出了在進(jìn)行反應(yīng)離子蝕刻工序以形成前體(precursor)晶體管結(jié)構(gòu)之后的材料層的疊層，該前體晶體管結(jié)構(gòu)具有被設(shè)置在源極層與漏極層之間的溝道層；
[0009]圖3示出了在前體晶體管結(jié)構(gòu)的側(cè)壁上形成間隔物(spacer)之后的前體晶體管結(jié)構(gòu)；
[0010]圖4示出了進(jìn)行熱氧化工藝的可選步驟，該熱氧化工藝在源極區(qū)的暴露材料之上形成氧化層；
[0011]圖5示出了在去除圖3中形成的間隔物之后的結(jié)構(gòu)；
[0012]圖6示出了用于形成柵極電介質(zhì)層的工藝的結(jié)果；
[0013]圖7示出了在柵極電介質(zhì)之上毯式沉積第一金屬柵極導(dǎo)電材料層(具有第一功函數(shù))的結(jié)果；
[0014]圖8示出了從前體晶體管結(jié)構(gòu)的側(cè)壁選擇性去除該第一金屬柵極導(dǎo)電材料層的結(jié)果，使得該第一金屬柵極導(dǎo)電材料層至少覆蓋并圍繞溝道層的下部；
[0015]圖9示出了在剩余的第一金屬柵極導(dǎo)電材料層上方以及柵極電介質(zhì)的上部暴露部分上方毯式沉積(具有不同的第二功函數(shù)的)第二金屬柵極導(dǎo)電材料層的結(jié)果；
[0016]圖10示出了實施化學(xué)機(jī)械拋光工藝的結(jié)果；
[0017]圖11示出了金屬柵極凹部(recess)蝕刻工藝的結(jié)果，該金屬柵極凹部蝕刻工藝減小第二金屬柵極導(dǎo)電材料層的厚度，使得第二金屬柵極導(dǎo)電材料層至少覆蓋并圍繞溝道層的上部；以及
[0018]圖12示出了進(jìn)行未摻雜的硅酸鹽玻璃工藝、圖形化(pattern)以及過孔形成以制造柵極接觸和漏極接觸的結(jié)果而形成的nFET晶體管結(jié)構(gòu)。
[0019]圖13A和圖13B為示例出與沿著溝道的長度具有單一功函數(shù)柵極導(dǎo)體的常規(guī)器件(稱為H柵極)相比，根據(jù)本發(fā)明的實施例的不對稱柵極器件(稱為HL柵極)在溝道中的源極注入?yún)^(qū)具有更高的電場的圖。
[0020]圖14為示例出與沿著溝道的長度具有均勻單一功函數(shù)柵極導(dǎo)體的常規(guī)H柵極器件相比，HL柵極器件的在器件性能上的近似15%-20%的改善的圖。
【具體實施方式】
[0021]MOSFET器件的一個重要參數(shù)是與柵極電介質(zhì)接觸的柵極的有效功函數(shù)(Φε--)。Oeff影響器件平帶電壓(Vfb)并因而控制MOSFET的閾值電壓(Vt)。
[0022]圖1-12示出了根據(jù)本發(fā)明的示例性實施例的不對稱柵極、垂直溝道晶體管器件(具體為nFET50)的制造。
[0023]參照圖1，根據(jù)本發(fā)明的示例性半導(dǎo)體結(jié)構(gòu)包含半導(dǎo)體襯底10以及在半導(dǎo)體襯底10上形成的材料層疊層。半導(dǎo)體襯底10具有半導(dǎo)體材料，該半導(dǎo)體材料可選自但不限于硅、鍺、硅鍺合金、硅碳合金、硅鍺碳合金、砷化鎵、砷化銦、磷化銦、II1-V化合物半導(dǎo)體材料、I1-VI化合物半導(dǎo)體材料、有機(jī)半導(dǎo)體材料以及其它化合物半導(dǎo)體材料。典型地，半導(dǎo)體襯底10的半導(dǎo)體材料包含硅。
[0024]在半導(dǎo)體襯底10的半導(dǎo)體材料為單晶的含硅半導(dǎo)體材料的情況中，該單晶的含硅半導(dǎo)體材料優(yōu)選地選自單晶硅、單晶硅碳合金、單晶硅鍺合金以及單晶硅鍺碳合金。
[0025]半導(dǎo)體襯底10的半導(dǎo)體材料可被適當(dāng)?shù)負(fù)诫s有P型摻雜劑原子或η型摻雜劑原子，或者該材料可以是實質(zhì)上未摻雜的(本征的)。半導(dǎo)體襯底10的摻雜劑濃度可以從
1.0XlO1Vcm3 至 1.0XlO1Vcm3,典型地從 1.0XlO1Vcm3 至 3.0 X 1018/cm3，雖然本文中亦考慮更低和更高的摻雜劑濃度。半導(dǎo)體襯底10可以為單晶的，而且可為體襯底、絕緣體上半導(dǎo)體(SOI)襯底或混合襯底。雖然以體襯底描述本發(fā)明,但本文也明確考慮將本發(fā)明實施于SOI襯底上或混合襯底上。淺溝槽隔離結(jié)構(gòu)(未示出)可以存在并且可以包含電介質(zhì)材料，如氧化硅或氮化硅，而且可以通過本【技術(shù)領(lǐng)域】中公知的方法形成。
[0026]所描述者為適合用來制造具有不對稱柵極結(jié)構(gòu)的垂直η型場效應(yīng)晶體管(nFET)的工藝流程。以某些以下詳述的修改，該工藝流程亦可適用于制造P型FET (pFET)。
[0027]在襯底10上方通過外延生長，以原位摻雜(若需要的話)形成多個層，該多個層將隨后被區(qū)分(圖2)為源極接觸12、n+Si源極區(qū)14、P型Si溝道區(qū)16、n+Si漏極區(qū)18，之后再沉積SiO2硬掩模(HM)20。源極接觸12可以是例如Si襯底10的η++摻雜區(qū)而且可以具有在約IOnm至約200nm范圍內(nèi)的示例性厚度。源極接觸12也可以是由諸如與銅(Cu)層組合的鎢(W)的接觸區(qū)(CA)金屬構(gòu)成的含金屬層，或者其可以僅為鎢。n+Si源極區(qū)14可以摻雜η型，例如P或As，且摻雜濃度在約4X 102° (及更低)至約5 X 102° (及更高)的范圍內(nèi)，而且n+Si源極區(qū)14可以具有在約IOnm至約200nm范圍內(nèi)的示例性厚度。p型Si溝道區(qū)16可以摻雜P型，例如B或Al，且摻雜濃度在約IO16 (及更低)至約IO19 (及更高)的范圍內(nèi)，而且P型Si溝道區(qū)16可以具有在約IOnm至約40nm范圍內(nèi)的示例性厚度。n+Si漏極區(qū)18可以摻雜η型，例如P或As，且摻雜濃度在約4X102° (及更低)至約5X 102° (及更高)的范圍內(nèi)，而且n+Si漏極區(qū)18可以具有在約IOnm至約200nm范圍內(nèi)的示例性厚度。Si02硬掩模(HM) 20可以具有在約2nm至約50nm范圍內(nèi)的厚度。
[0028]圖2為在進(jìn)行反應(yīng)離子蝕刻(RIE)工序之后材料層疊層的橫截面圖。RIE工序的結(jié)果為形成含有一部分n+Si源極區(qū)14、p型Si溝道區(qū)16、n+Si漏極區(qū)18以及上覆的Si02硬掩模20的柱狀物或柱?？蓪⒃撝鶢钗锘蛑Q為最終晶體管結(jié)構(gòu)的前體30，而且可以具有任何所需的直徑，例如在約50nm或更小至約IOOnm或更大的范圍內(nèi)的直徑。如可被理解的，在RIE工藝期間可以在襯底10之上形成任何所需數(shù)量的相同前體晶體管結(jié)構(gòu)30。
[0029]圖3為在其側(cè)壁上形成了間隔物32之后的前體晶體管結(jié)構(gòu)30的橫截面圖。該間隔物可以為例如SiN，而且可以具有例如約3nm和更大的厚度。如以下將被注意的，間隔物32是犧牲結(jié)構(gòu)，在圖5所示的工藝中會被去除。
[0030]圖4示出了可選的進(jìn)行熱氧化工藝的步驟，該熱氧化工藝在n+Si源極區(qū)14的暴露材料之上形成氧化層34 (Si02)。氧化層34可以具有約IOnm及更厚的厚度。形成氧化層34的一個益處在于氧化層34可以用于降低完成的晶體管的柵極與源極之間的寄生電容。
[0031]圖5示出了去除SiN間隔物32之后的結(jié)構(gòu)30。SiN間隔物32可通過化學(xué)濕法蝕刻去除，例如使用熱磷酸(H3PO4)的化學(xué)濕法蝕刻或使用氫氟酸(HF)的化學(xué)濕法蝕刻。
[0032]注意，如果未使用氧化層34，則可將圖3、4及5中所示的處理視為可選的。
[0033]圖6示出了用于形成柵極電介質(zhì)層36的工藝的結(jié)果。可以使用任何合適的柵極電介質(zhì)材料，包括SiO2或SiON (氧氮化硅)，然而，優(yōu)選地可使用高介電常數(shù)材料(高k材料)，例如其介電常數(shù)大于氮化硅的介電常數(shù)(7.5)的包含電介質(zhì)金屬氧化物的高k材料。高k電介質(zhì)層36可通過已知的方法形成，例如化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、分子束沉積(MBD)、脈沖激光沉積(PLD)、液態(tài)源霧化化學(xué)沉積(LSMCD)等。該電介質(zhì)金屬氧化物包含金屬與氧以及可選的氮和/或硅。示例性的高k電介質(zhì)材料包括Hf02、Zr02、La203、Al203、TiO2, SrTiO3> LaAlO3' Y203、HfOxNy' ZrOxNy、La2OxNy' Al2OxNy' TiOxNy' SrTiOxNy、LaAIOxNy、Y2OxNy'其硅酸鹽及其合金。每個X值獨(dú)立地為從0.5至3，而且每個y值獨(dú)立地為從O至2。高k柵極電介質(zhì)層36的厚度可以為從Inm至10nm，而且可具有在約5人量級或更厚的有效氧化物厚度(EOT)。
[0034]圖7至圖11示出了根據(jù)本發(fā)明的實施例在垂直地設(shè)置的溝道16周圍形成不對稱的柵極。溝道16具有等同于ρ Si層16的厚度的溝道長度(例如在約IOnm至約40nm的范圍內(nèi))，其中溝道長度尺寸與襯底10的表面垂直。在所示例的實施例中，約50%的溝道長度被第一金屬柵極導(dǎo)電材料層38圍繞，剩余的約50%溝道長度被第二金屬柵極導(dǎo)電材料層40圍繞，其中第一金屬柵極導(dǎo)電材料層38具有比第二金屬柵極導(dǎo)電材料層40高的功函數(shù)(WF)0作為實例，第一金屬柵極導(dǎo)電材料層38的WF可為約5.1eV,而第二金屬柵極導(dǎo)電材料層40的WF可為約4.1eV0作為非限制性實例，第一金屬柵極導(dǎo)電材料層38可由W構(gòu)成，而第二金屬柵極導(dǎo)電材料層40可由TiN或Al構(gòu)成,第一金屬柵極導(dǎo)電材料層38和第二金屬柵極導(dǎo)電材料層40中的每一者使用等離子體氣相沉積(PVD)或ALD或CVD所沉積。在本文繪示的nFET實施例中，具有較高WF的金屬柵極導(dǎo)電材料被設(shè)置為較靠近源極，而具有較低WF的金屬柵極導(dǎo)電材料被設(shè)置為較靠近漏極。在pFET實施例中，除了改變摻雜劑類型之外，也可以顛倒柵極金屬的順序，使得具有較高WF的金屬柵極導(dǎo)電材料被設(shè)置為較靠近漏極，而具有較低WF的金屬柵極導(dǎo)電材料被設(shè)置為較靠近源極。注意，在其它實施例中，可以將具有較高WF的金屬柵極導(dǎo)電材料與具有較低WF的金屬柵極導(dǎo)電材料的50-50溝道覆蓋比調(diào)整為非50-50覆蓋比。在所有實施例中，希望溝道的整個長度都被具有較高WF的金屬柵極導(dǎo)電材料和具有較低WF的金屬柵極導(dǎo)電材料圍繞。
[0035]至少由于具有至少兩個不同的功函數(shù)且位于沿著溝道的長度的不同空間位置的柵極導(dǎo)體的存在，柵極被視為是不對稱的。
[0036]應(yīng)理解，雖然在本文中被描述為使用各自具有相關(guān)的且不同的功函數(shù)的兩種不同類型的柵極導(dǎo)電材料，本發(fā)明的實施例也涵蓋使用多于兩種不同類型的柵極導(dǎo)體材料，每種柵極導(dǎo)電材料具有相關(guān)的且不同的功函數(shù)。
[0037]根據(jù)前述，圖7示出了在柵極電介質(zhì)36上方毯式沉積第一金屬柵極導(dǎo)電材料層38(在本實例中具有較高的WF)的結(jié)果。
[0038]圖8示出了從前體晶體管結(jié)構(gòu)的側(cè)壁選擇性去除第一金屬柵極導(dǎo)電材料層38的結(jié)果。此步驟也減小了第一金屬柵極導(dǎo)電材料層38的厚度，使得第一金屬柵極導(dǎo)電材料層38圍繞大約50%的p-Si溝道層16的厚度(即，第一金屬柵極導(dǎo)電材料層38圍繞約50%的垂直溝道長度)。
[0039]圖9示出了在剩余的第一金屬柵極導(dǎo)電材料層38上方以及柵極電介質(zhì)36的上部暴露部分上方毯式沉積第二金屬柵極導(dǎo)電材料層40 (在本實例中具有較低的WF)的結(jié)果。
[0040]圖10示出了進(jìn)行化學(xué)機(jī)械拋光(CMP)工藝的結(jié)果。被設(shè)置在HM20上方的柵極電介質(zhì)材料層36用作CMP工藝的停止層。[0041]圖11示出了進(jìn)行金屬柵極凹部蝕刻工藝(例如反應(yīng)離子蝕刻(RIE)工藝)的結(jié)果，該金屬柵極凹部蝕刻工藝用以于減小第二金屬柵極導(dǎo)電材料層40的厚度，使得第二金屬柵極導(dǎo)電材料層40至少覆蓋并圍繞ρ型Si溝道層16的上部(即，第二金屬柵極導(dǎo)電材料層40圍繞剩余50%的垂直溝道長度)。結(jié)果，標(biāo)稱(nominally)下部50%的溝道層16厚度被第一金屬柵極導(dǎo)電材料層38圍繞，而標(biāo)稱上部50%的溝道層16厚度被第二金屬柵極導(dǎo)電材料層40圍繞。
[0042]圖12示出了進(jìn)行未摻雜的硅酸鹽玻璃(USG)處理、圖形化以及過孔形成以制造柵極接觸44A和漏極接觸44B的結(jié)果而形成的nFET晶體管結(jié)構(gòu)50。源極接觸(未示出)也可以被形成為接觸源極接觸層12。作為非限制性實例，層42可以是由SiN構(gòu)成的電介質(zhì)層，而柵極接觸和漏極接觸44A、44B可以是W、或者W與Cu的組合。柵極接觸區(qū)金屬可以僅是Cu,而漏極接觸區(qū)金屬可以是W，該W位于Cu層下方，以將Cu與半導(dǎo)體材料物理性隔離。柵極接觸44A被電連接到第二金屬柵極導(dǎo)電材料層40，第二金屬柵極導(dǎo)電材料層40轉(zhuǎn)而被電連接到第一金屬柵極導(dǎo)電材料層38。
[0043]圖13 (由圖13A與圖13B構(gòu)成)示例出與沿著溝道長度具有單一功函數(shù)柵極導(dǎo)體的常規(guī)器件(稱為H柵極)相比，根據(jù)本發(fā)明的實施例的不對稱柵極器件(稱為HL柵極)在溝道中的源極注入?yún)^(qū)具有更高的電場。
[0044]圖14示例出與沿著溝道長度(例如32nm)具有均勻單一功函數(shù)柵極導(dǎo)體的常規(guī)H柵極相比，HL柵極器件的在器件性能上的約15%-20%的改改善。
[0045]應(yīng)指出，源極與漏極的位置可以顛倒(S卩，漏極在器件底部，而源極在器件頂部)。如果源極與漏極的位置顛倒了，則功函數(shù)金屬也被顛倒，以使例如對于nFET實施例，高功函數(shù)金屬靠近源極側(cè)，且低功函數(shù)金屬靠近漏極側(cè)。
[0046]還要指出，源極與漏極的厚度不需要相同。
[0047]本文中所用的術(shù)語，僅僅是為了描述特定的實施例，而不意圖限定本發(fā)明。本文中所用的單數(shù)形式的“一”和“該”，旨在也包括復(fù)數(shù)形式，除非上下文中明確地另行指出。還要知道，“包含”一詞在本說明書中使用時，說明存在所指出的特征、整體、步驟、操作、單元和/或組件，但是并不排除存在或增加一個或多個其它特征、整體、步驟、操作、單元和/或組件，以及/或者它們的組合。
[0048]對應(yīng)的結(jié)構(gòu)、材料、動作及其等價物旨在包括例如用于與具體地要求保護(hù)的其他要求保護(hù)的要素組合地執(zhí)行功能的任何結(jié)構(gòu)、材料、層厚度與層組成、特征尺寸和處理模式(例如蝕刻模式)。本發(fā)明的說明書是為了示例和說明的目的而給出的，而不旨在以所公開的形式窮舉或限制本發(fā)明。只要不脫離本發(fā)明的范圍和精神，多種修改和變化對于本領(lǐng)域的普通技術(shù)人員而言是顯而易見的。舉例來說，各種材料、厚度、功函數(shù)以及制造設(shè)備與技術(shù)都是非限制性實例，而且可以與本文中具體公開的那些不同。為了最好地解釋本發(fā)明的原理和實際應(yīng)用，且為了使本領(lǐng)域的其他普通技術(shù)人員能夠理解本發(fā)明的具有適于所預(yù)期的特定用途的各種修改的各種實施例，選擇和描述了實施例。
[0049]因此，當(dāng)結(jié)合附圖和所述權(quán)利要求閱讀時，考慮到前面的說明，各種修改和調(diào)整對于相關(guān)領(lǐng)域的技術(shù)人員而言可成為顯而易見的。但對于一些實例，本領(lǐng)域技術(shù)人員可使用其它類似或等效的數(shù)學(xué)表達(dá)。然而，本發(fā)明的教導(dǎo)的所有這樣的和類似的修改仍將落入本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種晶體管結(jié)構(gòu)，包含: 襯底以及位于所述襯底上方的: 源極； 漏極；以及 溝道，所述溝道被垂直地設(shè)置在所述源極與所述漏極之間且被耦接至柵極導(dǎo)體，所述柵極導(dǎo)體經(jīng)由柵極電介質(zhì)材料層圍繞所述溝道，所述柵極電介質(zhì)材料層圍繞所述溝道，其中所述柵極導(dǎo)體由具有第一功函數(shù)的第一導(dǎo)電材料和具有第二功函數(shù)的第二導(dǎo)電材料構(gòu)成，所述第一導(dǎo)電材料圍繞所述溝道的長度的第一部分，所述第二導(dǎo)電材料圍繞所述溝道的長度的第二部分。
2.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述長度的所述第一部分和所述第二部分各自為所述溝道的長度的約50%。
3.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述第一功函數(shù)為約5.leV，并且其中所述第二功函數(shù)為約4.1eV.
4.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述晶體管為η型場效應(yīng)晶體管，并且其中所述第一柵極導(dǎo)體的功函數(shù)大于所述第二柵極導(dǎo)體的功函數(shù)，且所述第一柵極導(dǎo)體位于比所述第二柵極導(dǎo)體更靠近所述源極處。
5.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述晶體管為P型場效應(yīng)晶體管，并且其中所述第一柵極導(dǎo)體的功函數(shù)大于所述第二柵極導(dǎo)體的功函數(shù)，且所述第一柵極導(dǎo)體位于比所述第二柵極導(dǎo)體更靠近所述漏極處。
6.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述柵極電介質(zhì)材料由SiO2或SiON構(gòu)成。
7.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述柵極電介質(zhì)材料由高介電常數(shù)材料構(gòu)成，所述高介電常數(shù)材料由 HfO2,ZrO2,La2O3>A1203>TiO2,SrTiO3>LaAIO3>Y2O3>HfOxNy,ZrOxNy,La20xNy、Al20xNy、Ti0xNy、SrTi0xNy、LaA10xNy、Y20xNy、其硅酸鹽以及其合金中的至少一者構(gòu)成，其中每個X值獨(dú)立地為從0.5至3，每個y值獨(dú)立地為從O至2。
8.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述溝道的長度為約40nm或更小。
9.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中具有所述第一功函數(shù)的所述導(dǎo)電材料由鎢構(gòu)成，并且其中所述第二導(dǎo)電材料由氮化鎢或鋁中的一者構(gòu)成。
10.如權(quán)利要求1所述的晶體管結(jié)構(gòu)，其中所述源極被設(shè)置在所述襯底上方，且進(jìn)一步包含源極接觸層，所述源極接觸層被夾置于所述源極與所述襯底之間。
11.一種制造晶體管結(jié)構(gòu)的方法，包含: 提供襯底； 在所述襯底的表面上方形成源極、漏極和溝道，所述溝道被垂直地設(shè)置在所述源極與所述漏極之間； 至少在所述溝道的側(cè)壁之上形成柵極電介質(zhì)層；以及 形成柵極導(dǎo)體，所述柵極導(dǎo)體圍繞所述溝道和所述柵極電介質(zhì)層，其中所述柵極導(dǎo)體被形成為包含具有第一功函數(shù)的第一導(dǎo)電材料和具有第二功函數(shù)的第二導(dǎo)電材料，所述第一導(dǎo)電材料圍繞所述溝道的長度的第一部分，所述第二導(dǎo)電材料圍繞所述溝道的長度的第二部分。
12.如權(quán)利要求11所述的方法，其中所述長度的所述第一部分和所述第二部分各自為所述溝道的長度的約50%。
13.如權(quán)利要求11所述的方法，其中所述第一功函數(shù)為約5.leV，并且其中所述第二功函數(shù)為約4.1eV0
14.如權(quán)利要求11所述的方法，其中所述晶體管為η型場效應(yīng)晶體管，并且其中所述第一柵極導(dǎo)體的功函數(shù)大于所述第二柵極導(dǎo)體的功函數(shù)，且所述第一柵極導(dǎo)體被形成為位于比所述第二柵極導(dǎo)體更靠近所述源極處。
15.如權(quán)利要求11所述的方法，其中所述晶體管為P型場效應(yīng)晶體管，并且其中所述第一柵極導(dǎo)體的功函數(shù)大于所述第二柵極導(dǎo)體的功函數(shù)，且所述第一柵極導(dǎo)體被形成為位于比所述第二柵極導(dǎo)體更靠近所述漏極處。
16.如權(quán)利要求11所述的方法，其中所述柵極電介質(zhì)材料被形成為由SiO2或SiON構(gòu)成。
17.如權(quán)利要求11所述的方法，其中所述柵極電介質(zhì)材料被形成為由高介電常數(shù)材料構(gòu)成，所述高介電常數(shù)材料由 Hf02、ZrO2, La203、A1203、TiO2, SrTiO3> LaA103、Y2O3, HfOxNy,ZrOxNy、La2OxNy' Al2OxNy> TiOxNy> SrTiOxNy、LaAlOxNy、Y2OxNy、其硅酸鹽以及其合金中的至少一者構(gòu)成，其中每個X值獨(dú)立地為從0.5至3，每個y值獨(dú)立地為從O至2。
18.如權(quán)利要求11所述的方法，其中所述溝道的長度為約40nm或更小。
19.如權(quán)利要求11所述的方法，其中具有所述第一功函數(shù)的所述導(dǎo)電材料由鎢構(gòu)成，并且其中所述第二導(dǎo)電材料由氮化鎢或鋁中的一者構(gòu)成。
20.如權(quán)利要求11所述的方法，其中所述源極被設(shè)置在所述襯底上方，且進(jìn)一步包含將源極接觸層形成為被夾置于所述源極與所述襯底之間的初始步驟。
21.一種實質(zhì)上參考附圖如上所述的晶體管結(jié)構(gòu)。
22.—種實質(zhì)上參考附圖如上所述的方法。
【文檔編號】H01L29/78GK103843120SQ201280048709
【公開日】2014年6月4日 申請日期:2012年7月26日 優(yōu)先權(quán)日:2011年10月12日
【發(fā)明者】郭德超, 袁駿, K·K·H·黃, 漢述仁 申請人:國際商業(yè)機(jī)器公司