半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【專利摘要】本發(fā)明的目的在于提供一種能夠抑制閾值電壓隨時(shí)間變化的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。本發(fā)明的半導(dǎo)體裝置具備在半導(dǎo)體基板20上形成的漂移層21、在漂移層21表層中相互離開地形成的第1阱區(qū)域41、在漂移層21以及各第1阱區(qū)域41上跨越地形成的柵絕緣膜30、在柵絕緣膜30上選擇性地形成的柵電極50、貫通柵絕緣膜30而到達(dá)至各第1阱區(qū)域41內(nèi)部的源極接觸孔61、和在源極接觸孔61的至少側(cè)面中形成的、壓縮應(yīng)力殘留的壓縮應(yīng)力殘留層90。
【專利說明】半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法，特別是涉及功率用半導(dǎo)體裝置。
【背景技術(shù)】
[0002]以往，具有由柵電極、柵絕緣膜、以及半導(dǎo)體層的層疊構(gòu)造構(gòu)成的所謂MOS(Metal-Oxide-Semiconductor,金屬氧化物半導(dǎo)體)構(gòu)造的半導(dǎo)體裝置被廣泛用作功率用半導(dǎo)體裝置。
[0003]例如如專利文獻(xiàn)I公開的那樣，還在發(fā)射極電極與層間絕緣膜之間形成含有氮的勢魚金屬層來降低處于發(fā)射極區(qū)域的下側(cè)的基極區(qū)域的夾置電阻(pinch resistance)等施以各種改良。
[0004]現(xiàn)有技術(shù)文獻(xiàn)
[0005]專利文獻(xiàn)
[0006]專利文獻(xiàn)1:日本特開2002-184986號公報(bào)
【發(fā)明內(nèi)容】

[0007]發(fā)明所要解決的技術(shù)問題
[0008]但是，本申請發(fā)明人發(fā)現(xiàn)了在上述那樣的半導(dǎo)體裝置、特別是碳化硅半導(dǎo)體裝置中，由于對柵電極施加電壓、特別是負(fù)偏置而其閾值電壓隨時(shí)間而變化這樣的問題。另外，在本申請發(fā)明的工作的記載部分中對其進(jìn)行詳述。
[0009]本發(fā)明是為了解決該問題而完成的，其目的在于提供一種能夠抑制閾值電壓的隨時(shí)間變化的半導(dǎo)體裝置以及半導(dǎo)體裝置的制造方法。
[0010]解決技術(shù)問題的技術(shù)方案
[0011]本發(fā)明的半導(dǎo)體裝置，其特征在于，具備--第1導(dǎo)電類型的碳化硅半導(dǎo)體基板；第I導(dǎo)電類型的漂移層，形成于所述碳化硅半導(dǎo)體基板上；第2導(dǎo)電類型的第I阱區(qū)域，在所述漂移層表層相互離開地形成而構(gòu)成多個(gè)元件單元；柵絕緣膜，至少在所述漂移層以及各所述第I阱區(qū)域上跨越地形成；柵電極，選擇性地形成于所述柵絕緣膜上；源極接觸孔，貫通所述柵絕緣膜，到達(dá)至各所述第I阱區(qū)域內(nèi)部；以及壓縮應(yīng)力殘留層，形成于所述源極接觸孔的至少側(cè)面，且殘留壓縮應(yīng)力。
[0012]另外，本發(fā)明的半導(dǎo)體裝置的制造方法是上述半導(dǎo)體裝置的制造方法，其特征在于，具備以到達(dá)至所述源極區(qū)域內(nèi)部的、距所述漂移層表層的深度深于5nm的深度的方式對所述源極接觸孔進(jìn)行蝕刻形成的工序。
[0013]發(fā)明效果
[0014]根據(jù)本發(fā)明的半導(dǎo)體裝置，具備:第I導(dǎo)電類型的碳化硅半導(dǎo)體基板;第I導(dǎo)電類型的漂移層，形成于所述碳化硅半導(dǎo)體基板上；第2導(dǎo)電類型的第I阱區(qū)域，在所述漂移層表層相互離開地形成而構(gòu)成多個(gè)元件單元；柵絕緣膜，至少在所述漂移層以及各所述第I阱區(qū)域上跨越地形成；柵電極，選擇性地形成于所述柵絕緣膜上；源極接觸孔，貫通所述柵絕緣膜，到達(dá)至各所述第I阱區(qū)域內(nèi)部；以及壓縮應(yīng)力殘留層，形成于所述源極接觸孔的至少側(cè)面，且殘留壓縮應(yīng)力，從而能夠抑制柵電極中的閾值電壓的隨時(shí)間的變化。
[0015]另外，根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，具備以到達(dá)至所述源極區(qū)域內(nèi)部的、距所述漂移層表層的深度深于5nm的深度的方式對所述源極接觸孔進(jìn)行蝕刻形成的工序，從而在柵絕緣膜和半導(dǎo)體面的接觸面的下層以及上層范圍配置壓縮應(yīng)力殘留層，能夠通過該殘留應(yīng)力，使柵絕緣膜和半導(dǎo)體面在主面垂直方向上分離。
[0016]本發(fā)明的目的、特征、方面、以及優(yōu)點(diǎn)通過以下的詳細(xì)的說明和附圖將更加明確。
【專利附圖】

【附圖說明】
[0017]圖1是示意地表示本發(fā)明的實(shí)施方式I中的半導(dǎo)體裝置的俯視圖。
[0018]圖2是示意地表示本發(fā)明的實(shí)施方式I中的半導(dǎo)體裝置的俯視圖。
[0019]圖3是示意地表示本發(fā)明的實(shí)施方式I中的半導(dǎo)體裝置的一部分的剖面的剖面圖。
[0020]圖4是示意地表示本發(fā)明的實(shí)施方式I中的半導(dǎo)體裝置的一部分的剖面的剖面圖。
[0021]圖5是用于說明本發(fā)明的實(shí)施方式I中的半導(dǎo)體裝置的制造工序的示意地表示功率用半導(dǎo)體裝置的一部分的剖面圖。
[0022]圖6是用于說明本發(fā)明的實(shí)施方式I中的半導(dǎo)體裝置的制造工序的示意地表示功率用半導(dǎo)體裝置的一部分的剖面圖。
[0023]圖7是表示濺射壓力與所得到的Ti膜的應(yīng)力的關(guān)系的圖。
[0024]圖8是示意地表示本發(fā)明的實(shí)施方式2中的半導(dǎo)體裝置的一部分的剖面的變形圖。
[0025]圖9是示意地表示本發(fā)明的實(shí)施方式3中的半導(dǎo)體裝置的一部分的剖面的變形圖。
[0026]圖10是示意地表示本發(fā)明的實(shí)施方式4中的功率用半導(dǎo)體裝置的一部分的剖面的變形圖。
[0027]圖11是表示半導(dǎo)體裝置的閾值電壓的時(shí)間變動(dòng)的圖。
[0028]圖12是表示半導(dǎo)體裝置的閾值電壓的時(shí)間變動(dòng)的圖。
[0029](符號說明)
[0030]10,101,102:源極焊盤；11:柵極焊盤；12、103、104:柵極布線；13:漏電極；20:半導(dǎo)體基板；21:漂移層；30:柵絕緣膜；31:場絕緣膜；32:層間絕緣膜；40 =JTE區(qū)域；41 --第
I阱區(qū)域；42:第2阱區(qū)域；46:第I阱接觸區(qū)域；47:第2阱接觸區(qū)域；50:柵電極；61:源極接觸孔；62:阱接觸孔；64:柵極接觸孔；71:歐姆電極；72:背面歐姆電極；80:源極區(qū)域；81:場阻斷區(qū)域(field stopper region);90、92:壓縮應(yīng)力殘留層；91:插塞；100:單一層。
【具體實(shí)施方式】
[0031]<A.實(shí)施方式1>
[0032]〈A-1.結(jié)構(gòu)〉[0033]圖1是從上面觀察的本發(fā)明的半導(dǎo)體裝置的平面示意圖。在本實(shí)施方式中，特別作為功率用半導(dǎo)體裝置，以在基板中使用了碳化硅的MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor,金屬氧化物半導(dǎo)體場效應(yīng)晶體管)為例子而示出。
[0034]在圖1中，在功率用半導(dǎo)體裝置的上表面的中央部中，設(shè)置了源極焊盤10。在從上面觀察的源極焊盤10的一側(cè)，設(shè)置了柵極焊盤11。另外，以從柵極焊盤11延伸而包圍源極焊盤10的方式，設(shè)置了柵極布線12。
[0035]源極焊盤10與在源極焊盤10的下部的單元區(qū)域中設(shè)置多個(gè)的元件單元(MOSFET)各自的源電極電連接。
[0036]柵極焊盤11以及柵極布線12與元件單元的柵電極電連接。于是，將從外部的控制電路供給的柵極電壓施加到元件單元的柵電極。
[0037]圖2是從上部透視的比圖1所示的功率用半導(dǎo)體裝置的源極焊盤10 (虛線所示)以及柵極焊盤11 (未圖示)等存在的層更下部的層的平面示意圖。
[0038]在圖2中，在圖1所示的源極焊盤10的下部層的周圍，貫通未圖示的層間絕緣膜而形成了阱接觸孔62。在阱接觸孔62的更下部，形成了由P型的碳化硅構(gòu)成的第2阱區(qū)域42。
[0039]在阱接觸孔62以及第2阱區(qū)域42中俯視時(shí)被包圍的內(nèi)側(cè)的區(qū)域(即，源極焊盤10的下部層)中，設(shè)置了相互離開地設(shè)置有多個(gè)上述元件單元的單元區(qū)域。在單元區(qū)域中，在未圖示的層間絕緣膜形成的多個(gè)源極接觸孔61、以及各個(gè)源極接觸孔61的下部，形成了由P型的碳化硅構(gòu)成的第I阱區(qū)域41。
[0040]在第2阱區(qū)域42的上部的一部分中形成了未圖示的柵電極，貫通層間絕緣膜而形成了作為對柵極焊盤11 (參照圖1)以及柵極布線12 (參照圖1)和柵電極進(jìn)行電連接的孔的柵極接觸孔64。
[0041]圖3是示意地表示圖2的平面示意圖的A-A’部分的剖面的圖，圖4是示意地表示圖2的平面示意圖的B-B’部分的剖面的圖。
[0042]在圖3中，在作為第I導(dǎo)電類型的η型且由低電阻的碳化硅構(gòu)成的半導(dǎo)體基板20上，形成了由η型的碳化硅構(gòu)成的漂移層21。
[0043]在漂移層21表層，形成了作為第2導(dǎo)電類型的P型且由碳化硅構(gòu)成的第I阱區(qū)域
41。另外，在單元區(qū)域，相互離開地配置有多個(gè)第I阱區(qū)域41 (參照圖2)。
[0044]在第I阱區(qū)域41表層，部分地形成有源極區(qū)域80，進(jìn)而以俯視時(shí)被源極區(qū)域80包圍的方式，形成了第I阱接觸區(qū)域46。
[0045]在包括第I阱區(qū)域41以及源極區(qū)域80的漂移層21上，形成柵絕緣膜30。除第I阱接觸區(qū)域46上及其周邊以外，形成柵絕緣膜30。
[0046]進(jìn)而，在柵絕緣膜30上的、與包括源極區(qū)域80的一部分以及第I阱區(qū)域41的漂移層21對應(yīng)的區(qū)域，形成柵電極50。另外，柵絕緣膜30由例如二氧化硅構(gòu)成。
[0047]覆蓋柵絕緣膜30以及柵電極50而形成層間絕緣膜32。然后，為了在第I阱接觸區(qū)域46上及其周邊(跨越源極區(qū)域80的區(qū)域)形成貫通了層間絕緣膜32的源極接觸孔61，而形成源極焊盤10。源極接觸孔61以掘入源極區(qū)域80以及第I阱接觸區(qū)域46而到達(dá)至其內(nèi)部的方式形成，在其底面，形成歐姆電極71。
[0048]另外，在源極接觸孔61的側(cè)面、即源極焊盤10的側(cè)面或者層間絕緣膜32的側(cè)面，形成壓縮應(yīng)力殘留層90。壓縮應(yīng)力殘留層90是壓縮應(yīng)力殘留的層，在工作的記載部分中對由該應(yīng)力起到的作用進(jìn)行詳述。
[0049]另一方面，在半導(dǎo)體基板20的背面，隔著背面歐姆電極72，形成了漏電極13。
[0050]在圖4中，在右側(cè)(對應(yīng)于單元區(qū)域)示出的單位構(gòu)造(元件單元)與圖3所示的構(gòu)造相同，位于其左側(cè)的構(gòu)造成為俯視時(shí)包圍單元區(qū)域的構(gòu)造。另外，位于左側(cè)的構(gòu)造不是必
需的結(jié)構(gòu)。
[0051]在作為第I導(dǎo)電類型的η型且由低電阻的碳化硅構(gòu)成的半導(dǎo)體基板20上，形成了由η型的碳化硅構(gòu)成的漂移層21。
[0052]在漂移層21表層，設(shè)置了作為第2導(dǎo)電類型的P型且由碳化硅構(gòu)成的第2阱區(qū)域
42。第2阱區(qū)域42是以與第I阱區(qū)域41隔開規(guī)定間隔而形成并包圍單元區(qū)域的方式配置的。在第2阱區(qū)域42表層，形成了第2阱接觸區(qū)域47。
[0053]另外，在漂移層21表層，以包圍第2阱區(qū)域42的方式形成了 JTE區(qū)域40(參照圖2)，進(jìn)而以離開地包圍該JTE區(qū)域40的方式，形成了場阻斷區(qū)域81 (參照圖2)。
[0054]從單元區(qū)域上到第2阱區(qū)域42上形成柵絕緣膜30，在從第2阱區(qū)域42上跨越到場阻斷區(qū)域81上的區(qū)域中，以俯視時(shí)包圍柵絕緣膜30的方式，形成場絕緣膜31。在柵絕緣膜30上的一部分形成柵電極50，柵電極50跨越至場絕緣膜31上而形成。
[0055]以除了源極接觸孔61、阱接觸孔62、以及柵極接觸孔64的方式，從單元區(qū)域跨越到場阻斷區(qū)域81，形成層間絕緣膜32。即，貫通層間絕緣膜32地形成各孔。
[0056]源極焊盤10在掘入源極區(qū)域80以及第I阱接觸區(qū)域46的源極接觸孔61中貫通層間絕緣膜32，在其底面，形成歐姆電極71。另外，在源極接觸孔61的側(cè)面、即源極焊盤10的側(cè)面，形成壓縮應(yīng)力殘留層90。
[0057]另外，源極焊盤10在掘入第2阱接觸區(qū)域47的阱接觸孔62中貫通層間絕緣膜32，在其底面中，形成歐姆電極71。另外，在阱接觸孔62的側(cè)面、即源極焊盤10的側(cè)面中，也形成壓縮應(yīng)力殘留層90。
[0058]因此，經(jīng)由源極接觸孔61以及阱接觸孔62，第I阱區(qū)域41和第2阱區(qū)域42相互電連接。
[0059]柵極布線12在柵極接觸孔64中貫通層間絕緣膜32，與柵電極50連接。另外，在柵極接觸孔64的側(cè)面、即柵極布線12的側(cè)面，能夠形成壓縮應(yīng)力殘留層90，但也可以不形成。
[0060]另一方面，在半導(dǎo)體基板20的背面中，隔著背面歐姆電極72，形成了漏電極13。
[0061]〈Α-2.制造方法〉
[0062]接下來，使用圖5以及圖6，說明本發(fā)明的半導(dǎo)體裝置的制造方法。圖5以及圖6是特別說明功率用半導(dǎo)體裝置的制造工序的示意地表示功率用半導(dǎo)體裝置的一部分的剖面圖。
[0063]在圖5以及圖6的每一個(gè)中，Ca)對應(yīng)于圖2的A_A’剖面部，(b)對應(yīng)于圖2的B-B’剖面部。
[0064]首先，在η型且低電阻的碳化硅的半導(dǎo)體基板20 (第I主面)上，通過化學(xué)氣相沉積(Chemical Vapor Deposition:CVD)法，以 I X 1013cm 3 ?I X 1018cm 3 的 η 型雜質(zhì)濃度，使4?200 μ m的厚度的由碳化硅構(gòu)成的漂移層21外延生長。[0065]此處，作為上述碳化硅的半導(dǎo)體基板20，使用第I主面的面取向?yàn)?0001)面且具有4H的多型、并相對c軸方向傾斜了 8°以下的基板，但也可以是其他面取向、多型、傾斜角度,并且,也可以不傾斜。
[0066]接下來，如圖5 Ca)以及(b)所示，在漂移層21表層的規(guī)定位置，通過離子注入法形成P型的第I阱區(qū)域41、p型的第2阱區(qū)域42、p型的JTE區(qū)域40、進(jìn)而η型的源極區(qū)域80、η型的場阻斷區(qū)域81、進(jìn)而P型的第I阱接觸區(qū)域46、ρ型的第2阱接觸區(qū)域47。作為離子注入的P型雜質(zhì)，Al (鋁)或者B (硼)是優(yōu)選的，作為離子注入的η型雜質(zhì)，N (氮)或者P (磷)是優(yōu)選的。另外，關(guān)于離子注入時(shí)的半導(dǎo)體基板20的加熱，可以不積極地進(jìn)行，或者可以以200?800°C進(jìn)行加熱。
[0067]需要將第I阱區(qū)域41以及第2阱區(qū)域42各自的深度設(shè)定為不比作為外延晶體成長層的漂移層21的底面更深，例如，設(shè)為0.3?2μπι的范圍的值。另外，第I阱區(qū)域41以及第2阱區(qū)域42各自的P型雜質(zhì)濃度被設(shè)定為比漂移層21的雜質(zhì)濃度高、并且在I X IO15CnT3 ?I X IO19CnT3 的范圍內(nèi)。
[0068]關(guān)于源極區(qū)域80的深度，設(shè)定為其底面不超過第I阱區(qū)域41的底面，其η型雜質(zhì)濃度設(shè)定為比第I阱區(qū)域41的P型雜質(zhì)濃度更高、并且在I X IO17CnT3?I X IO21CnT3的范圍內(nèi)。
[0069]關(guān)于場阻斷區(qū)域81，通過與源極區(qū)域80同樣的條件形成即可。
[0070]但是，也可以僅限漂移層21的最表面附近，為了提高M(jìn)OSFET的溝道區(qū)域中的導(dǎo)電性，使第I阱區(qū)域41以及第2阱區(qū)域42各自的P型雜質(zhì)濃度低于漂移層21的η型雜質(zhì)濃度。
[0071]第I阱接觸區(qū)域46以及第2阱接觸區(qū)域47分別在之間夾著歐姆電極71，為了得到第I阱區(qū)域41以及第2阱區(qū)域42和源極焊盤10的良好的電氣性接觸而設(shè)置，優(yōu)選設(shè)定為比第I阱區(qū)域41以及第2阱區(qū)域42的P型雜質(zhì)濃度更高的濃度的雜質(zhì)濃度。
[0072]另外，在對這些高濃度的雜質(zhì)進(jìn)行離子注入時(shí)，為了使第I阱接觸區(qū)域46以及第2阱接觸區(qū)域47成為低電阻化，優(yōu)選將半導(dǎo)體基板20加熱至150°C以上來進(jìn)行離子注入。
[0073]接下來，在Ar (氬)氣或者氮?dú)獾榷栊詺怏w環(huán)境中、或者真空中，在1500?2200°C的溫度范圍，以0.5?60分鐘的范圍的時(shí)間，進(jìn)行退火，使離子注入了的雜質(zhì)電氣地活性化。在進(jìn)行該退火時(shí)，也可以在用碳膜覆蓋了半導(dǎo)體基板20以及在形成于此的膜的狀態(tài)下進(jìn)行退火。通過用碳膜覆蓋來進(jìn)行退火，能夠防止由于退火時(shí)的裝置內(nèi)的殘留水分、殘留氧等而在碳化硅表面發(fā)生粗糙。
[0074]接下來，通過對如上所述離子注入了的漂移層21表面進(jìn)行犧牲氧化而形成熱氧化膜，并通過用氫氟酸去除該熱氧化膜，來去除離子注入了的漂移層21的表面變質(zhì)層而使清潔的面露出。
[0075]接下來，使用CVD法、光刻技術(shù)等，在與上述單元區(qū)域大致對應(yīng)的位置以外的區(qū)域中，形成膜厚為0.5?2μπι左右的二氧化硅膜(場絕緣膜31)。此時(shí)，在整個(gè)面形成了例如場絕緣膜31之后，通過光刻、蝕刻等去除與單元區(qū)域大致對應(yīng)的位置的場絕緣膜31即可。
[0076]接下來，在以單元區(qū)域?yàn)橹行牡幕钚詤^(qū)域，使用熱氧化法或者沉積法，形成厚度比場絕緣膜31小、例如厚度是場絕緣膜31的1/10左右的由二氧化硅膜構(gòu)成的柵絕緣膜30。
[0077]作為柵絕緣膜30的膜厚，是30nm以上300nm以下即可，更優(yōu)選為是50nm以上150nm以下即可。另外，該膜厚值依賴于以多大的柵極電壓以及柵極電場使MOSFET驅(qū)動(dòng)(進(jìn)行開關(guān)工作)，優(yōu)選作為柵極電場(對柵絕緣膜30施加的電場)為3MV/cm以下的大小即可。
[0078]接下來，如圖6 Ca)以及(b)所示，在柵絕緣膜30以及場絕緣膜31上，使用CVD法、光刻技術(shù)等，在規(guī)定的部位形成多晶硅材料的柵電極50。該柵電極中使用的多晶硅優(yōu)選包含P、B而成為低電阻。P、B既可以在多晶硅的成膜中導(dǎo)入，也可以在成膜之后通過離子注入法等導(dǎo)入。另外，柵電極50也可以是多晶硅和金屬的多層膜、或者多晶硅和金屬硅化物的多層膜。
[0079]另外，柵電極50的最外端面也可以配置為處于場絕緣膜31上。由此，能夠防止由于利用干法蝕刻處理的端面的過蝕刻而在端面露出的柵絕緣膜30的質(zhì)量劣化。
[0080]接下來，在柵電極50上，通過CVD法等沉積法形成由二氧化硅膜構(gòu)成的層間絕緣膜32。接下來，使用光刻技術(shù)以及干法蝕刻技術(shù)，去除成為源極接觸孔61以及阱接觸孔62的部位的層間絕緣膜32。
[0081]進(jìn)而，通過干法蝕刻掘入源極接觸孔61下的層(第I阱接觸區(qū)域46上及其周邊)。該工序既可以作為與層間絕緣膜32的蝕刻獨(dú)立的工序進(jìn)行，也可以原樣地使用相同的裝置以及相同的蝕刻氣體連續(xù)地進(jìn)行。如果作為獨(dú)立的工序進(jìn)行，則通過改變蝕刻氣體，能夠選擇分別最適合于層間絕緣膜32的蝕刻、源極接觸孔61下的層的蝕刻的蝕刻氣體、蝕刻條件，能夠期待削減蝕刻時(shí)間、提高再現(xiàn)性等。另一方面，在連續(xù)蝕刻的情況下，能夠削減向蝕刻裝置的搬入、搬出的時(shí)間。
[0082]關(guān)于干法蝕刻的量，優(yōu)選從半導(dǎo)體層的表層起深于5nm、且比源極區(qū)域80以及第I阱接觸區(qū)域46更淺。深于5nm的原因在于，在源極接觸孔61底面，形成了作為歐姆電極71的硅化物時(shí)，其硅化物表面成為比溝道部表面更深的位置。
[0083]一般，在硅化物形成中，需要IOnm以上的鎳的沉積、和之后的熱處理，但硅化物反應(yīng)成為沉積的鎳和其下面的層(碳化硅)攙混的反應(yīng)，所以鎳硅化物的表面位于從沉積前的碳化硅表面起高出所沉積的鎳的大致一半的膜厚量的位置。因此，優(yōu)選將接觸底的碳化硅預(yù)先蝕刻至比5nm更深。
[0084]優(yōu)選比源極區(qū)域80以及第I阱接觸區(qū)域46更淺的原因在于，防止接觸部的源極區(qū)域80以及第I阱接觸區(qū)域46消失而使接觸電阻變高。
[0085]接下來，進(jìn)行利用濺射法等的以Ni為主成分的金屬膜的形成，接下來，進(jìn)行600?1100°c的溫度的熱處理，使以Ni為主成分的金屬膜和碳化硅層反應(yīng)。然后，在碳化硅層與金屬膜之間形成硅化物。
[0086]接下來,通過利用硫酸、硝酸、鹽酸中的某一個(gè)、或者利用它們與過氧化氫水的混合液等的濕法蝕刻，來去除反應(yīng)形成的硅化物以外的層間絕緣膜32上殘留的金屬膜。如前所述，在源極接觸孔61內(nèi)形成的硅化物表面成為比溝道部的碳化硅表面(漂移層)更深的位置。
[0087]這樣，在源極接觸孔61以及阱接觸孔62內(nèi)形成的硅化物成為圖3以及圖4所示那樣的歐姆電極71，對源極區(qū)域80等η型的碳化硅區(qū)域、和第I阱區(qū)域41等P型的碳化硅區(qū)域這兩者進(jìn)行歐姆連接。
[0088]進(jìn)而，使用光刻技術(shù)以及干法蝕刻技術(shù)，去除成為柵極接觸孔64的部位的層間絕緣膜32。接下來，在半導(dǎo)體基板20的背面(第2主面)形成以Ni為主成分的金屬，進(jìn)而進(jìn)行熱處理，從而在半導(dǎo)體基板20的背側(cè)形成背面歐姆電極72。
[0089]之后，為了降低在源極接觸孔61以及阱接觸孔62內(nèi)形成的硅化物、和之后形成的金屬電極的接觸電阻，通過逆濺射蝕刻去除在硅化物上通過熱工序形成的氧化物(逆濺射蝕刻工序)。
[0090]此時(shí)，為了減輕對半導(dǎo)體裝置產(chǎn)生的損傷，將逆濺射蝕刻的每單位面積的投入能量、即全投入能量除以濺射電極面積而得到的值優(yōu)選為2W/cm2以下，更優(yōu)選為0.5ff/cm2以下。
[0091]之后，使壓縮應(yīng)力殘留的Ti沉積。此時(shí)，Ti不僅沉積于層間絕緣膜32的上表面，而且也一定沉積于層間絕緣膜32的側(cè)面。
[0092]關(guān)于在層間絕緣膜32的側(cè)面形成的膜厚，為了對層間絕緣膜32，在與半導(dǎo)體基板
20(碳化娃)的主面垂直的方向上施加充分的力，優(yōu)選為20nm以上。
[0093]作為在層間絕緣膜32的側(cè)面沉積的手法的一個(gè)例子，可以使用濺射法。在該情況下，為了使壓縮應(yīng)力在Ti中殘留，優(yōu)選濺射壓力低。其原因?yàn)?，如果濺射壓力高，則氣體混入Ti膜中，在從濺射裝置取出時(shí)產(chǎn)生脫氣以及膜的收縮，作為結(jié)果使Ti的壓縮應(yīng)力的殘留降低，進(jìn)而易于使拉伸應(yīng)力殘留。
[0094]圖7是在半導(dǎo)體基板上沉積了 Ti薄膜之后將根據(jù)該基板的翹曲求出的Ti薄膜的殘留應(yīng)力(MPa)針對濺射壓力(Pa)進(jìn)行了標(biāo)繪的圖。
[0095]如該圖7所示，可知在濺射壓力是1.2Pa以下的情況下，壓縮應(yīng)力殘留，得到有用的壓縮應(yīng)力殘留層90。
[0096]之后，通過指向性高的干法蝕刻，去除在層間絕緣膜32上表面、以及在源極接觸孔61底面沉積的Ti，使在層間絕緣膜32側(cè)面沉積的Ti的一部分殘存。
[0097]之后，在半導(dǎo)體基板20的表面，使成為源極焊盤10、柵極焊盤11、進(jìn)而柵極布線12的導(dǎo)電性材料沉積，通過光刻技術(shù)和蝕刻技術(shù)，分別加工為源極焊盤10、柵極焊盤11、柵極布線12的形狀。作為該導(dǎo)電性材料的一個(gè)例子，可以舉出導(dǎo)電性優(yōu)良且焊線容易的鋁。另夕卜，能夠針對源極焊盤直接進(jìn)行焊錫連接的鎳也適合。
[0098]最后，通過在基板背面的背面歐姆電極72上形成金屬膜來形成漏電極13，從而圖
3、圖4所示那樣的功率用半導(dǎo)體裝置完成。
[0099]另外，作為形成在層間絕緣膜32的側(cè)面中沉積的壓縮應(yīng)力殘留層90的材料，可以舉出Ti的例子，但只要具有壓縮應(yīng)力，則也可以是Ti以外的金屬材料。另外，在本實(shí)施方式中，由于不通過壓縮應(yīng)力殘留層90而實(shí)現(xiàn)源極焊盤10針對歐姆電極71的電氣的導(dǎo)通，所以壓縮應(yīng)力殘留層90的導(dǎo)電性不成問題。即，只要壓縮應(yīng)力殘留，則也可以是絕緣膜。
[0100]另外，作為在層間絕緣膜32的側(cè)面形成薄膜的沉積法，可以舉出濺射法的例子，但不限于此。只要是在層間絕緣膜32的側(cè)面形成薄膜的方法，則也可以是真空蒸鍍法、CVD法、電場鍍覆法等。
[0101]〈A-3.工作〉
[0102]圖11是通過對MOSFET的柵電極進(jìn)行-20V的電壓(負(fù)偏置)施加，并且在該狀態(tài)下反復(fù)測定閾值電壓而得到的閾值電壓隨時(shí)間變化的情形。
[0103]在該MOSFET中，作為成為源極焊盤10的電極材料，使用了通過濺射法而沉積的殘留42MPa的拉伸應(yīng)力的Al。[0104]如圖11所示，可知閾值電壓逐漸減少，在I小時(shí)之后從原來的特性變動(dòng)約-7V。這認(rèn)為是:在溝道部的柵絕緣膜中捕獲空穴，為了流過相同的漏電流而所需的柵極電壓變化了補(bǔ)償該空穴電荷的電壓量。
[0105]此處，關(guān)于在使用了碳化硅的MOSFET中，通過對柵電極施加負(fù)偏置，而產(chǎn)生約_7V這樣的顯著的閾值電壓的變動(dòng)的現(xiàn)象的報(bào)告，僅存在于
【發(fā)明者】們的調(diào)查中，其解決方法當(dāng)然也非顯而易見。
[0106]由于認(rèn)為這樣的閾值電壓的變化使搭載了半導(dǎo)體裝置的設(shè)備的工作紊亂，所以是極其深刻的問題。
[0107]為了抑制形成使這樣的閾值電壓產(chǎn)生變動(dòng)的捕獲能級，首先對其(即捕獲能級形成的)機(jī)制進(jìn)行說明。
[0108]在作為半導(dǎo)體層的漂移層21與柵絕緣膜30之間，例如，存在碳化硅和柵氧化膜材料的晶格不匹配所引起的變形。由于該晶格變形，與柵氧化膜接觸的碳化硅的原子間距離成為與本體(bulk)中的碳化硅的原子間距離不同的距離，由于該距離，形成與本體中的情況不同的能量能級。如果該新的能量能級形成于碳化硅的禁帶中，則作為界面態(tài)而作用。
[0109]界面態(tài)以一定的時(shí)間常數(shù)捕獲電荷，所以如果在溝道部中形成這樣的界面態(tài)，則產(chǎn)生前述閾值電壓的變動(dòng)。特別是碳化硅，相比于硅其帶隙更寬，在柵氧化膜與碳化硅的界面形成的能量能級作為界面態(tài)而作用的可能性高，所以界面中的晶格變形的控制變得重要。
[0110]另一方面，在比較了碳化硅的原子間距離、和一般作為柵氧化膜使用的例如二氧化硅的原子間距離的情況下，碳化硅的原子間距離大5.6%，所以在與二氧化硅接觸的碳化硅中殘留壓縮應(yīng)力。認(rèn)為二氧化硅附近的碳化硅(與二氧化硅接觸的碳化硅)，其原子間距離相比于本體中的情況在與半導(dǎo)體基板主面平行的方向上更窄，起因于此而形成了界面態(tài)。
[0111]因此，在本實(shí)施方式中，構(gòu)思出了在形成溝道的區(qū)域、柵絕緣膜30與第I阱區(qū)域41的界面、進(jìn)而柵絕緣膜30與源極區(qū)域80的界面中，在相互分離的方向上施加力。
[0112]通過使柵絕緣膜30、和與其接觸的半導(dǎo)體面在主面垂直方向上分離，在溝道部中，對原子間距離窄的半導(dǎo)體層施加的壓縮被緩和，半導(dǎo)體層接近具有原來的原子間距離的狀態(tài)。由此，捕獲能級減少，閾值電壓的變動(dòng)被抑制。
[0113]作為使柵絕緣膜30和半導(dǎo)體面分離的方法，提供首先使源極接觸孔61底面比漂移層21表層更掘入，進(jìn)而在源極接觸孔61的側(cè)面中形成壓縮應(yīng)力殘留層90的手法。通過這樣形成，在柵絕緣膜30和半導(dǎo)體面的接觸面的下層以及上層范圍配置壓縮應(yīng)力殘留層90，通過該殘留應(yīng)力，能夠使柵絕緣膜30和半導(dǎo)體面在主面垂直方向上分離。
[0114]為了證實(shí)該結(jié)構(gòu)的效果，進(jìn)行以下的驗(yàn)證。
[0115]首先，對3個(gè)樣本(樣本A?C)實(shí)施直至即將使源極焊盤10沉積之前的工序?yàn)橹?。另外，設(shè)為在形成源極接觸孔61時(shí)，將源極接觸孔61的底面的碳化硅通過干法蝕刻法蝕刻30nmo
[0116]之后，對樣本A通過濺射法，對樣本B通過真空蒸鍍法，分別沉積厚度3 μ m的Al。另一方面，對樣本C通過濺射法，沉積厚度50nm的Ti，之后通過濺射法層疊厚度3 μ m的Al。
[0117]接下來，通過光刻技術(shù)，將這些Al以及Ti分別加工為源極焊盤10、柵極焊盤11、柵極布線12的形狀。
[0118]最后，在半導(dǎo)體基板背面形成的背面歐姆電極72上形成金屬膜，從而形成漏電極13，完成 3 個(gè) M0SFET。
[0119]另外，在根據(jù)基板的翹曲分別計(jì)算了這些Al以及Ti的膜應(yīng)力時(shí)，可知在樣本A的Al中，殘留42MPa的拉伸應(yīng)力，在樣本B的Al中，殘留32MPa的壓縮應(yīng)力，在樣本C的Ti中，殘留180MPa的壓縮應(yīng)力。
[0120]使用這些M0SFET，與前述測定的情況同樣地，對柵電極進(jìn)行-20V的電壓施加，并且，反復(fù)進(jìn)行閾值電壓的測定。
[0121]其結(jié)果，如圖12所示，沉積了拉伸應(yīng)力殘留的Al的樣本A呈現(xiàn)7V這樣的顯著的閾值電壓的變動(dòng)，相對于此，沉積了 32MPa的壓縮應(yīng)力殘留的Al的樣本B呈現(xiàn)約2V的小的閾值電壓的變動(dòng)，在沉積了 ISOMPa的壓縮應(yīng)力殘留的Ti之后，通過濺射法形成了 Al的樣本C的閾值電壓的變動(dòng)被抑制為0.1V以下。
[0122]樣本B以及樣本C中的改善結(jié)果被認(rèn)為是基于在層間絕緣膜32的側(cè)面形成壓縮應(yīng)力殘留的材料而發(fā)揮了壓縮應(yīng)力。另外，根據(jù)這些結(jié)果可知，通過使32MPa以上的壓縮應(yīng)力殘留，能夠?qū)㈤撝惦妷旱淖儎?dòng)抑制為IV以下。
[0123]另外，此處以MOSFET為例子進(jìn)行了說明，但容易想象:即使在使用IGBT的情況下，由于主面?zhèn)鹊慕Y(jié)構(gòu)相同，所以也能夠期待同樣的效果。
[0124]另外，在本實(shí)施方式中的構(gòu)造圖中，示出了各接觸孔的側(cè)面、即層間絕緣膜32的側(cè)面(即源極接觸孔61的側(cè)面)相對半導(dǎo)體基板20的主面垂直，但無須一定垂直(90° )，而層間絕緣膜32的側(cè)面相對半導(dǎo)體基板20的主面具有10°以上的角度即可。
[0125]另外，在功率用半導(dǎo)體裝置中，有溫度傳感器用的電極、以及電流傳感器用的電極形成于功率用半導(dǎo)體裝置的一部分中的情況，但也可以在本實(shí)施方式中的功率用半導(dǎo)體裝置中形成這些電極。有無溫度傳感器用的電極以及電流傳感器用的電極不對本發(fā)明的半導(dǎo)體裝置的效果造成任何影響。
[0126]〈A-4.效果〉
[0127]根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，具備在半導(dǎo)體基板20上形成的漂移層
21、在漂移層21表層相互離開地形成的第I阱區(qū)域41、在漂移層21以及各第I阱區(qū)域41上跨越地形成的柵絕緣膜30、在柵絕緣膜30上選擇性地形成的柵電極50、貫通柵絕緣膜30而到達(dá)至各第I阱區(qū)域41內(nèi)部的源極接觸孔61、和在源極接觸孔61的至少側(cè)面形成的壓縮應(yīng)力殘留的壓縮應(yīng)力殘留層90，從而能夠緩和柵絕緣膜30 (二氧化硅)與半導(dǎo)體層之間的晶格不匹配，降低閾值電壓的變動(dòng)。
[0128]另外，認(rèn)為通過降低在半導(dǎo)體層與柵絕緣膜30的界面發(fā)生的界面捕獲能級，能夠緩和柵絕緣膜30 (二氧化硅)與半導(dǎo)體層之間的晶格不匹配。
[0129]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，還具備在各第I阱區(qū)域41表層選擇性地形成的第I導(dǎo)電類型的源極區(qū)域80，柵絕緣膜30在源極區(qū)域80上跨越地形成，源極接觸孔61到達(dá)至源極區(qū)域80內(nèi)部的距漂移層21表層的深度比5nm更深的深度，從而在柵絕緣膜30與半導(dǎo)體面的接觸面的下層以及上層范圍配置壓縮應(yīng)力殘留層90，通過其殘留應(yīng)力，能夠使柵絕緣膜30和半導(dǎo)體面在主面垂直方向上分離。
[0130]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，還具備在各第I阱區(qū)域41表層選擇性地形成、俯視時(shí)被源極區(qū)域80包圍的第2導(dǎo)電類型的第I阱接觸區(qū)域46，源極接觸孔61到達(dá)至第I阱接觸區(qū)域46內(nèi)部的距漂移層21表層的深度比5nm更深的深度，從而在柵絕緣膜30與半導(dǎo)體面的接觸面的下層以及上層范圍配置壓縮應(yīng)力殘留層90，通過其殘留應(yīng)力，能夠使柵絕緣膜30和半導(dǎo)體面在主面垂直方向上分離。
[0131]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，壓縮應(yīng)力殘留層90未形成于源極接觸孔61的底面，從而不通過壓縮應(yīng)力殘留層90而實(shí)現(xiàn)源極焊盤10對歐姆電極71的電氣的導(dǎo)通，所以壓縮應(yīng)力殘留層90的導(dǎo)電性不成問題，提高了選擇的自由度。
[0132]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，在壓縮應(yīng)力殘留層90中，32MPa以上的壓縮應(yīng)力殘留，從而能夠?qū)㈤撝惦妷旱淖儎?dòng)抑制為IV以下。
[0133]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置的制造方法中，具備以使源極區(qū)域80內(nèi)部的距漂移層21表層的深度到達(dá)至比5nm更深的深度的方式，對源極接觸孔61進(jìn)行蝕刻形成的工序，從而在柵絕緣膜30與半導(dǎo)體面的接觸面的下層以及上層范圍配置壓縮應(yīng)力殘留層90，通過其殘留應(yīng)力，能夠使柵絕緣膜30和半導(dǎo)體面在主面垂直方向分離。
[0134]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置的制造方法中，具備通過使用Ti的濺射法使壓縮應(yīng)力殘留層90沉積的工序，在該工序中，濺射壓力是1.2Pa以下，從而壓縮應(yīng)力殘留層90能夠使壓縮應(yīng)力適合地殘留，能夠抑制柵電極50中的閾值電壓的隨時(shí)間的變化。
[0135]〈B.實(shí)施方式2>
[0136]〈B-1.結(jié)構(gòu)〉
[0137]圖8 Ca)是示意地表示圖2的平面示意圖的A_A’部分的剖面的變形圖，圖8 (b)是示意地表示圖2的平面示意圖的B-B’部分的剖面的變形圖。
[0138]在本實(shí)施方式2中，針對除了層間絕緣膜32上表面以外的各接觸孔，形成壓縮應(yīng)力殘留的插塞91 (埋入布線)。插塞91形成至接觸孔的底面。
[0139]在通過插塞91得到接觸的情況下，無需在接觸孔內(nèi)配置在實(shí)施方式I中敘述那樣的各接觸孔側(cè)面的壓縮應(yīng)力殘留層和源極焊盤(金屬電極)這兩者。因?yàn)樵诓迦?1殘留壓縮應(yīng)力，所以針對更小的接觸孔，也能夠在接觸孔的側(cè)面、即層間絕緣膜32的側(cè)面形成殘留壓縮應(yīng)力的膜(或者層)。
[0140]<B-2.制造方法〉
[0141]以下敘述其制作方法。直至“為了降低在源極接觸孔61以及阱接觸孔62內(nèi)形成的硅化物、與之后形成的金屬電極的接觸電阻，通過逆濺射蝕刻去除在硅化物上通過熱工序形成的氧化物”的工序(逆濺射蝕刻工序)，與實(shí)施方式I相同。
[0142]之后，通過濺射法沉積壓縮應(yīng)力殘留的Ti。該Ti的厚度優(yōu)選為層間絕緣膜32的厚度的一半以上、更優(yōu)選為層間絕緣膜32的厚度以上。
[0143]之后,通過CMP(Chemical Mechanical Polishing,化學(xué)機(jī)械拋光),去除在層間絕緣膜32的上表面沉積的Ti。然后，形成插塞91。
[0144]之后，與實(shí)施方式I同樣地，在半導(dǎo)體基板20的表面，使成為源極焊盤101、柵極焊盤、進(jìn)而柵極布線103的導(dǎo)電性材料沉積，通過光刻技術(shù)和蝕刻技術(shù)，分別加工為源極焊盤101、柵極焊盤、柵極布線103的形狀。
[0145]最后，通過在基板背面的背面歐姆電極72上形成金屬膜，來形成漏電極13，完成圖8中示出了其剖面圖的功率用半導(dǎo)體裝置。
[0146]另外，該Ti的插塞91既可以形成于柵極接觸孔64內(nèi)，也可以不形成。
[0147]在柵極接觸孔64內(nèi)形成插塞91的情況下，能夠作為防止在柵極布線103與柵電極50之間發(fā)生的反應(yīng)的勢壘層而作用。
[0148]另一方面，在柵極接觸孔64內(nèi)不形成Ti的插塞91的情況下，柵極布線103和柵電極50直接接觸，從而得到低的接觸電阻。
[0149]它們能夠通過變更形成柵極接觸孔64的工序、和使Ti沉積的工序以及CMP加工的工序的順序來分開制作。即，為了在柵極接觸孔64內(nèi)形成Ti的插塞91，依照上述制作方法，以與源極接觸孔61以及阱接觸孔62同樣的方式形成即可。另一方面，為了在柵極接觸孔64中不形成Ti的插塞91，在形成柵極接觸孔64之前進(jìn)行使Ti沉積的工序以及CMP加工的工序即可。
[0150]〈B-3.效果〉
[0151]根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，發(fā)揮作為壓縮應(yīng)力殘留層的作用的插塞91形成于源極接觸孔61的底面，從而無需在接觸孔內(nèi)形成層疊構(gòu)造，針對更小的接觸孔，也能夠在接觸孔的側(cè)面、即層間絕緣膜32的側(cè)面形成殘留了壓縮應(yīng)力的膜(或者層)。
[0152]〈C.實(shí)施方式3>
[0153]〈C-1.結(jié)構(gòu)〉
[0154]圖9 Ca)是示意地表示圖2的平面示意圖的A_A’部分的剖面的變形圖，圖9 (b)是示意地表示圖2的平面示意圖的B-B’部分的剖面的變形圖。
[0155]在本實(shí)施方式3中，形成在各接觸孔的底面、接觸孔的側(cè)面即層間絕緣膜32的側(cè)面、以及層間絕緣膜32的上表面連續(xù)地形成的、壓縮應(yīng)力殘留的金屬電極層(單一層100)，使之發(fā)揮源極焊盤、柵極焊盤、柵極布線的作用。通過這樣形成，制作半導(dǎo)體裝置的工序數(shù)被削減，成本降低。
[0156]另外，還能夠成為在柵極接觸孔64中未形成單一層100的結(jié)構(gòu)。
[0157]〈C-2.制造方法〉
[0158]以下敘述其制作方法。直至“為了降低在源極接觸孔61以及阱接觸孔62內(nèi)形成的硅化物、與之后形成的金屬電極的接觸電阻，通過逆濺射蝕刻去除在硅化物上通過熱工序形成的氧化物”的工序(逆濺射蝕刻工序)，與實(shí)施方式I相同。
[0159]之后，通過濺射法沉積壓縮應(yīng)力殘留的Ti。此時(shí)，關(guān)于Ti，不僅沉積于層間絕緣膜32的上表面，而且也一定沉積于層間絕緣膜32的側(cè)面。關(guān)于在層間絕緣膜32的側(cè)面中形成的膜厚，為了施加充分的應(yīng)力，優(yōu)選為20nm以上。
[0160]之后，將Ti通過光刻技術(shù)和蝕刻技術(shù)加工為源極焊盤、柵極焊盤、柵極布線的各個(gè)形狀，形成單一層100。
[0161]最后，在基板背面的背面歐姆電極72上形成金屬膜，從而形成漏電極13，完成圖9中示出其剖面圖的功率用半導(dǎo)體裝置。
[0162]〈C-3.效果〉
[0163]根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，還具備覆蓋柵絕緣膜30以及柵電極50地形成的層間絕緣膜32，在層間絕緣膜32上表面也形成發(fā)揮壓縮應(yīng)力殘留層的作用的單一層100，從而制作半導(dǎo)體裝置的工序數(shù)被削減，成本降低。[0164]<D.實(shí)施方式4>
[0165]<D-1.結(jié)構(gòu)〉
[0166]圖10 (a)是示意地表示圖2的平面示意圖的A_A’部分的剖面的變形圖，圖10 (b)是示意地表示圖2的平面示意圖的B-B’部分的剖面的變形圖。
[0167]在本實(shí)施方式4中，形成了在各接觸孔的底面、接觸孔的側(cè)面即層間絕緣膜32的側(cè)面、以及層間絕緣膜32的上表面連續(xù)地形成的、壓縮應(yīng)力殘留的壓縮應(yīng)力殘留層92 (金屬電極)，進(jìn)而在其上，層疊不同的電極材料(源極焊盤102等的金屬材料)。
[0168]通過這樣形成，能夠分別選擇壓縮應(yīng)力殘留層92、和源極焊盤102、柵極焊盤、柵極布線104的每一個(gè)。
[0169]〈D-2.制造方法〉
[0170]以下敘述其制作方法。直至“為了降低在源極接觸孔61以及阱接觸孔62內(nèi)形成的硅化物、與之后形成的金屬電極的接觸電阻，通過逆濺射蝕刻去除在硅化物上通過熱工序形成的氧化物”的工序(逆濺射蝕刻工序)，與實(shí)施方式I相同。
[0171]之后，通過濺射法沉積壓縮應(yīng)力殘留的Ti。此時(shí)，關(guān)于Ti，不僅沉積于層間絕緣膜32的上表面，而且也一定沉積于層間絕緣膜32的側(cè)面。
[0172]關(guān)于在層間絕緣膜32的側(cè)面中形成的膜厚，為了針對層間絕緣膜32，在與半導(dǎo)體基板20的主面垂直的方向上施加充分的力，優(yōu)選為20nm以上。
[0173]之后，形成例如Al電極。關(guān)于Al電極，為了實(shí)現(xiàn)充分的強(qiáng)度的焊線，優(yōu)選具有I μ m以上的厚度。
[0174]之后，將Al電極以及Ti電極通過光刻技術(shù)和蝕刻技術(shù)分別加工為源極焊盤102、柵極焊盤、柵極布線104的形狀。
[0175]關(guān)于Al以及Ti，既可以通過同一圖案抗蝕劑進(jìn)行蝕刻，也可以形成各個(gè)抗蝕劑圖案而分別蝕刻。
[0176]最后，在基板背面的背面歐姆電極72上形成金屬膜，從而形成漏電極13，完成圖10中示出其剖面圖的功率用半導(dǎo)體裝置。
[0177]在利用同一圖案抗蝕劑進(jìn)行了蝕刻的情況下，在柵極接觸孔64內(nèi)形成Ti電極，能夠作為防止在柵極布線104與柵電極50之間發(fā)生的反應(yīng)的勢壘層而工作。
[0178]另外，關(guān)于該Ti，既可以在柵極接觸孔64內(nèi)形成，也可以不形成。
[0179]在柵極接觸孔64內(nèi)形成Ti的情況下，能夠作為防止在柵極布線104與柵電極50之間發(fā)生的反應(yīng)的勢壘層發(fā)揮功能。
[0180]另一方面，在柵極接觸孔64內(nèi)不形成Ti的情況下，柵極布線104和柵電極50直接接觸，從而得到低的接觸電阻。
[0181]根據(jù)上述制作方法，在柵極接觸孔64內(nèi)形成了 Ti的半導(dǎo)體裝置完成。另一方面，在沉積了 Ti之后，形成柵極接觸孔64內(nèi)的Ti露出的專用的抗蝕劑圖案，對Ti電極進(jìn)行蝕亥IJ，之后沉積Al，通過其他抗蝕劑圖案進(jìn)行蝕刻，從而在柵極接觸孔64內(nèi)不形成Ti的半導(dǎo)體裝置完成。
[0182]另外，通過作為電極材料使用拉伸應(yīng)力殘留的Al，還能夠降低在層間絕緣膜32的上層沉積的壓縮應(yīng)力殘留的Ti使半導(dǎo)體基板凸?fàn)畹芈N曲的效應(yīng)，由此能夠防止半導(dǎo)體基板的裂紋。[0183]<D-3.效果〉
[0184]根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，壓縮應(yīng)力殘留層92形成于源極接觸孔61的底面中，在壓縮應(yīng)力殘留層92上，層疊由與壓縮應(yīng)力殘留層92不同的電極材料形成的源極焊盤102，從而能夠分別選擇壓縮應(yīng)力殘留層92、和源極焊盤102、柵極焊盤、柵極布線104的每一個(gè)。
[0185]另外，根據(jù)本發(fā)明的實(shí)施方式，在半導(dǎo)體裝置中，源極焊盤102是拉伸應(yīng)力殘留的材料，從而還能夠降低在層間絕緣膜32的上層沉積的壓縮應(yīng)力殘留的壓縮應(yīng)力殘留層92使半導(dǎo)體基板凸?fàn)畹芈N曲的效應(yīng)，由此能夠防止半導(dǎo)體基板的裂紋。
[0186]在本發(fā)明的實(shí)施方式中，記載了各構(gòu)成要素的材質(zhì)、材料、實(shí)施的條件等，但這些僅為例示而不限于所記載的情況。
[0187]雖然詳細(xì)說明了本發(fā)明，但上述說明在所有方面中僅為示例，本發(fā)明不限于此。未例示的無數(shù)的變形例可理解為不脫離本發(fā)明的范圍而能夠想到。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其特征在于，具備: 第I導(dǎo)電類型的碳化硅半導(dǎo)體基板(20)； 第I導(dǎo)電類型的碳化硅漂移層(21)，形成于所述碳化硅半導(dǎo)體基板(20)上； 第2導(dǎo)電類型的第I阱區(qū)域(41)，在所述碳化硅漂移層(21)表層相互離開地形成而構(gòu)成多個(gè)元件單元； 柵絕緣膜(30)，至少在所述碳化硅漂移層(21)以及各所述第I阱區(qū)域(41)上跨越地形成； 柵電極(50)，選擇性地形成于所述柵絕緣膜(30)上； 源極接觸孔(61)，貫通所述柵絕緣膜(30)，到達(dá)至各所述第I阱區(qū)域(41)內(nèi)部；以及 壓縮應(yīng)力殘留層(90)，形成于所述源極接觸孔(61)的至少側(cè)面，且殘留壓縮應(yīng)力。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 還具備第I導(dǎo)電類型的源極區(qū)域(80)，該第I導(dǎo)電類型的源極區(qū)域(80)被選擇性地形成于各所述第I阱區(qū)域(41)表層， 所述柵絕緣膜(30)在所 述源極區(qū)域(80)上跨越地形成， 所述源極接觸孔(61)到達(dá)至所述源極區(qū)域(80 )內(nèi)部的距所述碳化硅漂移層(21)表層的深度深于5nm的深度。
3.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 還具備第2導(dǎo)電類型的阱接觸區(qū)域(46)，該第2導(dǎo)電類型的阱接觸區(qū)域(46)被選擇性地形成于各所述第I阱區(qū)域(41)表層，俯視時(shí)被所述源極區(qū)域(80)包圍， 所述源極接觸孔(61)到達(dá)至所述阱接觸區(qū)域(46 )內(nèi)部的距所述碳化硅漂移層(21)表層的深度深于5nm的深度。
4.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 所述壓縮應(yīng)力殘留層(91、92、100)形成于所述源極接觸孔(61)的底面。
5.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 還具備層間絕緣膜(32)，該層間絕緣膜(32)是覆蓋所述柵絕緣膜(30)以及所述柵電極(50)而形成的， 所述壓縮應(yīng)力殘留層(92、100)還形成于所述層間絕緣膜(32)上表面。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 所述壓縮應(yīng)力殘留層(92)形成于所述源極接觸孔(61)的底面， 在所述壓縮應(yīng)力殘留層(92)上，層疊了與所述壓縮應(yīng)力殘留層(92)不同的電極材料(102)。
7.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于，還具備: 單元區(qū)域，配置有多個(gè)所述元件單元；以及 第2導(dǎo)電類型的第2阱區(qū)域(42)，在所述碳化硅漂移層(21)表層中，俯視時(shí)包圍所述單元區(qū)域地形成， 所述柵絕緣膜(30)是在所述第2阱區(qū)域(42)上延伸地形成的。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于， 還具備場絕緣膜(31)，該場絕緣膜(31)是在所述碳化硅漂移層(21)上、俯視時(shí)包圍所述柵絕緣膜(30)而形成的，所述柵電極(50)是在所述場絕緣膜(31)上延伸地形成的， 該半導(dǎo)體裝置還具備柵極接觸孔(64)，該柵極接觸孔(64)到達(dá)所述場絕緣膜(31)上的所述柵電極(50)， 所述壓縮應(yīng)力殘留層(90)與在所述源極接觸孔(61)中形成的形態(tài)對應(yīng)地，在所述柵極接觸孔(64)中也被形成。
9.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 在所述壓縮應(yīng)力殘留層(90)中，殘留32MPa以上的壓縮應(yīng)力。
10.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 所述壓縮應(yīng)力殘留層(90)由包含Ti的I層以上的層疊膜構(gòu)成。
11.根據(jù)權(quán)利要求1或者2所述的半導(dǎo)體裝置，其特征在于， 所述壓縮應(yīng)力殘留層(90)由具備包含Al的層以及包含Ti的層的層疊膜構(gòu)成。
12.—種權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于， 具備以到達(dá)至所述源極區(qū)域(80)內(nèi)部的距所述碳化硅漂移層(21)表層的深度深于5nm的深度的方式蝕刻形成所述`源極接觸孔(61)的工序。
【文檔編號】H01L29/78GK103548145SQ201280024635
【公開日】2014年1月29日 申請日期:2012年3月7日 優(yōu)先權(quán)日:2011年6月23日
【發(fā)明者】日野史郎, 三浦成久, 古川彰彥, 中尾之泰, 渡邊友勝, 多留谷政良, 海老池勇史, 今泉昌之, 綾淳 申請人:三菱電機(jī)株式會社