半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明的半導(dǎo)體裝置包括由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層和與所述半導(dǎo)體層的表面相接的肖特基電極，所述半導(dǎo)體層包括形成所述半導(dǎo)體層的所述表面的漂移層和形成在所述漂移層的表層部、具有比所述漂移層高的電阻的高電阻層，所述高電阻層通過(guò)在從所述半導(dǎo)體層的所述表面注入雜質(zhì)離子之后進(jìn)行小于1500℃的退火處理而形成。
【專利說(shuō)明】半導(dǎo)體裝置及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具備由寬帶隙(wide band gap)半導(dǎo)體構(gòu)成的肖特基勢(shì)魚二極管(Schottky barrier diode)的半導(dǎo)體裝置及其制造方法。
【背景技術(shù)】
[0002]以往，電機(jī)控制系統(tǒng)、電力變換系統(tǒng)等主要在各種功率電子學(xué)領(lǐng)域中的系統(tǒng)中使用的半導(dǎo)體裝置(半導(dǎo)體功率器件)受到矚目。
[0003]例如，專利文獻(xiàn)I公開了采用SiC的肖特基勢(shì)壘二極管。專利文獻(xiàn)I的肖特基勢(shì)壘二極管包括:將(000 -1)面作為主面的η型4H — SiC大塊襯底(bulk substrate);生長(zhǎng)在大塊襯底的主面的η型的外延層(epitaxial layer);形成在外延層的表面((000 —I)面)，使外延層的表面部分地露出的氧化膜；以及形成在氧化膜的開口內(nèi)，對(duì)外延層進(jìn)行肖特基接合的肖特基電極。
[0004]現(xiàn)有技術(shù)文獻(xiàn) 專利文獻(xiàn)
專利文獻(xiàn)1:特開2005 — 79339號(hào)公報(bào)。

【發(fā)明內(nèi)容】

[0005]用于解決課題的方案
本發(fā)明的半導(dǎo)體裝置包括:由寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層；以及與所述半導(dǎo)體層的表面相接的肖特基電極，所述半導(dǎo)體層包括:形成所述半導(dǎo)體層的所述表面的漂移層(drift layer);以及形成在所述漂移層的表層部，具有比所述漂移層高的電阻的高電阻層，通過(guò)在從所述半導(dǎo)體層的所述表面注入雜質(zhì)離子后進(jìn)行小于1500°C的退火處理，從而形成所述高電阻層。
[0006]寬帶隙半導(dǎo)體與硅相比具有非常高的擊穿電壓。根據(jù)該性能，使用寬帶隙半導(dǎo)體的半導(dǎo)體裝置能發(fā)揮高的耐壓性能。這是因?yàn)?，寬帶隙半?dǎo)體與硅相比絕緣破壞電場(chǎng)強(qiáng)度非常高。因此，通過(guò)使用肖特基勢(shì)壘二極管構(gòu)造，從而能設(shè)計(jì)比較高的反向電壓的器件。
[0007]然而，當(dāng)在肖特基勢(shì)壘二極管施加高的反向電壓時(shí)，即使二極管不被擊穿(breakdown),也會(huì)在寬帶隙半導(dǎo)體施加高的電場(chǎng)。因此，當(dāng)以減低肖特基勢(shì)魚二極管的正向電壓的目的降低肖特基電極與寬帶隙半導(dǎo)體之間的肖特基勢(shì)壘的高度(勢(shì)壘高度(barrierheight))時(shí)，起因于寬帶隙半導(dǎo)體內(nèi)的強(qiáng)的電場(chǎng)強(qiáng)度，在施加反向電壓時(shí)越過(guò)該肖特基勢(shì)壘而流過(guò)的漏電流(反向漏電流)會(huì)增加。
[0008]根據(jù)防止反向漏電流的增加的觀點(diǎn)，在使用寬帶隙半導(dǎo)體的肖特基勢(shì)壘二極管中，需要使得不會(huì)施加高的反向電壓，進(jìn)而需要將勢(shì)壘高度提高到某種程度。其結(jié)果是，存在不能有效地利用即使對(duì)高的反向電壓也能防止擊穿的寬帶隙半導(dǎo)體的耐壓性能的問(wèn)題。
[0009]在此，本發(fā)明的發(fā)明人研究了施加反向電壓時(shí)的電場(chǎng)強(qiáng)度的分布。首先，當(dāng)在由未形成有高電阻層的寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體層施加反向電壓時(shí)，通常，電場(chǎng)強(qiáng)度隨著從半導(dǎo)體層的背面朝向表面而變強(qiáng)。該電場(chǎng)強(qiáng)度在半導(dǎo)體層的表面變得最大。
[0010]因此，在使肖特基電極在這樣的構(gòu)造的半導(dǎo)體層的表面進(jìn)行肖特基接合而降低了該肖特基電極與半導(dǎo)體層之間的肖特基勢(shì)壘的高度(勢(shì)壘高度)的肖特基勢(shì)壘二極管中，在半導(dǎo)體層的表面中的電場(chǎng)強(qiáng)度強(qiáng)。因此，在施加接近擊穿電壓的反向電壓時(shí)，減低越過(guò)該肖特基勢(shì)壘而流過(guò)的反向漏電流是困難的。
[0011]因此，根據(jù)本發(fā)明，在半導(dǎo)體層(漂移層)的表層部形成有高電阻層。由此，能減弱半導(dǎo)體層的表面中的電場(chǎng)強(qiáng)度。因?yàn)槭┘臃聪螂妷簳r(shí)的半導(dǎo)體層的表面中的電場(chǎng)強(qiáng)度弱，所以，即使降低與半導(dǎo)體層的表面相接的肖特基電極與半導(dǎo)體層之間的勢(shì)壘高度，也能減低反向漏電流。即，因?yàn)榧词故┘咏咏鼡舸╇妷旱姆聪螂妷阂材芸煽康販p低反向漏電流，所以，能充分地有效利用寬帶隙半導(dǎo)體的耐壓性能。此外，因?yàn)槟芙档蛣?shì)壘高度，所以能減低正向電壓。
[0012]進(jìn)而，因?yàn)橥ㄟ^(guò)在從半導(dǎo)體層的表面注入雜質(zhì)離子后進(jìn)行小于1500°C的退火處理而形成有高電阻層，所以，能減低退火處理時(shí)的寬帶隙半導(dǎo)體的升華量。其結(jié)果是，能抑制在半導(dǎo)體層的表面中產(chǎn)生梯束(step bunching),因此,能良好地維持半導(dǎo)體層的表面的平坦性。
[0013]另外，該小于1500°C的退火處理，意味著雖然通過(guò)注入的雜質(zhì)離子的碰撞使在寬帶隙半導(dǎo)體的晶體結(jié)構(gòu)中產(chǎn)生的缺陷恢復(fù)(晶體性恢復(fù))，但是不使注入的雜質(zhì)離子活化的程度的退火處理。
[0014]此外，在本發(fā)明中所謂肖特基電極，是包括在半導(dǎo)體層之間形成有肖特基勢(shì)壘的金屬電極、由具有與半導(dǎo)體層的帶隙不同的帶隙的異種半導(dǎo)體構(gòu)成、對(duì)半導(dǎo)體層進(jìn)行異質(zhì)結(jié)接合(利用帶隙差在半導(dǎo)體層之間形成電位勢(shì)壘的接合)的半導(dǎo)體電極的任一個(gè)的概念。以下，在這一項(xiàng)中，將肖特基接合和異質(zhì)結(jié)接合統(tǒng)稱為“肖特基接合”，將由肖特基勢(shì)壘和異質(zhì)結(jié)接合形成的電位勢(shì)壘(異質(zhì)結(jié)勢(shì)壘)統(tǒng)稱為“肖特基勢(shì)壘”，將金屬電極和半導(dǎo)體電極統(tǒng)稱為“肖特基電極”。
[0015]此外，優(yōu)選通過(guò)在所述高電阻層的退火處理后，在所述半導(dǎo)體層與所述肖特基電極之間施加反向的擊穿電壓以上的電壓，從而得到本發(fā)明的半導(dǎo)體裝置。
[0016]由此，能進(jìn)一步減低反向漏電流。
[0017]此外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選所述半導(dǎo)體層由SiC構(gòu)成，具有由Si面構(gòu)成的所述表面，在所述半導(dǎo)體層的由Si面構(gòu)成的所述表面不形成與位錯(cuò)缺陷匹配的凹坑(pit)。
[0018]此外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選所述半導(dǎo)體層的所述表面中的與所述肖特基電極的接合界面的表面粗糙度Rms為Inm以下。
[0019]此外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選所述半導(dǎo)體層的傾斜角為4°以下。
[0020]此外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選高電阻層的雜質(zhì)的活化率小于5%，優(yōu)選高電阻層的薄膜電阻為1ΜΩ/□以上。
[0021]此外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選在所述漂移層具有在施加反向電壓時(shí)施加第一電場(chǎng)的第一導(dǎo)電型的第一部分和施加相對(duì)于該第一電場(chǎng)相對(duì)高的第二電場(chǎng)的第一導(dǎo)電型的第二部分的情況下，所述肖特基電極包括在所述第一部分之間形成有第一肖特基勢(shì)壘的第一電極和在所述第二部分之間形成有相對(duì)于所述第一肖特基勢(shì)壘相對(duì)高的第二肖特基勢(shì)壘的第二電極。
[0022]在本發(fā)明中，雖然能通過(guò)高電阻層來(lái)抑制半導(dǎo)體層中的電場(chǎng)集中，但是，有時(shí)在漂移層存在像第一部分與第二部分的關(guān)系那樣相對(duì)地電場(chǎng)強(qiáng)度高的部分和低的部分。
[0023]因此，像上述的那樣，只要根據(jù)施加反向電壓時(shí)的半導(dǎo)體層的電場(chǎng)分布來(lái)適當(dāng)?shù)剡x擇肖特基電極，就能在施加反向電壓時(shí)施加相對(duì)高的第二電場(chǎng)的第二部分中通過(guò)比較高的第二肖特基勢(shì)壘來(lái)抑制反向漏電流越過(guò)該勢(shì)壘而流過(guò)的情況。另一方面，在施加相對(duì)低的第一電場(chǎng)的第一部分中，即使降低肖特基勢(shì)壘的高度，反向漏電流越過(guò)該肖特基勢(shì)壘的可能性也很少。因此，通過(guò)做成為比較低的第一肖特基勢(shì)壘，從而能在施加正向電壓時(shí)以低電壓優(yōu)先地流過(guò)電流。因此，通過(guò)該結(jié)構(gòu)，能高效地進(jìn)行反向漏電流及正向電壓的減低。
[0024]而且，優(yōu)選所述漂移層的所述第一部分例如形成在所述漂移層的所述表層部中的所述高電阻層的周緣部，所述漂移層的所述第二部分例如形成在所述漂移層的所述表層部中與所述周緣部相鄰的部分。
[0025]此外，在本發(fā)明的半導(dǎo)體裝置中，優(yōu)選在所述漂移層包括具有第一雜質(zhì)濃度的基極漂移層和形成在所述基極漂移層上、具有相對(duì)于所述第一雜質(zhì)濃度相對(duì)高的第二雜質(zhì)濃度的低電阻漂移層的情況下，所述高電阻層以其最深部位于所述低電阻漂移層的中間的方式形成，將所述半導(dǎo)體層的一部分作為單位單元進(jìn)行劃分。
[0026]在高電阻層中劃分的單位單元中，能流過(guò)電流的區(qū)域(電流路徑)被限制。因此，當(dāng)半導(dǎo)體層中的形成單位單元的部分的雜質(zhì)濃度低時(shí)，存在單位單元的電阻值變高的可能性。因此，像上述的那樣，通過(guò)以使最深部位于低電阻漂移層的中間的方式形成高電阻層，從而能以低電阻漂移層形成單位單元的全部或一部分。因此，在形成有該低電阻漂移層的部分中，即使電流路徑變窄，也能通過(guò)具有比較高的第二雜質(zhì)濃度的低電阻漂移層抑制電阻值的上升。其結(jié)果是，能謀求單位單元的低電阻化。
[0027]此外，關(guān)于所述基極漂移層的所述第一雜質(zhì)濃度，可以隨著從所述半導(dǎo)體層的背面朝向所述表面而減少。此外，關(guān)于所述低電阻漂移層的所述第二雜質(zhì)濃度，可以隨著從所述半導(dǎo)體層的背面朝向所述表面是恒定的，也可以隨著從所述半導(dǎo)體層的背面朝向所述表面而減少。
[0028]此外，優(yōu)選所述漂移層還包括表面漂移層，所述表面漂移層形成在所述低電阻漂移層上，具有相對(duì)于所述第二雜質(zhì)濃度相對(duì)低的第三雜質(zhì)濃度。
[0029]通過(guò)該結(jié)構(gòu)，能減小半導(dǎo)體層的表層部的雜質(zhì)濃度，因此，能減低在施加反向電壓時(shí)施加在半導(dǎo)體層的表層部的電場(chǎng)強(qiáng)度。其結(jié)果是，能進(jìn)一步減低反向漏電流。
[0030]此外,所述半導(dǎo)體層可以還包括SiC襯底和緩沖層(buffer layer),所述緩沖層形成在所述SiC襯底上，具有相對(duì)于所述第一雜質(zhì)濃度相對(duì)高的第四雜質(zhì)濃度。
[0031]此外，所述高電阻層可以包括呈帶(strip)狀形成的帶層，也可以包括呈晶格狀形成的晶格層。
[0032]此外，漂移層和高電阻層可以示出相互不同的導(dǎo)電型，也可以示出相互相同的導(dǎo)電型。作為具體的組合，可以是(漂移層:n型、高電阻層:p型)、(漂移層:p型、高電阻層:n型)、(漂移層和高電阻層全都是η型)以及(漂移層和高電阻層全都是P型)的任一種。
[0033]此外，優(yōu)選為了形成高電阻層而注入到半導(dǎo)體層的雜質(zhì)離子包含硼離子。
[0034]因?yàn)榕痣x子是比較輕的離子，所以，能簡(jiǎn)單地從半導(dǎo)體層的表面注入到深的位置。因此，能在相對(duì)于半導(dǎo)體層的表面淺的位置到深的位置的廣泛的范圍內(nèi)簡(jiǎn)單地控制高電阻層的深度。
[0035]此外，寬帶隙半導(dǎo)體(帶隙為2eV以上)例如是絕緣破壞電場(chǎng)比lMV/cm大的半導(dǎo)體，具體地說(shuō)，是SiC (例如，4H - SiC，絕緣破壞電場(chǎng)為大約2.8MV/cm,帶隙的寬度為大約
3.26eV)、GaN (絕緣破壞電場(chǎng)為大約3MV/cm，帶隙的寬度為大約3.42eV)、鉆石(絕緣破壞電場(chǎng)為大約8MV/cm，帶隙的寬度為大約5.47eV)等。
[0036]此外，本發(fā)明的半導(dǎo)體裝置的制造方法包括:形成由寬帶隙半導(dǎo)體構(gòu)成、包括形成其表面的漂移層的半導(dǎo)體層的工序；通過(guò)從所述半導(dǎo)體層的所述表面對(duì)所述漂移層選擇性地注入雜質(zhì)離子，從而在所述漂移層的表層部形成高濃度雜質(zhì)層的工序；通過(guò)在小于1500°C下對(duì)所述半導(dǎo)體層進(jìn)行退火處理，從而使所述高濃度雜質(zhì)層變質(zhì)為具有比所述漂移層高的電阻的高電阻層的工序；以及以與所述半導(dǎo)體層的所述表面相接的方式形成肖特基電極的工序。
[0037]通過(guò)該方法，能制造本發(fā)明的半導(dǎo)體裝置。即，根據(jù)由該方法制造的半導(dǎo)體裝置，能一邊減低反向漏電流，一邊降低勢(shì)壘高度而減低正向電壓。此外，還能良好地維持半導(dǎo)體層的表面的平坦性。
[0038]此外，在本發(fā)明的半導(dǎo)體裝置的制造方法中，優(yōu)選還包括在所述半導(dǎo)體層與所述肖特基電極之間施加反向的擊穿電壓以上的電壓的工序。
[0039]此外，在形成所述半導(dǎo)體層的工序?yàn)樾纬捎蒘iC構(gòu)成、具有由Si面構(gòu)成的所述表面的半導(dǎo)體層的工序的情況下，本發(fā)明的半導(dǎo)體裝置的制造方法優(yōu)選還包括通過(guò)將所述半導(dǎo)體層的所述表面暴露于O2等離子體，從而對(duì)形成有所述高濃度雜質(zhì)層的所述表面進(jìn)行第
一清潔處理的工序。
[0040]在由本發(fā)明的半導(dǎo)體裝置的制造方法得到的半導(dǎo)體裝置中，在為了形成高電阻層而注入雜質(zhì)離子時(shí)，半導(dǎo)體層的表面會(huì)受到損傷。因此，在注入離子后，需要進(jìn)行以變得光滑的方式對(duì)受到損傷的表面進(jìn)行改善的清潔處理。一般來(lái)說(shuō)，清潔處理通過(guò)對(duì)半導(dǎo)體層的表面進(jìn)行熱氧化而形成犧牲氧化膜、剝離該犧牲氧化膜而進(jìn)行。
[0041]然而，在接合有肖特基電極的器件面為Si面的情況下，在半導(dǎo)體層中，從與在厚度方向上傳播的貫通位錯(cuò)(位錯(cuò)缺陷)匹配的位置起首先對(duì)半導(dǎo)體層開始進(jìn)行氧化，進(jìn)而，存在該部分的熱氧化速度比其它部分快的氧化速度的各向異性。其結(jié)果是，在剝離了犧牲氧化膜之后的半導(dǎo)體層的表面(Si面)中，在與位錯(cuò)缺陷匹配的位置會(huì)形成凹坑(小的凹陷)，因此，存在不能使半導(dǎo)體層的表面平坦的問(wèn)題。此外，起因于注入了雜質(zhì)離子的區(qū)域(形成有高電阻層的區(qū)域)與該區(qū)域以外的區(qū)域的雜質(zhì)濃度之差，在這些區(qū)域之間氧化速度也不同，因此，還存在熱氧化后在這些區(qū)域之間產(chǎn)生臺(tái)階的問(wèn)題。
[0042]因此，根據(jù)本發(fā)明的一個(gè)實(shí)施方式的方法，通過(guò)O2等離子體的照射來(lái)進(jìn)行注入雜質(zhì)離子后的第一清潔處理。因此，能防止在第一清潔處理后的半導(dǎo)體層的表面中產(chǎn)生與位錯(cuò)缺陷匹配的凹坑。此外，還能防止在漂移層與高電阻層之間在半導(dǎo)體層的表面產(chǎn)生臺(tái)階。其結(jié)果是，能良好地維持半導(dǎo)體層的表面的平坦性，因此，能提高半導(dǎo)體層與肖特基電極的接合性。
[0043]此外，優(yōu)選本發(fā)明的半導(dǎo)體裝置的制造方法還包括:在所述半導(dǎo)體層的所述表面形成場(chǎng)絕緣膜的工序；通過(guò)蝕刻，在所述場(chǎng)絕緣膜形成使所述半導(dǎo)體層的所述表面露出的接觸孔(contact hole)的工序；以及通過(guò)將所述半導(dǎo)體層的所述表面暴露于O2等離子體，從而對(duì)在所述接觸孔露出的所述半導(dǎo)體層的所述表面進(jìn)行第二清潔處理的工序，形成所述肖特基電極的工序包括以與在所述接觸孔露出、進(jìn)行了所述第二清潔處理之后的所述半導(dǎo)體層的所述表面相接的方式形成所述肖特基電極的工序。
[0044]根據(jù)該方法，因?yàn)橥ㄟ^(guò)O2等離子體的照射對(duì)由于蝕刻而受到損傷的半導(dǎo)體層的表面進(jìn)行第二清潔處理，所以能防止在進(jìn)行第二清潔處理后的半導(dǎo)體層的表面中產(chǎn)生與位錯(cuò)缺陷匹配的凹坑。此外，能防止在漂移層與高電阻層之間，在半導(dǎo)體層的表面產(chǎn)生臺(tái)階。
[0045]此外，在本發(fā)明的半導(dǎo)體裝置的制造方法中，優(yōu)選形成所述高濃度雜質(zhì)層的工序包括對(duì)所述漂移層以IXlO14cnT2以上的劑量注入所述雜質(zhì)離子的工序。
[0046]通過(guò)該方法，能進(jìn)一步提高半導(dǎo)體裝置的耐壓。
[0047]此外，形成所述高濃度雜質(zhì)層的工序，可以包括通過(guò)使注入能量變化，從而從所述半導(dǎo)體層的所述表面到規(guī)定的深度經(jīng)多個(gè)階段注入所述雜質(zhì)離子的多階段注入工序，也可以包括從所述半導(dǎo)體層的所述表面對(duì)規(guī)定的深度的位置注入所述雜質(zhì)離子的一階段注入工序。
【專利附圖】

【附圖說(shuō)明】
[0048]圖1是本發(fā)明的一個(gè)實(shí)施方式的肖特基勢(shì)壘二極管的平面圖。
[0049]圖2是從圖1的剖面線A — A觀察的截面圖。
[0050]圖3是用于說(shuō)明外延層的位錯(cuò)缺陷的圖。
[0051]圖4是用于說(shuō)明產(chǎn)生凹坑的過(guò)程的圖。
[0052]圖5是無(wú)高電阻層的情況下的電場(chǎng)強(qiáng)度的分布圖(仿真數(shù)據(jù))。
[0053]圖6是有高電阻層的情況下的電場(chǎng)強(qiáng)度的分布圖(仿真數(shù)據(jù))。
[0054]圖7是肖特基勢(shì)壘二極管的試制品(無(wú)高電阻層)的截面圖。
[0055]圖8是肖特基勢(shì)壘二極管的試制品(有高電阻層)的截面圖。
[0056]圖9是示出所述肖特基勢(shì)壘二極管的反向漏電流與施加電壓的關(guān)系(施加擊穿電壓前)的曲線圖。
[0057]圖10是示出所述肖特基勢(shì)壘二極管的反向漏電流與施加電壓的關(guān)系(施加擊穿電壓后)的曲線圖。
[0058]圖11是未進(jìn)行退火處理的外延層的表面的截面外形。
[0059]圖12是在1450°C進(jìn)行退火處理的外延層的表面的截面外形。
[0060]圖13是在1600°C進(jìn)行退火處理的外延層的表面的截面外形。
[0061]圖14是示出肖特基勢(shì)壘二極管的正向電流與施加電壓的關(guān)系的曲線圖。
[0062]圖15是示出肖特基勢(shì)壘二極管的反向漏電流與施加電壓的關(guān)系的曲線圖。
[0063]圖16是放大了圖6所示的電場(chǎng)強(qiáng)度的分布圖的圖。
[0064]圖17是示出圖16的單位單元的表面中的各位置與電場(chǎng)強(qiáng)度的關(guān)系的曲線圖。
[0065]圖18是用于說(shuō)明所述襯底和所述外延層的雜質(zhì)濃度的圖。
[0066]圖19是表示4H - SiC的晶體結(jié)構(gòu)的單元晶格的示意圖。
[0067]圖20A是示出圖2的肖特基勢(shì)壘二極管的制造工序的一部分的圖。
[0068]圖20B是示出圖20A的下一個(gè)工序的圖。[0069]圖20C是示出圖20B的下一個(gè)工序的圖。
[0070]圖20D是示出圖20C的下一個(gè)工序的圖。
[0071]圖20E是示出圖20D的下一個(gè)工序的圖。
[0072]圖20F是示出圖20E的下一個(gè)工序的圖。
[0073]圖20G是示出圖20F的下一個(gè)工序的圖。
[0074]圖20H是示出圖20G的下一個(gè)工序的圖。
[0075]圖21是示出高電阻層的平面形狀的變形例的圖。
【具體實(shí)施方式】
[0076]以下，參照附圖詳細(xì)地說(shuō)明本發(fā)明的實(shí)施方式。
[0077]〈肖特基勢(shì)壘二極管的整體結(jié)構(gòu)〉
圖1是本發(fā)明的一個(gè)實(shí)施方式的肖特基勢(shì)壘二極管的平面圖。圖2是從圖1的剖面線A 一 A觀察的截面圖。
[0078]作為半導(dǎo)體裝置的肖特基勢(shì)壘二極管I是采用了 4H - SiC的肖特基勢(shì)壘二極管。4H - SiC是絕緣破壞電場(chǎng)為大約2.8MV/cm、帶隙的寬度為大約3.26eV的寬帶隙半導(dǎo)體。肖特基勢(shì)壘二極管I例如是俯視正方形的芯片狀，圖1的紙面中的上下左右方向的長(zhǎng)度分別是幾mm左右。
[0079]肖特基勢(shì)壘二極管I具備由作為半導(dǎo)體層的一個(gè)例子的η.型的SiC構(gòu)成的襯底2(SiC襯底)。襯底2的厚度例如是50μπι?600μπι。此外，優(yōu)選襯底2的傾斜角為4°以下。另外，作為η型雜質(zhì),例如能使用N (氮)、Ρ (磷)、As (砷)等。
[0080]在襯底2的背面3 ((000 - 1)C面)以覆蓋其整個(gè)區(qū)域的方式形成有作為歐姆電極的陰極電極4。陰極電極4由與η型的SiC進(jìn)行歐姆接觸的金屬(例如，Ti/Ni/Ag、Ti/Ni/Au/Ag)構(gòu)成。
[0081]在襯底2的表面5 ((0001) Si面)形成有由作為半導(dǎo)體層的一個(gè)例子的η型SiC構(gòu)成的外延層6。另外，襯底2的表面5也可以是Si面((0001)面)以外的面方位。
[0082]外延層6具有緩沖層7與3層構(gòu)造的漂移層從襯底2的表面5起以該順序?qū)盈B而形成的構(gòu)造。3層構(gòu)造的漂移層包括基極漂移層8、低電阻漂移層9以及表面漂移層10。緩沖層7形成外延層6的背面11 ((000 — DC面),與襯底2的表面5相接。另一方面，表面漂移層10形成外延層6的表面12 ((0001) Si面)。
[0083]外延層6的總厚度T例如是3μπι?ΙΟΟμπι。此外，緩沖層7的厚度&例如是0.1 μ m?I μ m。基極漂移層8的厚度t2例如是2 μ m?100 μ m。低電阻漂移層9的厚度t3例如是I μ m?3 μ m。表面漂移層10的厚度t4例如是0.2 μ m?0.5 μ m。
[0084]外延層6的表面12例如是表面粗糙度Rms為Inm以下,優(yōu)選為0.1nm?0.5nm的平坦面。表面粗糖度Rms (Root mean square:均方根)例如能基于用AFM (Atomic ForceMicroscope:原子力顯微鏡)對(duì)外延層6的表面12進(jìn)行攝影的實(shí)測(cè)值算出。S卩，外延層6的表面12是具有上述范圍的表面粗糙度Rms的平坦性優(yōu)良的面，未形成與外延層6的位錯(cuò)缺陷匹配的凹坑。
[0085]使用圖3和圖4對(duì)外延層6的位錯(cuò)缺陷和凹坑進(jìn)行說(shuō)明。如圖3所示，起因于襯底2與緩沖層7的晶格失配、熱膨脹系數(shù)的差等，在外延層6分布有從其背面11(襯底2的表面5)朝向表面12在厚度方向上傳播的貫通位錯(cuò)D (位錯(cuò)缺陷)。貫通位錯(cuò)D的密度例如是 IXlO2 ?5X IO4CnT2。
[0086]像本實(shí)施方式那樣，在外延層6的表面12為(0001) Si面的情況下，如圖4所示，當(dāng)對(duì)表面12進(jìn)行熱氧化而形成氧化膜時(shí)，從表面12中的與貫通位錯(cuò)D匹配的位置起首先開始氧化，進(jìn)而，該部分的氧化比其它部分快速進(jìn)行。即，存在氧化速度的各向異性。其結(jié)果是，在剝離了該氧化膜之后的外延層6的表面12中，與貫通位錯(cuò)D匹配的位置局部性地凹陷而形成凹坑。
[0087]在本實(shí)施方式中，像后述的那樣，不經(jīng)過(guò)如圖4所示的對(duì)表面12進(jìn)行熱氧化的過(guò)程而制作肖特基勢(shì)壘二極管I。因此，在得到的肖特基勢(shì)壘二極管I的外延層6的表面12，不存在與位錯(cuò)缺陷匹配的凹坑。
[0088]此外，在外延層6的表面12具有使外延層6的一部分作為活性區(qū)域13而露出的接觸孔14，形成有覆蓋包圍著該活性區(qū)域13的場(chǎng)區(qū)域15的場(chǎng)絕緣膜16。場(chǎng)絕緣膜16例如由SiO2 (氧化硅)構(gòu)成。此外，場(chǎng)絕緣膜16的厚度例如為0.5 μ m?3 μ m。
[0089]在活性區(qū)域13中，在外延層6的表面12側(cè)，從該表面12貫通表面漂移層10形成有最深部位于低電阻漂移層9的中間的高電阻層17。高電阻層17例如是帶狀。帶狀的高電阻層17通過(guò)沿肖特基勢(shì)壘二極管I的一組對(duì)邊的相向方向呈直線狀延伸的多個(gè)高電阻層17互相空開間隔平行地排列而形成?；ハ嘞噜彽母唠娮鑼?7的中央間的距離(單位單元18的間距P)例如是2μπι?20μπι。此外，各高電阻層17的深度D1 (從外延層6的表面12到高電阻層17的最深部的距離)例如是1000Α?10000Α。此外，與各高電阻層17的長(zhǎng)尺寸方向正交的寬度W1為0.1 μ m?10 μ m。另外，作為用于形成高電阻層17的雜質(zhì)，例如，能使用B (硼)、A1 (鋁)、Ar (氬)等。
[0090]由此，在外延層6呈帶狀形成有通過(guò)被互相相鄰的高電阻層17夾著而進(jìn)行劃分的單位單元18 (線單元)。在各單位單元18中，占據(jù)其大半?yún)^(qū)域的基極部由低電阻漂移層9形成，相對(duì)于基極部表面12側(cè)的表層部由表面漂移層10形成。
[0091]劃分單位單元18的高電阻層17是具有比各漂移層8?10高的電阻的層。例如，高電阻層17的薄膜電阻為1ΜΩ/ □以上。
[0092]在本實(shí)施方式中，例如，通過(guò)使以lX1017cm_3?5X102°cm_3的濃度含有的高電阻層17的雜質(zhì)的活化率小于5%，優(yōu)選為0%?0.1%，從而實(shí)現(xiàn)上述的范圍的薄膜電阻。另夕卜，所謂雜質(zhì)的活化率，表示相對(duì)于在肖特基勢(shì)壘二極管I的制造工序中注入到外延層6的雜質(zhì)離子的全部數(shù)量，進(jìn)行活化的雜質(zhì)離子的個(gè)數(shù)的比例。
[0093]在場(chǎng)絕緣膜16上形成有陽(yáng)極電極19。陽(yáng)極電極19具有作為肖特基電極的一個(gè)例子的肖特基金屬20與接點(diǎn)金屬(contact metal)21的2層構(gòu)造。肖特基金屬20在場(chǎng)絕緣膜16的接觸孔14內(nèi)與外延層6接合。接點(diǎn)金屬21與肖特基金屬20層疊。
[0094]肖特基金屬20包括作為第一電極的一個(gè)例子的第一金屬22和作為第二電極的一個(gè)例子的第二金屬23。第一金屬22形成在各單位單元18的表面。第二金屬23橫跨在相互相鄰的高電阻層17之間，覆蓋被這些高電阻層17夾著的單位單元18的表面的第一金屬22。
[0095]第一金屬22在各單位單元18的表面中的被互相相鄰的高電阻層17的周緣部24夾著的中央部25中沿高電阻層17的長(zhǎng)尺寸方向呈直線狀形成。[0096]第二金屬23以覆蓋活性區(qū)域13整體的方式形成，埋入到場(chǎng)絕緣膜16的接觸孔
14。第二金屬23與各單位單元18的表面中的周緣部24相接。此外，第二金屬23以從上方覆蓋場(chǎng)絕緣膜16中的接觸孔14的周緣部的方式向該接觸孔14的外側(cè)呈凸緣狀突出。即，場(chǎng)絕緣膜16的周緣部遍及全周從其上下兩側(cè)被外延層6 (表面漂移層10)和第二金屬23夾著。因此，外延層6中的肖特基接合的外周區(qū)域(即，場(chǎng)區(qū)域15的內(nèi)緣部)被由SiC構(gòu)成的場(chǎng)絕緣膜16的周緣部所覆蓋。
[0097]接點(diǎn)金屬21是在陽(yáng)極電極19中在肖特基勢(shì)壘二極管I的最表面露出、接合有接合線(bonding wire)等的部分。接點(diǎn)金屬21例如由Al (招)構(gòu)成。此外，接點(diǎn)金屬21與肖特基金屬20 (第二金屬23)同樣地，以從上方覆蓋場(chǎng)絕緣膜16中的接觸孔14的周緣部的方式，向該接觸孔14的外側(cè)呈凸緣狀突出。[0098]在場(chǎng)區(qū)域15中，在外延層6的表面12側(cè)形成有護(hù)圈(guard ring) 26。護(hù)圈26從外延層6的表面12貫通表面漂移層10，最深部位于低電阻漂移層9的中間。在俯視中，護(hù)圈26以橫跨場(chǎng)絕緣膜16的接觸孔14的內(nèi)外的方式(橫跨活性區(qū)域13和場(chǎng)區(qū)域15的方式)沿該接觸孔14的輪廓形成。因此，護(hù)圈26包括向接觸孔14的內(nèi)側(cè)突出的內(nèi)側(cè)部分28和向接觸孔14的外側(cè)突出的外側(cè)部分29。內(nèi)側(cè)部分28與接觸孔14內(nèi)的作為陽(yáng)極電極19(第二金屬23)的終端部的外緣部27相接。外側(cè)部分29夾著場(chǎng)絕緣膜16的周緣部與陽(yáng)極電極19 (第二金屬23)相向。
[0099]護(hù)圈26的內(nèi)側(cè)部分28的寬度W2是20 μ m~80 μ m，護(hù)圈26的外側(cè)部分29的寬度％是211111~20μπι。此外，護(hù)圈26的從外延層6的表面12起的深度D2例如是與高電阻層17相同的深度(例如，1000A~10000A)。
[0100]此外，護(hù)圈26與高電阻層17同樣地是具有比各漂移層8~10高的電阻的層。即，在護(hù)圈26中，薄膜電阻為1ΜΩ/ □以上，雜質(zhì)的活化率小于5% (優(yōu)選是0%~0.1%).[0101]在肖特基勢(shì)壘二極管I的最表面形成有例如由氮化硅(SiN)構(gòu)成的表面保護(hù)膜30。在表面保護(hù)膜30的中央部形成有使陽(yáng)極電極19 (接點(diǎn)金屬21)露出的開口 31。接合線等經(jīng)由該開口 31與接點(diǎn)金屬21接合。
[0102]在該肖特基勢(shì)壘二極管I中，能通過(guò)在陽(yáng)極電極19施加正電壓、在陰極電極4施加負(fù)電壓而設(shè)為正向偏置狀態(tài)，從而從陰極電極4向陽(yáng)極電極19經(jīng)由外延層6的活性區(qū)域13使電子(載流子)移動(dòng)而流過(guò)電流。
[0103]〈高電阻層的導(dǎo)入效果〉
參照?qǐng)D5~圖10，對(duì)通過(guò)在外延層6形成高電阻層17而減低反向漏電流和正向電壓的效果進(jìn)行說(shuō)明。
[0104]( I)電場(chǎng)強(qiáng)度的分布的分析
首先，通過(guò)仿真對(duì)在外延層施加反向電壓時(shí)的電場(chǎng)強(qiáng)度的分布進(jìn)行分析。將結(jié)果示于圖5和圖6。在圖5和圖6中,對(duì)與圖2所不的各部分相當(dāng)?shù)牟糠謽?biāo)注與這些各部分所標(biāo)注的附圖標(biāo)記相同的附圖標(biāo)記。
[0105]像以下那樣設(shè)計(jì)圖5和圖6的構(gòu)造。
[0106]η.型襯底 2:濃度=I X 1019cm_3、厚度=I μ m ;
n_型外延層6:濃度=I X 1016cm_3、厚度T = 5 μ m ;
高電阻層17:峰值濃度=lX102°cm_3、活化率I %、深度D1 = 3000A、寬度W1 = I μ m。[0107]然后，對(duì)在分別具有圖5和圖6的構(gòu)造的肖特基勢(shì)壘二極管I的陽(yáng)極一陰極間施加反向電壓(600V)時(shí)的外延層6內(nèi)的電場(chǎng)強(qiáng)度分布進(jìn)行仿真。作為仿真器，使用Synopsys社制的TCAD (產(chǎn)品名稱)。
[0108]如圖5所示，能確認(rèn)，在未形成高電阻層17的肖特基勢(shì)壘二極管中，隨著從外延層6的背面11朝向表面12，電場(chǎng)強(qiáng)度變強(qiáng)，在外延層6的表面12變得最大(1.5X106V/cm左右)。
[0109]與此相對(duì)地，如圖6所示，能確認(rèn)，在形成有高電阻層17的肖特基勢(shì)壘二極管中，通過(guò)形成高電阻層17構(gòu)造，在被互相相鄰的高電阻層17所夾著的部分(單位單元18)的周緣部24中的電場(chǎng)強(qiáng)度減弱。具體地說(shuō)，單位單元18的周緣部24的電場(chǎng)強(qiáng)度為0.5 X IO6V/cm?0.7X106V/cm左右，單位單元18的中央部25的電場(chǎng)強(qiáng)度為1.5X106V/cm左右。即，在圖6的肖特基勢(shì)壘二極管中，即使降低與外延層6的表面12 (單位單元18的表面)相接的陽(yáng)極電極19 (肖特基金屬20)與外延層6之間的勢(shì)壘高度，施加了與擊穿電壓接近的反向電壓時(shí)的單位單元18的周緣部24中的電場(chǎng)強(qiáng)度也弱。因此，能確認(rèn)，至少在周緣部24中，能減低越過(guò)勢(shì)壘高度的反向漏電流，因此，其結(jié)果是，能減低反向漏電流的絕對(duì)量。
[0110]根據(jù)以上，能確認(rèn)，在圖1和圖2的肖特基勢(shì)壘二極管I中，能一邊減低反向漏電流，一邊降低勢(shì)魚高度而減低正向電壓。
[0111](2)反向漏電流的分析
接著，實(shí)際制作肖特基勢(shì)壘二極管的試制品，通過(guò)使用該試制品來(lái)測(cè)定反向漏電流，從而分析反向漏電流的減低量。將試制品的構(gòu)造示于圖7和圖8，將漏電流的實(shí)測(cè)值示于圖9和圖10。在圖7和圖8中，對(duì)與圖2所示的各部分相當(dāng)?shù)牟糠謽?biāo)注與這些各部分所標(biāo)注的附圖標(biāo)記相同的附圖標(biāo)記。
[0112]像以下那樣制作圖7和圖8的試制品。
[0113]在n+型襯底2 (濃度=I X 1019cm_3、厚度=250 μ m、芯片尺寸=1.44mm角)上生長(zhǎng)rT型外延層6 (濃度=I X 1016cnT3、厚度T = 3.5 μ m)。接著,經(jīng)由呈規(guī)定的形狀進(jìn)行構(gòu)圖的硬膜(hard mask) (SiO2)從外延層6的表面12朝向內(nèi)部以注入能量=180keV、劑量=IX IO15CnT2注入硼(B)離子。此后，在1150°C對(duì)外延層6進(jìn)行30分鐘熱處理(退火處理)。由此，在外延層6的表層部同時(shí)形成高電阻層17 (深度D1 = 4500A、寬度W1 = Ιμπκ單位單元的間距P = 4μπκ只在圖8)和護(hù)圈26。然后，在外延層6的表面12形成場(chǎng)絕緣膜16(SiO2、厚度=15000Α),以露出1.2_角的活性區(qū)域13的方式進(jìn)行構(gòu)圖。接著，形成陽(yáng)極電極19。使陽(yáng)極電極19為如下的層疊構(gòu)造，即，從外延層6的表面12起依次為Ti/TiN/Al。在形成陽(yáng)極電極19后，在襯底2的背面3形成從該背面3起依次以Ti/Ni/Au/Ag的順序?qū)盈B的陰極電極4。
[0114]然后，測(cè)定在圖7和圖8各自的肖特基勢(shì)壘二極管的陽(yáng)極一陰極間施加OV?600V的反向電壓I時(shí)流過(guò)的漏電流。將結(jié)果示于圖9。
[0115]接著,在圖7和圖8各自的肖特基勢(shì)魚二極管的陽(yáng)極一陰極間施加IOmsec.反向的擊穿電壓(980V)。此后，與上述同樣地，測(cè)定在圖7和圖8各自的肖特基勢(shì)壘二極管的陽(yáng)極一陰極間施加OV?600V的反向電壓\時(shí)流過(guò)的漏電流。將結(jié)果示于圖10。
[0116]如圖9所示，能確認(rèn)，在未形成高電阻層17的肖特基勢(shì)壘二極管中，隨著從400V向600V提升電壓，漏電流會(huì)增加，在600V流過(guò)1X10_6A左右的漏電流。即使在肖特基勢(shì)壘二極管施加擊穿電壓，也如圖10所示，該漏電流的量基本未減低。
[0117] 與此相對(duì)地，在形成有高電阻層17的肖特基勢(shì)壘二極管中，如圖9所示，在400V附近的漏電流為與前者(“無(wú)高電阻層17”)的情況大致相同的大小(1X10_8A左右)。然而，能確認(rèn)，從400V向600V提升電壓的過(guò)程中的增加率比前者的情況低。其結(jié)果是，能將在600V的漏電流減低到1X10_7A左右。而且，在該肖特基勢(shì)壘二極管中，通過(guò)在陽(yáng)極一陰極間施加擊穿電壓，從而能大幅減低漏電流。例如，如圖10所示，能確認(rèn)，將在600V的漏電流減低到 0.5 X 10-7Α左右。
[0118]<表面平坦性以及表面平坦性與漏電流的關(guān)系的確認(rèn)>
接著，參照?qǐng)D11~圖13，說(shuō)明根據(jù)退火處理的溫度外延層6的表面12的平坦性如何變化。
[0119]首先，在n+型襯底2 (濃度=1父1019011_3、厚度=25(^111)上生長(zhǎng)11_型外延層6(濃度=lX1016cm_3、厚度T = 3.5μπι)。從該狀態(tài)不進(jìn)行退火處理，用原子力顯微鏡(AFM:Atomic Force Microscope)計(jì)測(cè)外延層6的表面12的凹凸?fàn)顟B(tài)。將對(duì)得到的AFM圖像的一部分進(jìn)行截面分析的曲線圖示于圖11。同樣地，在生長(zhǎng)外延層6后，還檢查了在1450°C進(jìn)行3分鐘退火處理時(shí)的表面12的凹凸?fàn)顟B(tài)以及在1600°C進(jìn)行3分鐘退火時(shí)的表面12的凹凸?fàn)顟B(tài)。將結(jié)果分別示于圖12和圖13。
[0120]如圖11和圖12所示，能確認(rèn)，無(wú)論是否對(duì)外延層6實(shí)施退火處理，只要處理溫度為1450°C (<1500°C)，就可維持表面12的平坦性(凹凸的振幅為±1.0nm以下=表面粗糙度Rms為Inm以下)。
[0121]另一方面，如圖13所示，能確認(rèn)，在1600°C (≥1500°C)進(jìn)行退火處理的外延層6中，會(huì)在表面12產(chǎn)生梯束，平坦性惡化(凹凸的振幅為±3.0nm以上=表面粗糙度Rms為3nm以上)。
[0122]接著，使用兩個(gè)在1450°C進(jìn)行3分鐘退火處理的作為試制品，對(duì)各自的外延層6的表面12進(jìn)行清潔處理。在一方的外延層6的表面12實(shí)施O2等離子體處理，在另一方的外延層6的表面12通過(guò)熱氧化形成犧牲氧化膜，此后，實(shí)施剝離該犧牲氧化膜的處理。然后，通過(guò)在各自的外延層6的表面12使Ti進(jìn)行肖特基接合(肖特基勢(shì)壘ΦΒΝ= 1.14eV)，從而制作肖特基勢(shì)壘二極管。
[0123]接著，分別測(cè)定在每個(gè)肖特基勢(shì)壘二極管的陽(yáng)極一陰極間施加OV~600V的正向電壓Vf和反向電壓I時(shí)流過(guò)的正向電流If和反向漏電流1-將結(jié)果示于圖14和圖15。
[0124]如圖14所示，能確認(rèn)，在作為外延層6的表面12的清潔處理而實(shí)施O2等離子體處理和利用犧牲氧化膜的處理的任一種的情況下，正向特性基本沒有差異。
[0125]另一方面，如圖15所示，能確認(rèn)，在實(shí)施了利用犧牲氧化膜的處理的肖特基勢(shì)壘二極管中，漏電流從100V附近開始增加，在600V流過(guò)I X 10_3A左右的漏電流。關(guān)于該漏電流，可認(rèn)為是因?yàn)樵谶M(jìn)行利用犧牲氧化膜的處理時(shí)，在外延層6的表面12形成與貫通位錯(cuò)匹配的凹坑而使表面的平坦性變壞的緣故。
[0126]與此相對(duì)地，能確認(rèn)，在實(shí)施了 O2等離子體處理的肖特基勢(shì)壘二極管中，雖然漏電流從400V附近開始增加，但是，在600V為1.0Χ10-6Α左右的非常低的值。
[0127]根據(jù)該圖15的結(jié)果和前述的圖9以及圖10的結(jié)果，能確認(rèn)，除了導(dǎo)入高電阻層17以外，只要通過(guò)O2等離子體處理來(lái)改善外延層6的表面12由于形成該高電阻層17時(shí)的離子注入而受到的損傷，良好地維持表面平坦性，就能進(jìn)一步減低漏電流。
[0128]<兩個(gè)肖特基電極(第一金屬和第二金屬)>
接著，參照?qǐng)D16和圖17，對(duì)通過(guò)設(shè)置兩個(gè)肖特基電極(第一金屬22和第二金屬23)而減低反向漏電流和正向電壓的效率化進(jìn)行說(shuō)明。
[0129]圖16是放大了圖6所示的電場(chǎng)強(qiáng)度的分布圖的圖，對(duì)肖特基勢(shì)壘二極管的高電阻層附近進(jìn)行放大而示出。圖17是示出圖16的單位單元的表面中的各位置與電場(chǎng)強(qiáng)度的關(guān)系的曲線圖。
[0130]像前述的那樣，在本實(shí)施方式的肖特基勢(shì)壘二極管I中，通過(guò)形成高電阻層17，從而能減弱單位單元18的周緣部24的電場(chǎng)強(qiáng)度。因此，雖然分布在單位單元18的表面12的電場(chǎng)強(qiáng)度作為絕對(duì)值并不導(dǎo)致反向漏電流的增加，但是，像單位單元18的中央部25與周緣部24的關(guān)系那樣，有時(shí)存在電場(chǎng)強(qiáng)度相對(duì)高的部分和低的部分。
[0131]具體地說(shuō)，如圖16和圖17所示，在作為半導(dǎo)體層的第一部分的一個(gè)例子的單位單元18的周緣部24分布有0.5X106V/cm?0.7X106V/cm的電場(chǎng)強(qiáng)度。另一方面，在作為半導(dǎo)體層的第二部分的一個(gè)例子的單位單元18的中央部25分布有1.5X106V/cm左右的電場(chǎng)強(qiáng)度。在施加反向電壓時(shí)的電場(chǎng)強(qiáng)度分布中，與單位單元18的周緣部24的電場(chǎng)強(qiáng)度(第一電場(chǎng))相比，單位單元18的中央部25的電場(chǎng)強(qiáng)度(第二電場(chǎng))變高。
[0132]因此，在施加相對(duì)高的電場(chǎng)的單位單元18的中央部25，使形成比較高的電位勢(shì)壘(例如，1.4eV)的Ni等作為第一金屬22進(jìn)行肖特基接合。另外，在電極為像多晶硅那樣的半導(dǎo)體電極的情況下，有時(shí)代替肖特基接合，進(jìn)行帶隙互相不同的半導(dǎo)體彼此的異質(zhì)結(jié)接合。
[0133]另一方面，在施加相對(duì)低的電場(chǎng)的單位單元18的周緣部24，使形成比較低的電位勢(shì)壘(例如，0.7eV)的鋁(Al)等作為第二金屬23進(jìn)行肖特基接合。
[0134]由此，在施加反向電壓時(shí)施加相對(duì)高的電場(chǎng)的單位單元18的中央部25中，能通過(guò)第一金屬22 (Ni)與外延層6之間的高的肖特基勢(shì)壘(第二肖特基勢(shì)壘)抑制反向漏電流。
[0135]另一方面，在施加相對(duì)低的電場(chǎng)的單位單元18的周緣部24中，即使降低第二金屬
23(鋁)與外延層6之間的肖特基勢(shì)壘的高度，反向漏電流越過(guò)該肖特基勢(shì)壘的可能性也很少。因此，通過(guò)設(shè)為低的肖特基勢(shì)壘(第一肖特基勢(shì)壘)，從而能在施加正向電壓時(shí)以低電壓優(yōu)先地流過(guò)電流。此外，通過(guò)省略接點(diǎn)金屬21,從而該第二金屬23能兼作接點(diǎn)金屬。
[0136]能確認(rèn)，像這樣，通過(guò)根據(jù)施加反向電壓時(shí)的單位單元18的電場(chǎng)強(qiáng)度的分布來(lái)適當(dāng)?shù)剡x擇陽(yáng)極電極19 (肖特基電極)，從而能高效地進(jìn)行反向漏電流和正向電壓的減低。
[0137]<外延層的雜質(zhì)濃度>
接著，參照?qǐng)D18，對(duì)襯底2和外延層6的雜質(zhì)濃度的大小進(jìn)行說(shuō)明。
[0138]圖18是用于說(shuō)明所述襯底和所述外延層的雜質(zhì)濃度的圖。
[0139]如圖18所示，襯底2和外延層6全都由含有η型雜質(zhì)的η型SiC構(gòu)成。它們的雜質(zhì)濃度的大小關(guān)系為，襯底2>緩沖層7>漂移層8?10。
[0140]襯底2的濃度例如沿其厚度方向?yàn)?Χ IO18?5X IO19CnT3，是恒定的。緩沖層7的濃度例如沿其厚度方向?yàn)镮XlO17?5X1018cm_3，是恒定的或沿表面濃度較低。
[0141]漂移層8?10的濃度以基極漂移層8、低電阻漂移層9以及表面漂移層10各自的界面為邊界，呈階梯性地變化。即，相對(duì)于各界面，在表面12側(cè)的層與背面11側(cè)的層之間存在濃度差。[0142]基極漂移層8的濃度例如沿其厚度方向?yàn)?X IO14?5X 1016cm_3，是恒定的。另外，基極漂移層8的濃度可以如圖18的虛線所示，隨著從外延層6的背面11朝向表面，從大約3 X IO1W3到大約5 X IO15CnT3連續(xù)地減少。
[0143]低電阻漂移層9的濃度比基極漂移層8的濃度高，例如，沿其厚度方向?yàn)?X IO15?5X 1017cm_3，是恒定的。另外，低電阻漂移層9的濃度可以如圖18的虛線所示，隨著從外延層6的背面11朝向表面，從大約3 X 1017cm_3到大約I X 1016cm_3連續(xù)地減少。
[0144]表面漂移層10的濃度比基極漂移層8以及低電阻漂移層9的濃度低，例如，沿其厚度方向?yàn)? X IO14?I X IO16CnT3,是恒定的。
[0145]如圖1和圖2所示，在用帶狀高電阻層17劃分的單位單元18 (線單元)中，能流過(guò)電流的區(qū)域(電流路徑)被高電阻層17的間距P的寬度所限制。因此，當(dāng)外延層6中的形成單位單元18的部分的雜質(zhì)濃度低時(shí)，存在單位單元18的電阻值變高的可能性。
[0146]因此，在本實(shí)施方式中，如圖18所示，使形成單位單元18的基極部的低電阻漂移層9的濃度比基極漂移層8高。由此，即使電流路徑被高電阻層17的間距寬度所限制，也能通過(guò)具有比較高的濃度的低電阻漂移層9抑制單位單元18的電阻值的上升。其結(jié)果是，能謀求單位單元18的低電阻化。
[0147]另一方面，在與肖特基金屬20相接的單位單元18的表層部，設(shè)置具有比較低的濃度的表面漂移層10。由此，在施加反向電壓時(shí)能減低施加在外延層6的表面12的電場(chǎng)強(qiáng)度。其結(jié)果是，能進(jìn)一步減低反向漏電流。
[0148]〈高電阻層與SiC晶體結(jié)構(gòu)的關(guān)系〉
接著，參照?qǐng)D19，對(duì)高電阻層與SiC晶體結(jié)構(gòu)的關(guān)系進(jìn)行說(shuō)明。
[0149]圖19是表示4H - SiC的晶體結(jié)構(gòu)的單元晶格的示意圖。
[0150]關(guān)于在本實(shí)施方式的肖特基勢(shì)壘二極管I使用的SiC，根據(jù)晶體結(jié)構(gòu)的不同，有3C — SiC、4H — SiC、6H — SiC 等種類。
[0151]其中,4H — SiC的晶體結(jié)構(gòu)能用六方晶系來(lái)近似,對(duì)于一個(gè)娃原子結(jié)合有四個(gè)碳原子。四個(gè)碳原子位于將硅原子配置在中央的正四面體的四個(gè)頂點(diǎn)。在這四個(gè)碳原子中，一個(gè)硅原子相對(duì)于碳原子位于[0001]軸方向上，其它三個(gè)碳原子相對(duì)于硅原子族原子位于[000 -1]軸側(cè)。
[0152][0001]軸和[000 -1]軸沿六棱柱的軸方向，以該[0001]軸為法線的面(六棱柱的頂面)為(0001)面(Si面)。另一方面，以[000 — I]軸為法線的面(六棱柱的下表面)為(000 -1)面(C 面)。
[0153]以[I 一 100]軸為法線的六棱柱的側(cè)面分別是(1- 100)面，通過(guò)不相鄰的一對(duì)棱線、以[11 — 20]軸為法線的面為(11 — 20)面。它們是相對(duì)于(0001)面和(000 — I)
面垂直的晶面。
[0154]而且，在本實(shí)施方式中，使用以(0001)面為主面的襯底2，在其上以(0001)面成為主面的方式生長(zhǎng)外延層6。此外，高電阻層17形成在該(0001)面的表層部。
[0155]〈肖特基勢(shì)壘二極管的制造方法〉
接著，參照?qǐng)D20A?圖20H，對(duì)圖2的肖特基勢(shì)壘二極管的制造方法進(jìn)行說(shuō)明。
[0156]首先，如圖20A所示，在襯底2上使緩沖層7、基極漂移層8、低電阻漂移層9以及表面漂移層10按此順序進(jìn)行外延生長(zhǎng)。[0157]接著,如圖20B所示,例如通過(guò)CVD(Chemical Vapor Deposition:化學(xué)氣相沉積)法在外延層6的表面12 ((0001) Si面)形成由SiO2構(gòu)成的硬膜32。優(yōu)選硬膜32的厚度為1.5μηι?3μηι。接下來(lái),利用眾所周知的照相平板(photolithography)技術(shù)和蝕刻技術(shù)對(duì)硬膜32進(jìn)行構(gòu)圖。接著，經(jīng)由該硬膜32朝向外延層6的表面12以30keV?800keV的范圍的注入能量從表面12對(duì)1.1 μ m的深度D1的位置選擇性地注入(一階段注入)雜質(zhì)(硼離子)。雜質(zhì)的劑量為IXlO14cnT2以上。由此，在外延層6的表層部形成硼離子呈高濃度地選擇性地注入的高濃度雜質(zhì)層35。另外，作為在注入離子時(shí)覆蓋表面12的掩模，也可以代替硬膜32使用光致抗蝕劑(photoresist)。
[0158]接著，如圖20C所示，剝離硬膜32，通過(guò)將外延層6暴露于O2等離子體，從而對(duì)表面12進(jìn)行O2等離子體處理。由此，對(duì)在為了形成高濃度雜質(zhì)層35而注入離子時(shí)受到損傷的表面12進(jìn)行清潔處理(第一清潔處理)。
[0159]接著，如圖20D所示，在小于1500°C的溫度，優(yōu)選在1100°C?1400°C的溫度對(duì)外延層6進(jìn)行退火處理。由此，使高濃度雜質(zhì)層35變質(zhì)為高電阻層17，形成帶狀的高電阻層
17。在這樣的硼離子的離子注入法中，因?yàn)榕痣x子是比較輕的離子，所以能從表面12簡(jiǎn)單地注入到深的位置。因此，能相對(duì)于外延層6的表面12在從淺的位置到深的位置的廣泛的范圍簡(jiǎn)單地控制高電阻層17的深度Dp
[0160]接著，如圖20E所示，例如，利用CVD法在外延層6的表面12形成由SiO2構(gòu)成的場(chǎng)絕緣膜16。然后，通過(guò)對(duì)場(chǎng)絕緣膜16選擇性地進(jìn)行干式蝕刻，從而形成使外延層6的表面12選擇性地露出的接觸孔14。
[0161]接著，如圖20F所示，通過(guò)將外延層6暴露于O2等離子體，從而對(duì)在接觸孔14露出的表面12進(jìn)行O2等離子體處理。由此，對(duì)在為了形成接觸孔14而進(jìn)行干式蝕刻時(shí)受到損傷的表面12進(jìn)行清潔處理(第二清潔處理)。
[0162]此后，如圖20G所示，以與進(jìn)行清潔處理的表面12相接的方式形成陽(yáng)極電極19，在形成表面保護(hù)膜30以及陰極電極4等之后，如圖20H所示，在陽(yáng)極電極19與陰極電極4之間施加10msec.反向的擊穿電壓。
[0163]經(jīng)過(guò)以上的工序，得到圖2的肖特基勢(shì)壘二極管I。
[0164]以上，雖然對(duì)本發(fā)明的實(shí)施方式進(jìn)行了說(shuō)明，但是本發(fā)明也能以其它方式實(shí)施。
[0165]例如，也可以采用使前述的肖特基勢(shì)壘二極管I的各半導(dǎo)體部分的導(dǎo)電型反轉(zhuǎn)的結(jié)構(gòu)。例如，在肖特基勢(shì)壘二極管I中，也可以使P型的部分為η型，η型的部分為P型。
[0166]此外，外延層6和高電阻層17可以示出互相不同的導(dǎo)電型，也可以示出互相相同的導(dǎo)電型。作為具體的組合，可以是(外延層6:η型、高電阻層17:ρ型)、(外延層6:ρ型、高電阻層17:η型)、(外延層6和高電阻層17全都是η型)以及(外延層6和高電阻層17全都是P型)的任一種。
[0167]此外，高電阻層17也可以通過(guò)以下方式形成，S卩，通過(guò)朝向外延層6的表面12使注入能量在30keV?IOOOkeV的范圍變化，從而從表面12到0.1 μ m?1.2 μ m的深度D1經(jīng)多個(gè)階段注入(多階段注入)雜質(zhì)(硼離子)。
[0168]此外，在前述的制造方法中，也可以省略圖20C和圖20F所示的將外延層6暴露于O2等離子體的工序的兩方或一方。
[0169]此外，外延層6不限于由SiC構(gòu)成的層，也可以是SiC以外的寬帶隙半導(dǎo)體，例如絕緣破壞電場(chǎng)比lMV/cm大的半導(dǎo)體，具體地說(shuō)，可以是GaN (絕緣破壞電場(chǎng)為大約3MV/cm，帶隙的寬度為大約3.42eV)、鉆石(絕緣破壞電場(chǎng)為大約8MV/cm，帶隙的寬度為大約
5.47eV)等。
[0170]此外，高電阻層的平面形狀無(wú)需是帶狀，例如，可以是如圖21所示的晶格狀的高電阻層33，也可以與帶狀的高電阻層17進(jìn)行并用。在形成有高電阻層33的情況下，單位單元34呈長(zhǎng)方體形狀形成在晶格狀的高電阻層33的各窗部分。
[0171]此外，作為肖特基金屬，例如，除了前述的鈦(Ti)、Ni (鎳)、鋁以外，例如，能通過(guò)使用多晶硅、鑰(Mo)、鈦(Ti)等，從而相對(duì)于外延層6進(jìn)行肖特基接合(異質(zhì)結(jié)接合)。例如，作為圖14和圖15所示的測(cè)定用的肖特基勢(shì)壘二極管的肖特基金屬，能代替Ti而使用多晶硅。此外，作為圖16和圖17所示的測(cè)定用的肖特基勢(shì)壘二極管的第一金屬22，能代替Ni而使用P型多晶硅。
[0172]本發(fā)明的半導(dǎo)體裝置(半導(dǎo)體功率器件)例如能嵌入到在構(gòu)成用于驅(qū)動(dòng)作為電動(dòng)汽車(包括混合動(dòng)力車)、電車、產(chǎn)業(yè)用機(jī)器人等的動(dòng)力源而被利用的電動(dòng)電機(jī)的驅(qū)動(dòng)電路的逆變器電路中使用的電源模塊(power module)ο此外,還能嵌入到在以與商用電源的電力匹配的方式對(duì)太陽(yáng)能電池、風(fēng)力發(fā)電機(jī)及其它發(fā)電裝置(特別是家用發(fā)電裝置)所產(chǎn)生的電力進(jìn)行變換的逆變器電路中使用的電源模塊。
[0173]本發(fā)明的實(shí)施方式不過(guò)是為了使本發(fā)明的技術(shù)內(nèi)容清楚而使用的具體例子，本發(fā)明不應(yīng)限定于這些具體例子進(jìn)行解釋，本發(fā)明的精神及范圍只由附加的權(quán)利要求書所限定。
[0174]此外，在本發(fā)明的各實(shí)施方式中表示的構(gòu)成要素能在本發(fā)明的范圍進(jìn)行組合。
[0175]本申請(qǐng)與2011年5月18日向日本國(guó)專利廳提出的特愿2011 — 111129號(hào)以及2011年6月22日向日本國(guó)專利廳提出的特愿2011 — 138400號(hào)對(duì)應(yīng)，這些申請(qǐng)的全部公開，通過(guò)引用而被編入于此。
[0176]附圖標(biāo)記說(shuō)明
1:肖特基勢(shì)壘二極管；
2:襯底；
6:外延層；
7:緩沖層；
8:基極漂移層；
9:低電阻漂移層；
10:表面漂移層；
11:(外延層的)背面；
12:(外延層的)表面；
14:接觸孔；
16:場(chǎng)絕緣膜；
17:高電阻層；
18:單位單元；
19:陽(yáng)極電極；
20:肖特基金屬；22:第一金屬；
23:第二金屬；
24:(單位單元的)周緣部；
25:(單位單元的)中央部；
33:高電阻層；
34:單位單元；
35:高濃度雜質(zhì)層。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，包括: 半導(dǎo)體層，由寬帶隙半導(dǎo)體構(gòu)成；以及 肖特基電極，與所述半導(dǎo)體層的表面相接， 所述半導(dǎo)體層包括: 漂移層，形成所述半導(dǎo)體層的所述表面；以及 高電阻層，形成在所述漂移層的表層部，具有比所述漂移層高的電阻， 所述高電阻層通過(guò)在從所述半導(dǎo)體層的所述表面注入雜質(zhì)離子之后進(jìn)行小于1500°c的退火處理而形成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體裝置通過(guò)在所述高電阻層的退火處理后在所述半導(dǎo)體層與所述肖特基電極之間施加反向的擊穿電壓以上的電壓而得到。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層由SiC構(gòu)成，具有由Si面構(gòu)成的所述表面， 在所述半導(dǎo)體層的由Si面構(gòu)成的所述表面未形成與位錯(cuò)缺陷匹配的凹坑。
4.根據(jù)權(quán)利要求1~3的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層的所述表面中的與所述肖特基電極的接合界面的表面粗糙度Rms為Inm以下。
5.根據(jù)權(quán)利要求1~4的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層的傾斜角為4°以下。
6.根據(jù)權(quán)利要求1~5的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述高電阻層的雜質(zhì)的活化率小于5%。
7.根據(jù)權(quán)利要求1~6的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述高電阻層的薄膜電阻為1ΜΩ/□以上。
8.根據(jù)權(quán)利要求1~7的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述漂移層具有: 第一導(dǎo)電型的第一部分，在施加反向電壓時(shí)施加第一電場(chǎng)；以及 第一導(dǎo)電型的第二部分，施加相對(duì)于該第一電場(chǎng)相對(duì)高的第二電場(chǎng)， 所述肖特基電極包括: 第一電極，在所述第一部分之間形成第一肖特基勢(shì)壘；以及 第二電極，在所述第二部分之間形成相對(duì)于所述第一肖特基勢(shì)壘相對(duì)高的第二肖特基勢(shì)壘。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中， 所述漂移層的所述第一部分形成在所述漂移層的所述表層部中的所述高電阻層的周緣部， 所述漂移層的所述第二部分形成在所述漂移層的所述表層部中與所述周緣部相鄰的部分。
10.根據(jù)權(quán)利要求1~9的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述漂移層包括: 基極漂移層，具有第一雜質(zhì)濃度；以及低電阻漂移層，形成在所述基極漂移層上，具有相對(duì)于所述第一雜質(zhì)濃度相對(duì)高的第二雜質(zhì)濃度， 所述高電阻層以其最深部位于所述低電阻漂移層的中間的方式形成，將所述半導(dǎo)體層的一部分作為單位單元進(jìn)行劃分。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中， 所述基極漂移層的所述第一雜質(zhì)濃度隨著從所述半導(dǎo)體層的背面朝向所述表面而減少。
12.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體裝置，其中， 所述低電阻漂移層的所述第二雜質(zhì)濃度隨著從所述半導(dǎo)體層的背面朝向所述表面是恒定的。
13.根據(jù)權(quán)利要求10或11所述的半導(dǎo)體裝置，其中， 所述低電阻漂移層的所述第二雜質(zhì)濃度隨著從所述半導(dǎo)體層的背面朝向所述表面而減少。
14.根據(jù)權(quán)利要求10~13的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述漂移層還包括表面漂移層，形成在所述低電阻漂移層上，具有相對(duì)于所述第二雜質(zhì)濃度相對(duì)低的第三雜質(zhì)濃度，形成所述半導(dǎo)體層的所述表面。
15.根據(jù)權(quán)利要求10~14的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層還包括: SiC襯底；以及 緩沖層，形成在所述SiC襯底上，具有相對(duì)于所述第一雜質(zhì)濃度相對(duì)高的第四雜質(zhì)濃度。
16.根據(jù)權(quán)利要求1~15的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述高電阻層包括呈帶狀形成的帶層。
17.根據(jù)權(quán)利要求1~16的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述高電阻層包括呈晶格狀形成的晶格層。
18.根據(jù)權(quán)利要求1~17的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述漂移層和所述高電阻層示出互相不同的導(dǎo)電型。
19.根據(jù)權(quán)利要求1~17的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述漂移層和所述高電阻層示出互相相同的導(dǎo)電型。
20.根據(jù)權(quán)利要求1~19的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 為了形成所述高電阻層而注入到所述半導(dǎo)體層的所述雜質(zhì)離子包含硼離子。
21.根據(jù)權(quán)利要求1~20的任一項(xiàng)所述的半導(dǎo)體裝置，其中， 所述寬帶隙半導(dǎo)體的絕緣破壞電場(chǎng)比lMV/cm大。
22.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其中， 所述半導(dǎo)體層由SiC、GaN或鉆石構(gòu)成。
23.一種半導(dǎo)體裝置的制造方法，包括: 形成由寬帶隙半導(dǎo)體構(gòu)成、包括形成其表面的漂移層的半導(dǎo)體層的工序； 通過(guò)從所述半導(dǎo)體層的所述表面對(duì)所述漂移層選擇性地注入雜質(zhì)離子，從而在所述漂移層的表層部形成高濃度雜質(zhì)層的工序；通過(guò)在小于1500°C對(duì)所述半導(dǎo)體層進(jìn)行退火處理，從而使所述高濃度雜質(zhì)層變質(zhì)為具有比所述漂移層高的電阻的高電阻層的工序；以及 以與所述半導(dǎo)體層的所述表面相接的方式形成肖特基電極的工序。
24.根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置的制造方法，其中， 所述半導(dǎo)體裝置的制造方法還包括在所述半導(dǎo)體層與所述肖特基電極之間施加反向的擊穿電壓以上的電壓的工序。
25.根據(jù)權(quán)利要求23或24所述的半導(dǎo)體裝置的制造方法，其中， 形成所述半導(dǎo)體層的工序是形成由SiC構(gòu)成、具有由Si面構(gòu)成的所述表面的半導(dǎo)體層的工序， 所述半導(dǎo)體裝置的制造方法還包括通過(guò)將所述半導(dǎo)體層的所述表面暴露于O2等離子體，從而對(duì)形成有所述高濃度雜質(zhì)層的所述表面進(jìn)行第一清潔處理的工序。
26.根據(jù)權(quán)利要求23~25的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中，所述半導(dǎo)體裝置的制造方法還包括: 在所述半導(dǎo)體層的所述表面形成場(chǎng)絕緣膜的工序； 通過(guò)蝕刻，在所述場(chǎng)絕緣膜形成使所述半導(dǎo)體層的所述表面露出的接觸孔的工序；以及 通過(guò)將所述半導(dǎo)體層的所述表面暴露于O2等離子體，從而對(duì)在所述接觸孔露出的所述半導(dǎo)體層的所述表面進(jìn)行第二清潔處理的工序， 形成所述肖特基電極的工序包括以與露出在所述接觸孔、進(jìn)行所述第二清潔處理之后的所述半導(dǎo)體層的所述表面相接的方式形成所述肖特基電極的工序。
27.根據(jù)權(quán)利要求23~26的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中， 形成所述高濃度雜質(zhì)層的工序包括對(duì)所述漂移層以IXlO14cnT2以上的劑量注入所述雜質(zhì)離子的工序。
28.根據(jù)權(quán)利要求23~27的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中， 形成所述高濃度雜質(zhì)層的工序包括多階段注入工序，通過(guò)使注入能量變化，從而從所述半導(dǎo)體層的所述表面到規(guī)定的深度為止經(jīng)多個(gè)階段注入所述雜質(zhì)離子。
29.根據(jù)權(quán)利要求23~27的任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其中， 形成所述高濃度雜質(zhì)層的工序包括一階段注入工序，從所述半導(dǎo)體層的所述表面對(duì)規(guī)定的深度的位置注入所述雜質(zhì)離子。
【文檔編號(hào)】H01L21/329GK103534810SQ201280023978
【公開日】2014年1月22日 申請(qǐng)日期:2012年5月16日 優(yōu)先權(quán)日:2011年5月18日
【發(fā)明者】明田正俊, 橫辻悠太 申請(qǐng)人:羅姆股份有限公司