專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
除其它內(nèi)容之外，示例涉及金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MODFET)及其制造方法。更具體地說，示例包括多層功率MOSFET。
背景技術(shù)：
很多分立金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件的布局包括管芯中的柵焊墊(pad)，柵焊墊的尺寸足夠大以容納接合線或其它連接物。因?yàn)檫@種尺寸要求，因此柵焊墊可能占據(jù)較小的管芯的大部分(例如，50%等)。此外，因?yàn)樵诤芏嗍纠性跂藕笁|下方?jīng)]有有源區(qū)，因此所需的柵焊墊尺寸會限制半導(dǎo)體器件中的有源區(qū)。 圖I大體示出了半導(dǎo)體器件100的包括源接觸區(qū)102、柵電介質(zhì)103、柵總線104、柵結(jié)構(gòu)105、第二電介質(zhì)106和襯底113的部分的示例。在某些示例中，柵結(jié)構(gòu)105可以包括柵焊墊、柵道、或者一個(gè)或多個(gè)其它柵接觸區(qū)或柵總線結(jié)構(gòu)，并且可以被規(guī)定尺寸以提供適當(dāng)?shù)慕雍蠀^(qū)。在該示例中，源接觸區(qū)102通過間隙107與柵結(jié)構(gòu)105隔離，該間隙107被配置為在柵結(jié)構(gòu)105與源接觸區(qū)102之間維持最小的距離并且提供適當(dāng)?shù)母綦x，并且源接觸區(qū)102通過第二電介質(zhì)106與柵總線104隔離。在各個(gè)示例中，具體的半導(dǎo)體器件的無源區(qū)可以根據(jù)用于制造和操作器件的處理參數(shù)和設(shè)計(jì)參數(shù)而改變。在圖I的示例中，源接觸區(qū)102的邊緣粗略地界定了在柵總線104的下方的無源區(qū)111，柵總線104限制半導(dǎo)體器件100的有源區(qū)108。通常，諸如功率FET器件之類的器件的無源區(qū)是不能用于創(chuàng)建用以傳導(dǎo)電流的功能通道的區(qū)域。在一個(gè)示例中，管芯的有源區(qū)108可以包括形成有源溝槽(trench)陣列的一個(gè)或多個(gè)溝槽。在某些示例中，放置在有源溝槽陣列中的一個(gè)或多個(gè)柵電極可以形成半導(dǎo)體器件100的源區(qū)的一部分，該部分可以與柵結(jié)構(gòu)105橫向偏離。在某些示例中，與半導(dǎo)體器件100的工作頂面基本上相對的襯底113的底面可以包括半導(dǎo)體器件100的漏區(qū)。在某些示例中，柵結(jié)構(gòu)105下方的無源區(qū)111可以具有大于約55um的寬度。

實(shí)用新型內(nèi)容除其它內(nèi)容之外，本文討論了一種半導(dǎo)體器件，其包括連接到源區(qū)的第一金屬層和連接到柵結(jié)構(gòu)的第二金屬層，其中，第一金屬層和第二金屬層的至少一部分重疊以在不增大器件尺寸的情況下給器件提供額外的有源區(qū)。在某些示例中，金屬間電介質(zhì)可以在第一金屬層和第二金屬層的重疊部分之間提供電隔離。在某些示例中，包括柵道和用于外部連接的焊墊的柵結(jié)構(gòu)可以包括覆蓋半導(dǎo)體器件的有源區(qū)(例如，功率MOSFET器件的有源源區(qū))的金屬部分。在某些示例中，形成源接合焊墊的第二金屬層可以延伸到器件的末端以提供改進(jìn)的熱量傳遞和電流容量。在某些示例中，將多晶硅柵道或隔離的多晶硅焊墊電連接到金屬柵接合焊墊的配合通孔也可以改進(jìn)金屬柵接合焊墊與器件的粘合。該部分旨在提供對本專利申請的主題的概括，并非旨在提供對本實(shí)用新型的排他性或窮盡性解釋。包含具體實(shí)施方式
是為了提供與本專利申請有關(guān)的其它信息。

在附圖(其不一定按比例繪制)中，相似的數(shù)字可以描述不同的視圖中的類似部件。具有不同字母后綴的相似數(shù)字可以表示類似部件的不同例子。附圖以舉例而非限制的方式大體示出了本文中討論的各個(gè)實(shí)施例。圖I大體示出了柵道結(jié)構(gòu)的示例。圖2大體示出了根據(jù)本主題的半導(dǎo)體器件的一部分(例如，功率晶體管)的示例。圖3大體示出了制造半導(dǎo)體結(jié)構(gòu)的部分(例如，圖2和圖3的示例中所示的部分)的方法的示例。圖4A至圖4G大體示出了制造半導(dǎo)體結(jié)構(gòu)的一部分的方法的示例。圖5A大體示出了半導(dǎo)體器件的示例的頂視圖。圖5B大體示出了具有使用配合通孔連接到第二金屬層?xùn)藕笁|的挖有溝槽的柵道的半導(dǎo)體器件的示例的橫截面圖。圖6至圖7大體示出了分段的第二金屬層?xùn)诺澜Y(jié)構(gòu)的示例。圖8大體示出了包括掩埋第一金屬柵道配置的柵道結(jié)構(gòu)的示例。
具體實(shí)施方式
除其它內(nèi)容之外，本發(fā)明人已經(jīng)認(rèn)識到的，一種具有第一金屬結(jié)構(gòu)和第二金屬結(jié)構(gòu)的半導(dǎo)體器件布局，第一金屬結(jié)構(gòu)和第二金屬結(jié)構(gòu)至少部分地縱向重疊，以在不增大半導(dǎo)體器件尺寸的情況下增大半導(dǎo)體器件的有源區(qū)。在一個(gè)示例中，半導(dǎo)體器件布局可以包括連接到源區(qū)的第一金屬和連接到柵結(jié)構(gòu)的第二金屬。在某些示例中，第一金屬和第二金屬可以形成第一金屬結(jié)構(gòu)和第二金屬結(jié)構(gòu)的部分。在一個(gè)示例中，源區(qū)可以包括諸如源焊墊或源電極之類的源接觸區(qū)。在其它示例中，源區(qū)可以包括半導(dǎo)體器件的襯底的源區(qū)。在一個(gè)示例中，柵結(jié)構(gòu)可以包括柵焊墊、柵道或者一個(gè)或多個(gè)其它柵接觸區(qū)或柵總線結(jié)構(gòu)。在一個(gè)示例中，第二金屬層的至少一部分可以被配置為與第一金屬層的至少一部分重疊，以在不增大器件管芯的尺寸的情況下增大諸如功率FET之類的器件的有源區(qū)。在某些示例中，本文所描述的半導(dǎo)體器件布局可以被配置為減小半導(dǎo)體器件或者包括一個(gè)或多個(gè)半導(dǎo)體器件在內(nèi)的半導(dǎo)體管芯的無源區(qū)，從而相應(yīng)地在不增大管芯或器件的尺寸的情況下增大管芯或器件的有源區(qū)。在某些示例中，根據(jù)本主題的器件可以被配置為減小各個(gè)半導(dǎo)體器件的柵結(jié)構(gòu)的尺寸，以在器件或管芯上放置柵焊墊方面或者在規(guī)定柵焊墊在器件或管芯上的尺寸方面提供靈活性，將器件的可用有源區(qū)增大約5%或者更多，或者改進(jìn)器件的“導(dǎo)通”電阻，例如功率晶體管的漏源電阻(RDS)。圖2大體示出了諸如功率晶體管之類的半導(dǎo)體器件200的一部分的示例，所述部分包括襯底213、源接觸區(qū)202、柵電介質(zhì)203、柵總線204、柵結(jié)構(gòu)205、第二電介質(zhì)206、源焊墊209以及在源接觸區(qū)202與柵結(jié)構(gòu)205之間延伸的金屬間電介質(zhì)(MD) 210。在一個(gè)示例中，柵結(jié)構(gòu)205可以包括柵焊墊、柵道或者一個(gè)或多個(gè)其它柵接觸區(qū)或柵總線結(jié)構(gòu)。在一個(gè)示例中，柵結(jié)構(gòu)205的至少一部分可以與半導(dǎo)體器件200的源區(qū)的至少一部分重疊。在圖2的示例中，頂D層210將柵結(jié)構(gòu)205與源接觸區(qū)202隔絕，從而允許柵結(jié)構(gòu)205的至少一部分與源接觸區(qū)202的至少一部分重疊，如圖2中示出為重疊212。這使得源接觸區(qū)202的至少一部分可以與柵總線204的至少一部分橫向更接近，或者使得源接觸區(qū)202的至少一部分可以與柵總線204的至少一部分重疊。如圖I所示，柵總線104下方的區(qū)域通常是非有源的。然而，本發(fā)明人已經(jīng)認(rèn)識到，在某些示例中，當(dāng)柵總線204的寬度減小時(shí)(例如，當(dāng)使柵結(jié)構(gòu)205的頂部寬度與圖I所示的頂部寬度保持相似時(shí))，有源區(qū)208的至少一部分可以橫向靠近柵結(jié)構(gòu)205的至少一部分或者與柵結(jié)構(gòu)205的至少一部分縱向重疊(例如，在其正下方)，接著減小半導(dǎo)體器件200的無源區(qū)211或者相對于整體尺寸增大半導(dǎo)體器件200的有源區(qū)208。在一個(gè)示例中，例如，當(dāng)與在柵結(jié)構(gòu)的下方具有寬于約55um的無源區(qū)的現(xiàn)有器件(例如，如圖I的示例所示)相比時(shí)，柵結(jié)構(gòu)205下方的無源區(qū)211的寬度可以減小約25um或者更多。該減小可能是由于柵結(jié)構(gòu)205的金屬部分與源結(jié)構(gòu)的金屬部分或者源區(qū)重疊而引起的。這種技術(shù)可以允許減小或者消除兩個(gè)結(jié)構(gòu)的金屬 部分之間的橫向隔離間隙，并且在一些示例中，可以允許減小柵結(jié)構(gòu)的金屬部分的寬度。在一個(gè)示例中，源接觸區(qū)202與柵結(jié)構(gòu)205的重疊部分可以表示允許半導(dǎo)體器件200的有源區(qū)208位于柵結(jié)構(gòu)205的諸如柵焊墊、柵道等部分的下方的雙金屬層，從而允許在不增大管芯尺寸的情況下增大管芯的有源區(qū)208。在一個(gè)示例中，柵總線204可以被配置為連接到形成包括半導(dǎo)體器件200在內(nèi)的管芯的有源區(qū)208的一部分的一個(gè)或多個(gè)柵溝槽。雖然參照功率晶體管示出了圖2的示例，但是應(yīng)當(dāng)理解的是，合并了本主題的半導(dǎo)體器件可以包括但不限于功率金屬氧化物半導(dǎo)體(MOS)場效應(yīng)晶體管(FET)、平面M0SFET、雙擴(kuò)散MOS(DMOS)、后部漏極(drain-in-the-back)DMOS、包括諸如屏蔽柵器件之類的電荷束縛器件的溝槽M0SFET、絕緣柵雙極晶體管(IGBT)、M0S受控半導(dǎo)體閘流管(MCT)和溫度感測以及電流感測MOS器件。在一個(gè)示例中，源接觸區(qū)202可以包括第一金屬層材料，該第一金屬層材料包括但不限于鋁(Al)、鋁硅(AlSi)、鋁硅銅(AlSiCu)J^ (Cu)或者一種或多種其它金屬或其組合，并且可以包括諸如鈦(Ti)、鈦鎢(TiW)或氮化鈦(TiN)之類的下層勢壘金屬。柵結(jié)構(gòu)205可以包括第二金屬層，該第二金屬層包括但不限于無電鍍鎳金(ENiAu)、鈦鎳銀(TiNiAg)、鈦鎳釩銀(TiNiVAg)J^ (Cu)、諸如錫(Sn)之類的可軟焊的金屬或一種或多種其它金屬或其組合。示例件處理步驟圖3大體示出了制造半導(dǎo)體器件的部分(例如，圖2的示例中所示的部分)的方法300的示例。在301處，例如，在襯底已經(jīng)摻雜并且溝槽和柵總線已經(jīng)形成以后，可以在管芯上形成第一金屬層。在302處，可以對第一金屬層中的間隙或開口進(jìn)行蝕刻以形成柵焊墊和源接觸區(qū)的一部分。在303處，可以在蝕刻后的第一金屬層上形成第一介電層。在304處，可以去除第一介電層，而保留第一介電材料的在第一金屬層的蝕刻間隙內(nèi)的部分。在305處,可以在蝕刻后的第一金屬層和第一金屬層的電介質(zhì)填充間隙上形成第二介電層。在306處，可以對第二介電層中的間隙或開口進(jìn)行蝕刻以暴露第一金屬層的包括柵焊墊的一部分在內(nèi)的部分。在307處，可以對第二介電層中的間隙或開口進(jìn)行蝕刻以暴露第一金屬層的包括源接觸區(qū)在內(nèi)的部分。在308處，可以在第二介電層和第一金屬層的暴露部分上形成第二金屬層。在309處，可以對第二金屬層進(jìn)行蝕刻以形成柵焊墊和源焊墊。在某些示例中，柵焊墊可以被配置為與源接觸區(qū)的一部分重疊，并且可以通過第二介電層的未蝕刻部分與源接觸區(qū)隔離。在某些示例中，第一金屬層的至少一部分可以比第二金屬層的至少一部分薄，從而允許減小第一金屬層和第二金屬層的間隔尺寸，并且因而使管芯的潛在有源區(qū)增大。在一個(gè)不例中，在第一金屬和第二金屬重疊的地方，第一金屬可以比第二金屬薄。在某些示例中，在304和305處，未去除第一介電層的部分，并且未形成第二介電層。在這些示例中，可以通過第一金屬層的蝕刻后的部分形成通孔，以允許第二金屬層接觸柵總線和源接觸區(qū)。在某些示例中，通孔中的一個(gè)或多個(gè)可以用電介質(zhì)鋪內(nèi)襯，以將通孔的內(nèi)部與第一金屬層隔離。在一些示例中，可以形成配合通孔以減小柵焊墊的電阻并且改進(jìn)形成柵焊墊的第二金屬層與第一介電層之間的機(jī)械粘合。在形成通孔以后，可以在第一介電層上形成第二金屬層并且可以對第二金屬層進(jìn)行蝕刻以界定柵焊墊、一個(gè)或多個(gè)源接合焊墊以及一個(gè)或多個(gè)可選的柵道。圖4A至圖4G大體示出了用于本文所描述的半導(dǎo)體器件的布局的處理步驟的示例。圖4A大體示出了半導(dǎo)體器件400的包括柵結(jié)構(gòu)401 (例如，柵焊墊、柵道或者一個(gè)或多個(gè)其它柵接觸區(qū)或柵總線結(jié)構(gòu))以及襯底413中的多個(gè)溝槽440 (每個(gè)溝槽包括柵電極 433，例如，多晶硅電極)的部分的示例。在一個(gè)示例中，可以通過溝道電介質(zhì)441將柵電極433與襯底413隔離。在某些示例中，多個(gè)溝槽440中的每一個(gè)可以包括一個(gè)或多個(gè)隔離的電極。襯底413的工作面442可以包括在多個(gè)溝槽440的連續(xù)溝槽之間的摻雜源區(qū)443。在一個(gè)示例中，柵結(jié)構(gòu)401可以包括諸如多晶硅柵總線之類的柵總線404、被配置為將柵總線404與襯底413隔離的電介質(zhì)403以及被配置為將柵結(jié)構(gòu)401的至少一部分與源區(qū)的在多個(gè)溝槽440上的部分隔離的介電層406。在一個(gè)示例中，第一金屬層445可以被放置在襯底413上。第一金屬層445可以包括被配置為界定柵焊墊405的一部分和源接觸區(qū)402的一部分的間隙444(例如，蝕刻間隙)。圖4B大體示出了放置在第一金屬層445上的第一介電材料460的示例。圖4C大體不出了第一介電材料460的在從第一金屬層445上去除以后的剩余部分的示例。圖4D大體不出了放置在第一金屬層445上的第二介電材料461和第一介電材料460的剩余部分的示例。在某些示例中，第一介電材料460和第二介電材料461是相同的介電材料。圖4E大體示出了第二介電材料461的在進(jìn)行蝕刻以暴露第一金屬層445的部分(包括柵焊墊405的一部分和源接觸區(qū)402的一部分)以后的剩余部分的示例。圖4F大體示出了覆蓋第二介電材料461的剩余部分和第一金屬層445的暴露部分的第二金屬層446的示例。圖4G大體示出了第二金屬層446的在進(jìn)行蝕刻以將柵結(jié)構(gòu)401與源焊墊409隔離以后的剩余部分的示例。第一介電材料460和第二介電材料461的組合允許源接觸區(qū)402的一部分在第二金屬層446的形成柵結(jié)構(gòu)401的一部分的部分的下方。源接觸區(qū)402的部分在柵結(jié)構(gòu)401的金屬部分下方表示管芯的有源區(qū)相對于單金屬層結(jié)構(gòu)的增大。圖5A大體示出了包括柵焊墊530、柵道531和源焊墊532的半導(dǎo)體管芯500的示例的頂視圖。在一個(gè)示例中，諸如柵溝槽電極533之類的多個(gè)柵溝槽電極可以被配置為在連接到源焊墊532的源接觸區(qū)的下方形成有源區(qū)的一部分，并且可以被配置為連接到柵道531中的一個(gè)或多個(gè)。通常，可以使用柵道531中的一個(gè)或多個(gè)或者柵溝槽電極將柵焊墊530連接到半導(dǎo)體管芯500的有源區(qū)。除其它情況之外，柵焊墊530可以暴露于通過接合介質(zhì)傳送的外力。在某些示例中，這些力可以進(jìn)行作用以將柵焊墊530的外部第二金屬層與下層的金屬間電介質(zhì)(IMD)分離。在某些示例中，可以使用諸如配合通孔535之類的一個(gè)或多個(gè)配合通孔將柵焊墊530連接到半導(dǎo)體管芯500的掩埋柵道534。除了提供柵焊墊530的金屬層與半導(dǎo)體管芯500的下層結(jié)構(gòu)的更結(jié)實(shí)的機(jī)械連接以外，配合通孔535還可以減小器件500的柵極電阻。在某些示例中，掩埋柵道可以與半 導(dǎo)體管芯的襯底集成在一起。在某些示例中，掩埋柵道可以位于第一金屬層的平面下方。在某些示例中，掩埋柵道可以與第一金屬層在同一平面內(nèi)。圖5B大體示出了半導(dǎo)體管芯500的具有柵焊墊530 (其使用配合通孔535連接到諸如多晶硅柵(polygate)道534之類的掩埋柵道)的部分的橫截面的示例。在某些示例中，延伸通過金屬間電介質(zhì)(MD) 536的一個(gè)或多個(gè)配合通孔535可以將柵焊墊530連接到掩埋多晶硅柵道534。當(dāng)多晶硅柵道534延伸越過柵焊墊530的邊緣時(shí)，IMD 536可以將掩埋多晶硅柵道534與源焊墊532隔離。將掩埋多晶硅柵道534連接到柵焊墊530的配合通孔可以增強(qiáng)金屬柵焊墊與器件的粘合。在一個(gè)示例中，作為對幾個(gè)單獨(dú)的配合通孔535的替代，延伸掩埋柵道534的長度的單個(gè)薄的配合通孔可以將柵焊墊530連接到掩埋多晶硅柵道534的下層部分。在某些示例中，可以通過將柵焊墊530連接到柵焊墊530下方的隔離的多晶硅柵焊墊結(jié)構(gòu)來增強(qiáng)柵焊墊530的粘合。圖8中示出了隔離的柵焊墊的示例。圖6大體示出了分段的柵道結(jié)構(gòu)600 (例如，分段的第二金屬柵道結(jié)構(gòu))的示例，所述分段的柵道結(jié)構(gòu)600包括由所選擇的使用較薄的柵道625 (例如，比所選擇的柵總線焊墊604、624或者柵道605薄的多晶硅柵道)可選擇地連接在一起的柵總線焊墊604、624 (例如，多晶硅柵總線焊墊)的柵道605。在一個(gè)示例中，可以使用諸如通孔626之類的一個(gè)或多個(gè)通孔將柵道605可選擇地連接到所選擇的柵總線焊墊，例如所選擇的柵總線焊墊604、624中的一個(gè)或多個(gè)。在一個(gè)示例中，可以使用較薄柵道625，或者通過將包括源接觸區(qū)(未示出)在內(nèi)的第一金屬層可選擇地延伸到由相鄰的所選擇的柵總線焊墊604、624以及較薄柵道625部分地限制的區(qū)域627中，來實(shí)現(xiàn)包括分段的柵道結(jié)構(gòu)600在內(nèi)的半導(dǎo)體管芯或半導(dǎo)體器件的有源區(qū)的增大。在某些示例中，第一金屬層的連續(xù)片可以橫跨過柵道625。只要該片與薄柵道625電隔離，該片就可以在柵總線焊墊604、624之間延伸。圖7大體示出了包括多個(gè)柵總線焊墊704、724 (例如，多晶硅柵焊墊)的分段的柵道結(jié)構(gòu)700的示例。在一個(gè)示例中，多個(gè)柵總線焊墊704、724中的一個(gè)或多個(gè)可以經(jīng)由與多個(gè)柵總線焊墊704、724相交的一個(gè)或多個(gè)溝槽線728可選擇地連接在一起。在一個(gè)示例中，多個(gè)柵總線焊墊704、724可以至少部分地與形成源接觸區(qū)的一部分的第一金屬層(未示出)重疊。在其它示例中，可以使用形成柵道705的第二金屬層或者諸如通孔726之類的一個(gè)或多個(gè)通孔來將多個(gè)柵總線焊墊704、724中的一個(gè)或多個(gè)進(jìn)一步或者以其它方式彼此連接。柵道705與多個(gè)柵總線焊墊704、724之間的每個(gè)連接可以包括通過金屬間電介質(zhì)、第一金屬層中的蝕刻后的間隙或者與焊墊相鄰的電介質(zhì)中的一個(gè)或多個(gè)的通孔。可以通過對通孔726周圍的形成源接觸區(qū)的第一金屬層進(jìn)行蝕刻來實(shí)現(xiàn)有源區(qū)的增大，其中，通孔726將多個(gè)柵總線焊墊704、724中的一個(gè)或多個(gè)連接到重疊的柵道705。在一個(gè)示例中，使用第二金屬層形成的分段的柵道結(jié)構(gòu)700可以允許包括源接觸區(qū)在內(nèi)的第一金屬層間歇地橫跨柵道705以電連接半導(dǎo)體器件的由柵道705分隔的有源區(qū)。圖8大體示出了包括掩埋第一金屬柵道配置的替代柵道結(jié)構(gòu)的示例。在一個(gè)示例中，半導(dǎo)體管芯800可以包括形成在管芯800上并且被蝕刻為形成柵道850和源接觸區(qū)區(qū)851的第一金屬層845。金屬間電介質(zhì)(IMD)(未不出)可以被配置為將第一金屬層845與形成于MD上并且被蝕刻以界定源焊墊855和柵焊墊853的第二金屬層846隔離。在一個(gè)示例中，柵通孔852可以被配置為將通過第一金屬層形成的柵道850連接到通過第二金屬層形成的柵焊墊853。除了提供電連接以外，柵通孔852還提供了柵焊墊853與下層器件部件之間的機(jī)械連接或粘合。如上文所討論的，現(xiàn)有的器件包括柵焊墊下方的多晶硅柵結(jié)構(gòu)，使得柵焊墊下方的幾乎整個(gè)區(qū)域是非有源的。使用柵道850的具有下層的多晶硅層的器件不需要使用較大的多晶硅柵結(jié)構(gòu)，因此柵焊墊853下方的幾乎整個(gè)區(qū)域可以是有源的。因 此，根據(jù)本主題的器件可以包括相對于現(xiàn)有器件在沒有增大器件尺寸的情況下顯著增加的有源區(qū)。在某些示例中，可以使用一個(gè)或多個(gè)柵極或者配合通孔852將柵焊墊853連接到在金屬柵焊墊853下方的多晶硅柵焊墊結(jié)構(gòu)856，以提供第二金屬層?xùn)藕笁|853與下層器件結(jié)構(gòu)的額外粘合。隔尚的多晶娃棚焊塾結(jié)構(gòu)856可以包括多晶娃焊塾858和用于將多晶娃焊墊858或者通孔852與周圍的源接觸區(qū)區(qū)851隔離的隔離間隙857。在某些示例中，隔離間隙857可以包括將第一金屬層與多晶娃焊墊858隔離的介電材料,或者包括將第一金屬層與第二金屬層隔離的金屬間介電材料，或者包括這兩種類型的介電材料。在一個(gè)示例中，源通孔854可以將通過第一金屬層845形成的源接觸區(qū)區(qū)851連接到通過第二金屬層846形成的源焊墊855。在某些示例中，作為對源通孔854的替代或補(bǔ)充，可以在MD中蝕刻較大的窗口，從而將形成源接觸區(qū)區(qū)851的第一金屬層與形成源焊墊855的第二金屬層分離。在一個(gè)示例中，蝕刻后的窗口可以被諸如形成第二金屬層的金屬之類的金屬填充，以將源焊墊855與源接觸區(qū)區(qū)851電連接。在一個(gè)示例中，與如上文所討論的具有通過第二金屬層形成的柵道的器件相比，通過第一金屬層845形成的柵道850的掩埋屬性可以允許通過第二金屬層846形成更大的源接觸區(qū)焊墊855。在一個(gè)示例中，增大的源接觸區(qū)焊墊855區(qū)域可以提供改進(jìn)的熱傳導(dǎo)和電流傳導(dǎo)，以及用于接合介質(zhì)的更大的接合區(qū)，該接合介質(zhì)包括但不限于用于將導(dǎo)體附接到器件或者半導(dǎo)體管芯外部的封裝的可軟焊的接合介質(zhì)或接合夾。其它注意事項(xiàng)上述詳細(xì)說明書參照了附圖，附圖也是所述詳細(xì)說明書的一部分。附圖以圖解的方式顯示了可應(yīng)用本實(shí)用新型的具體實(shí)施例。這些實(shí)施例在本文中被稱作“示例”。這些示例可包括除了所示或描述的元件以外的元件。然而，發(fā)明人還設(shè)想到其中僅提供示出或描述的那些元件的示例。此外，發(fā)明人還設(shè)想到針對本文所示的或所描述的特定示例(或其一個(gè)或多個(gè)方面)，或針對本文所示的或所描述的其它示例(或其一個(gè)或多個(gè)方面)，使用所示或所描述的那些元件的任意組合或排列(或其一個(gè)或多個(gè)方面)的示例。在示例I中，一種半導(dǎo)體器件，包括半導(dǎo)體區(qū)，所述半導(dǎo)體區(qū)可以包括柵結(jié)構(gòu)和源區(qū)。所述源區(qū)的至少一部分可以與所述柵結(jié)構(gòu)橫向偏離。所述半導(dǎo)體器件還可以包括連接到所述源區(qū)的第一金屬層和連接到所述柵結(jié)構(gòu)的第二金屬層，并且其中，所述第一金屬層和所述第二金屬層的至少一部分縱向重疊。[0044]在示例2中，示例I的所述柵結(jié)構(gòu)可選擇地包括柵道。在示例3中，示例I至2中的任意一個(gè)或多個(gè)的所述柵結(jié)構(gòu)可選擇地包括柵焊墊。在示例4中，示例I至3中的任意一個(gè)或多個(gè)的所述半導(dǎo)體器件可選擇地包括與所述柵焊墊縱向偏離的多晶硅柵總線以及將所述多晶硅柵總線連接到所述柵焊墊的配合通孔。在示例5中，示例I至4中的任意一個(gè)或多個(gè)的所述第二金屬層的至少一部分可選擇地在所述第一金屬層的至少一部分上橫向延伸。在示例6中，示例I至5中的任意一個(gè)或多個(gè)的所述半導(dǎo)體器件可選擇地包括金屬間電介質(zhì)(MD)，所述MD被配置為至少部分地將所述第一金屬層與所述第二金屬層隔 離。在示例7中，示例I至6中的任意一個(gè)或多個(gè)的所述第二金屬層的至少一部分可選擇地在所述源區(qū)的至少一部分上橫向延伸。在示例8中，示例I至7中的任意一個(gè)或多個(gè)的所述半導(dǎo)體區(qū)可選擇地包括漏區(qū)；第一表面，其包括所述柵結(jié)構(gòu)；以及第二表面，其與所述第一表面基本上相對，所述第二表面包括所述漏區(qū)；其中，所述源區(qū)從所述第一表面延伸到所述第二表面。在示例9中，示例I至8中的任意一個(gè)或多個(gè)的所述第一表面可選擇地包括所述半導(dǎo)體區(qū)的工作頂面，并且示例I至8中的任意一個(gè)或多個(gè)的所述柵結(jié)構(gòu)可以包括形成在所述半導(dǎo)體區(qū)的所述第一表面上的多晶硅柵極。在示例10中，示例I至9中的任意一個(gè)或多個(gè)的所述源區(qū)可選擇地形成在所述半導(dǎo)體區(qū)的所述第一表面中。在示例11中，示例I至10中的任意一個(gè)或多個(gè)的所述半導(dǎo)體器件可選擇地包括雙層金屬(DLM)金屬氧化物場效應(yīng)晶體管(MOSFET)，其包括雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)器件，所述DMOS器件包括具有多個(gè)源區(qū)的有源溝槽陣列，并且示例I至10中的任意一個(gè)或多個(gè)的所述第二金屬層被可選擇地配置為連接到所述多個(gè)源區(qū)中的多于一個(gè)源區(qū)。在示例12中，示例I至11中的任意一個(gè)或多個(gè)的所述第一金屬層和所述第二金屬層的所述縱向重疊部分被可選擇地配置為針對所述第一金屬層所述半導(dǎo)體器件中提供增大的有源區(qū)。在示例13中，示例I至12中的任意一個(gè)或多個(gè)的所述第二金屬層可選擇地包括可引線接合的、可夾附接的或可軟焊的層，示例I至12中的任意一個(gè)或多個(gè)的所述第二金屬層的至少一部分可選擇地包括無電鍍鎳金(ENiAu)、鈦鎳銀(TiNiAg)、鈦鎳釩銀(TiNiVAg)或銅(Cu)中的至少一種，并且示例I至11中的任意一個(gè)或多個(gè)的所述第一金屬層的至少一部分可選擇地包括鋁(Al)、鋁硅(AlSi)、鋁硅銅(AlSiCu)或銅(Cu)中的至少一種。在示例14中，示例I至13中的任意一個(gè)或多個(gè)的所述第一金屬層的至少一部分可選擇地比所述第二金屬層薄。在示例15中，示例I至14中的任意一個(gè)或多個(gè)的所述第一金屬層的至少一部分可選擇地比所述第二金屬層的覆蓋所述第一金屬層的部分薄。在示例16中，示例I至15中的任意一個(gè)或多個(gè)的所述半導(dǎo)體器件可選擇地包括分段的多晶硅柵總線，其與所述第一金屬層的至少一部分縱向偏離，所述分段的多晶硅柵總線被可選擇地配置為允許使用通孔選擇性地連接到柵道。在示例17中，示例I至16中的任意一個(gè)或多個(gè)的所述半導(dǎo)體器件可選擇地包括掩埋柵總線，其與所述第二金屬層的至少一部分縱向偏離，使用金屬間電介質(zhì)(MD)與所述第二金屬層至少部分地隔絕，并且使用至少一個(gè)通孔連接到所述第一金屬層。在示例18中，增大例如示例I至17中的任意一個(gè)或多個(gè)中的半導(dǎo)體器件(其包括與柵結(jié)構(gòu)至少部分地橫向偏離的源區(qū))的有源區(qū)的方法可選擇地包括提供連接到所述源區(qū)的第一金屬層；以及提供至少部分地與所述第一金屬層縱向重疊的第二金屬層，所述第二金屬層連接到所述柵結(jié)構(gòu)。在示例19中，示例I至18中的任意一個(gè)或多個(gè)的所述方法可選擇地包括提供與所述柵結(jié)構(gòu)的柵焊墊縱向偏離的多晶硅柵總線，以及使用配合通孔將所述多晶硅柵總線連接到所述柵焊墊。在示例20中，示例I至19中的任意一個(gè)或多個(gè)的所述提供至少部分地與所述第一金屬層縱向重疊的所述第二金屬層可選擇地包括提供所述第二金屬層的橫于所述源區(qū)的至少一部分之上的至少一部分。在示例21中，示例I至20中的任意一個(gè)或多個(gè)的所述半導(dǎo)體器件可選擇地包括雙層金屬(DLM)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，其包括雙擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)器件，所述DMOS器件包括具有多個(gè)源區(qū)的有源溝槽陣列，并且其中，示例I至20中的任意一個(gè)或多個(gè)的所述方法可選擇地包括將所述第二金屬層連接到所述多個(gè)源區(qū)中的多于一個(gè)源區(qū)。在示例22中，示例I至21中的任意一個(gè)或多個(gè)的所述提供所述第一金屬層可選擇地包括提供所述第一金屬層的比所述第二金屬層薄的至少一部分。 在示例23中，示例I至22中的任意一個(gè)或多個(gè)的所述提供所述第一金屬層的比所述第二金屬層薄的至少一部分可選擇地包括提供所述第一金屬層的比覆蓋所述第一金屬層的所述第二金屬層薄的至少一部分。本文所涉及的所有出版物、專利及專利文件全部作為本文的參考內(nèi)容，盡管它們是分別加以參考的。如果本文與參考文件之間存在用途差異，則將參考文件的用途視作本文的用途的補(bǔ)充，若兩者之間存在不可調(diào)和的差異，則以本文的用途為準(zhǔn)。在本文中，與專利文件通常使用的一樣，術(shù)語“一”或“某一”表示包括一個(gè)或多個(gè)，但其他情況或在使用“至少一個(gè)”或“一個(gè)或多個(gè)”時(shí)應(yīng)除外。在本文中，除非另外指明，否則使用術(shù)語“或”指無排他性的或者，使得“A或B”包括“A但不是B”、“B但不是A”以及“A和B”。在所附權(quán)利要求中，術(shù)語“包含”和“在其中”等同于各個(gè)術(shù)語“包括”和“其中”的通俗英語。同樣，在本文中，術(shù)語“包含”和“包括”是開放性的，即，系統(tǒng)、設(shè)備、物品或步驟包括除了權(quán)利要求中這種術(shù)語之后所列出的那些部件以外的部件的，依然視為落在該條權(quán)利要求的范圍之內(nèi)。而且，在下面的權(quán)利要求中，術(shù)語“第一”、“第二”和“第三”等僅僅用作標(biāo)簽，并非對對象有數(shù)量要求。本文所述的方法示例至少部分可以是機(jī)器或計(jì)算機(jī)執(zhí)行的。一些示例可包括計(jì)算機(jī)可讀介質(zhì)或機(jī)器可讀介質(zhì)，其被編碼有可操作為將電子裝置配置為執(zhí)行如上述示例中所述的方法的指令。這些方法的實(shí)現(xiàn)可包括代碼，例如微代碼，匯編語言代碼，高級語言代碼等。該代碼可包括用于執(zhí)行各種方法的計(jì)算機(jī)可讀指令。所述代碼可構(gòu)成計(jì)算機(jī)程序產(chǎn)品的部分。此外，所述代碼可例如在執(zhí)行期間或其它時(shí)間被有形地存儲在一個(gè)或多個(gè)易失或非易失性有形計(jì)算機(jī)可讀介質(zhì)上。這些有形計(jì)算機(jī)可讀介質(zhì)的示例包括但不限于，硬盤、移動磁盤、移動光盤(例如，壓縮光盤和數(shù)字視頻光盤)，磁帶，存儲卡或棒，隨機(jī)存取存儲器(RAM)，只讀存儲器(ROM)等。上述說明的作用在于解說而非限制。例如，上述示例(或示例的一個(gè)或多個(gè)方面)可結(jié)合使用?？梢栽诶斫馍鲜稣f明書的基礎(chǔ)上，利用現(xiàn)有技術(shù)的某種常規(guī)技術(shù)來執(zhí)行其他實(shí)施例。遵照37C.F.R. § 1.72(b)的規(guī)定提供摘要，允許讀者快速確定本技術(shù)公開的性質(zhì)。提交本摘要時(shí)要理解的是該摘要不用于解釋或限制權(quán)利要求的范圍或意義。同樣，在上面的具體實(shí)施方式
中，各種特征可歸類成將本公開合理化。這不應(yīng)理解成未要求的公開特征對任何權(quán)利要求必不可少。相反，本實(shí)用新型的主題可在于的特征少于特定公開的實(shí)施例 的所有特征。因此，下面的權(quán)利要求據(jù)此并入具體實(shí)施方式
中，每個(gè)權(quán)利要求均作為一個(gè)單獨(dú)的實(shí)施例，并且可設(shè)想到這些實(shí)施例可以在各種組合或排列中彼此結(jié)合。應(yīng)參看所附的權(quán)利要求，以及這些權(quán)利要求所享有的等同物的所有范圍，來確定本實(shí)用新型的范圍。
權(quán)利要求1.一種半導(dǎo)體器件，其特征在于，包括 半導(dǎo)體區(qū)，其包括 柵結(jié)構(gòu)；以及 源區(qū)，其中，所述源區(qū)的至少一部分與所述柵結(jié)構(gòu)橫向偏離； 第一金屬層，其連接到所述源區(qū)；以及 第二金屬層，其連接到所述 柵結(jié)構(gòu)； 其中，所述第一金屬層和所述第二金屬層的至少一部分縱向重疊。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述柵結(jié)構(gòu)包括柵道。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述柵結(jié)構(gòu)包括柵焊墊。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，進(jìn)一步包括 多晶硅柵總線，其與所述柵焊墊縱向偏離；以及 配合通孔，其將所述多晶硅柵總線連接到所述柵焊墊。
5.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二金屬層的至少一部分在所述第一金屬層的至少一部分上橫向延伸。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，進(jìn)一步包括金屬間電介質(zhì)，所述金屬間電介質(zhì)被配置為至少部分地將所述第一金屬層與所述第二金屬層隔離。
7.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第二金屬層的至少一部分在所述源區(qū)的至少一部分上橫向延伸。
8.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述半導(dǎo)體區(qū)進(jìn)一步包括 漏區(qū)； 第一表面，其包括所述柵結(jié)構(gòu)；以及 第二表面，其與所述第一表面大體上相對，所述第二表面包括所述漏區(qū)； 其中，所述源區(qū)從所述第一表面延伸到所述第二表面。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述第一表面包括所述半導(dǎo)體區(qū)的工作頂面； 其中，所述柵結(jié)構(gòu)包括形成在所述半導(dǎo)體區(qū)的所述第一表面上的多晶硅柵；并且 其中，所述源區(qū)形成在所述半導(dǎo)體區(qū)的所述第一表面中。
10.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述半導(dǎo)體器件包括雙層金屬金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述雙層金屬金屬氧化物半導(dǎo)體場效應(yīng)晶體管包括雙擴(kuò)散金屬氧化物半導(dǎo)體器件，所述雙擴(kuò)散金屬氧化物半導(dǎo)體器件包括具有多個(gè)源區(qū)的有源溝槽陣列；并且 其中，所述第二金屬層被配置為連接到所述多個(gè)源區(qū)中的多于一個(gè)源區(qū)。
11.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一金屬層和所述第二金屬層的所述縱向重疊的部分被配置為針對所述第一金屬層在所述半導(dǎo)體器件中提供增大的有源區(qū)。
12.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中，所述第一金屬層的至少一部分比所述第二金屬層薄。
13.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，進(jìn)一步包括分段的多晶硅柵總線，其與所述第一金屬層的至少一部分縱向偏離，所述分段的多晶硅柵總線被配置為允許使用通孔選擇性地連接到柵道。
14.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，進(jìn)一步包括掩埋柵總線，其與所述第二金屬層的至少一部分縱向偏離，使用金屬間電介質(zhì)與所述第二金屬層至少部分隔絕，并且使用至少一個(gè)通孔連接到所述第一金屬層。
專利摘要除其它內(nèi)容之外，本文討論了一種半導(dǎo)體器件，其包括半導(dǎo)體區(qū)，該半導(dǎo)體區(qū)包括柵結(jié)構(gòu)和至少一部分與所述柵結(jié)構(gòu)橫向偏離的源區(qū)；連接到源區(qū)的第一金屬層；以及連接到柵結(jié)構(gòu)的第二金屬層，其中，所述第一金屬層和所述第二金屬層的至少一部分縱向重疊。
文檔編號H01L29/423GK202796963SQ201220174449
公開日2013年3月13日 申請日期2012年4月23日 優(yōu)先權(quán)日2011年4月21日
發(fā)明者羅希特·迪克西特, M·L·萊因海默, 邁克爾·D.·格林哈根, 約瑟夫·A.·葉季納科, T·彼得森, 里圖·蘇迪希, 丹·金策, 克里斯托弗·L.·雷克塞爾, 弗雷德·塞西諾 申請人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司