專利名稱：自對(duì)準(zhǔn)超結(jié)功率晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，尤其涉及一種超結(jié)功率晶體管的制作方法。
背景技術(shù)：
利用MOSFET的電源開(kāi)關(guān)器件，雖然要求低導(dǎo)通電阻和高耐壓，但是現(xiàn)有的平面構(gòu)造的功率MOSFET卻具有當(dāng)導(dǎo)通電阻下降時(shí)耐壓也下降，而當(dāng)高耐壓化時(shí)則導(dǎo)通電阻也將增高這樣的相反關(guān)系。就是說(shuō)，平面構(gòu)造的功率M0SFET，例如，在N+襯底上邊形成的N-外延層的表面上形成MOS構(gòu)造，形成從襯底背面通過(guò)N-外延層向MOSFET流動(dòng)的電流路徑。為此，MOSFET導(dǎo)通動(dòng)作時(shí)的電阻(導(dǎo)通電阻)依賴于N-外延層的厚度。此外，由于耗盡層在N-外延層中延伸，故耐壓由N-外延層的厚度決定。這樣一來(lái)，由于維持電流路徑和耐壓的區(qū)域是同一區(qū)域，故存在著如果為了高耐壓化而加大N-外延層的厚度，則導(dǎo)通電阻將上升，反之，當(dāng)使N-外延層的厚度變薄來(lái)降低導(dǎo)通電阻時(shí)，則耐壓也將下降這樣的相反關(guān)系，滿足兩者是困難的。為了消除上邊所說(shuō)的現(xiàn)有的平面構(gòu)造功率MOSFET中的低導(dǎo)通電阻和高耐壓化之間的相反關(guān)系，實(shí)現(xiàn)低導(dǎo)通電阻和高耐壓化，從例如“Cool mos-a newmilestone in highvoltage Power M0S，，by L. Lorenz, G. Deboy,人們知道了具有超結(jié)(Super junction)構(gòu)造的功率 MOSFET。該超結(jié)構(gòu)造的功率M0SFET，分別在深度方向(縱向)上形成有作為電流路徑的第一N+柱狀物(pillar)層和用來(lái)維持源漏間反向耐壓的第二 N+柱狀物層。根據(jù)該構(gòu)造，由于導(dǎo)通電阻依賴于第一 N+柱狀物層的濃度,使耗盡層向橫向方向延伸，故耐壓由第一 N+柱狀物層和第二 N+柱狀物層的濃度和寬度決定。其結(jié)果是，對(duì)于現(xiàn)有的平面構(gòu)造的功率MOSFET來(lái)說(shuō)，可以確保同等的漏源間反向耐壓(例如600V)，而且，可以使導(dǎo)通電阻降低到1/3到1/4。在公開(kāi)號(hào)為CN101916729A的中國(guó)專利文件中可以發(fā)現(xiàn)更多關(guān)于具有超結(jié)結(jié)構(gòu)的半導(dǎo)體器件的介紹。已有的一種超結(jié)功率晶體管的形成方法，包括如圖1所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上具有外延層110，外延層110上具有掩膜層120。其中，所述半導(dǎo)體襯底100可為重?fù)诫s的N型硅，外延層110可為輕摻雜的N型硅，掩膜層120可為氧化硅。如圖2所示，在所述外延層110中形成若干等距等寬的溝槽72。形成溝槽72的方式為在所述掩膜層120上形成光刻膠，然后進(jìn)行第一光刻以在光刻膠中形成若干具有溝槽72曝光圖形的光刻膠圖形，然后利用光刻膠為掩模，刻蝕所述掩膜層120和外延層110至在外延層110中形成若干等距等寬的溝槽72。如圖3所示，在所述溝槽72中和所述掩膜層120上形成P型多晶硅130。如圖4所示，去除溝槽72和掩膜層120上方的多晶硅130以及掩膜層120，僅保留填充在溝槽72中、和溝槽72上表面齊平的多晶硅130。如圖5所示，在相鄰溝槽72之間的外延層110表面形成小溝槽76，并且所述小溝槽76位于相鄰兩溝槽72的中間位置。形成方式也是在所述外延層110和多晶硅130上形成光刻膠，然后進(jìn)行第二光刻以在光刻膠中形成具有小溝槽76曝光圖形的光刻膠圖形，利用光刻膠為掩模，刻蝕所述外延層110至在外延層110中兩相鄰溝槽72中間形成小溝槽76，所述小溝槽76的徑寬遠(yuǎn)小于所述溝槽72。如圖6所示，在小溝槽76的內(nèi)壁形成氧化層140，再填充滿多晶硅層150。即在小溝槽76中形成所述超結(jié)晶體管的柵極結(jié)構(gòu)。然后進(jìn)行兩次注入深度不同的離子注入，在柵極結(jié)構(gòu)的兩側(cè)的外延層110中形成阱區(qū)和源區(qū)。由此，形成超結(jié)功率晶體管。
然而，隨著半導(dǎo)體器件特征尺寸越來(lái)越小的發(fā)展趨勢(shì)，所述超結(jié)功率晶體管的光刻對(duì)準(zhǔn)工藝將無(wú)法保證柵極與相鄰兩個(gè)深溝槽區(qū)距離的對(duì)稱性，會(huì)產(chǎn)生各種不良影響，t匕如晶體管的漏源間漏電電流變大，閾值電壓變小，擊穿電壓變小等現(xiàn)象。其中，尤其是擊穿電壓變小容易導(dǎo)致器件被擊穿，故需要提供新的制作工藝滿足進(jìn)行生產(chǎn)更小特征尺寸的超結(jié)功率晶體管。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是隨著特征尺寸的變小，按原有工藝制作超結(jié)功率晶體管，會(huì)產(chǎn)生超結(jié)功率晶體管電學(xué)性能不好，尤其是擊穿電壓變小的問(wèn)題。為解決上述問(wèn)題，本發(fā)明提出了一種自對(duì)準(zhǔn)超結(jié)功率晶體管的制作方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成外延層；在所述外延層上形成第一光刻膠；利用掩膜版對(duì)所述第一光刻膠進(jìn)行曝光，而后通過(guò)顯影將所述掩膜版的圖形轉(zhuǎn)移至所述第一光刻膠，所述掩膜版上具有多個(gè)第一溝槽圖形和第二溝槽圖形，相鄰兩個(gè)所述第一溝槽圖形之間具有一所述第二溝槽圖形，所述第二溝槽圖形與其兩側(cè)相鄰的第一溝槽圖形的距離相等；以顯影處理后的所述第一光刻膠作為掩模，刻蝕所述外延層，在所述外延層上形成若干第一溝槽和若干第二溝槽；在所述第二溝槽內(nèi)形成所述超結(jié)功率晶體管的柵極。可選的，在所述外延層上形成若干第一溝槽和若干第二溝槽之后，還包括在所述第一溝槽和第二溝槽的內(nèi)壁形成氧化層；在內(nèi)壁形成氧化層的所述第一溝槽和第二溝槽內(nèi)填充柵極材料；去除所述第一溝槽內(nèi)的柵極材料和氧化層，并進(jìn)一步刻蝕所述第一溝槽，使所述第一溝槽的深度大于所述第二溝槽；在所述第一溝槽內(nèi)填滿摻雜材料；利用離子注入，在所述第一溝槽和第二溝槽之間形成所述超結(jié)功率晶體管的阱區(qū)和源極。可選的，所述超結(jié)功率晶體管為PMOS時(shí)，所述半導(dǎo)體襯底和外延層的摻雜類型為P型，所述超結(jié)功率晶體管為NMOS時(shí)，所述半導(dǎo)體襯底和外延層的摻雜類型為η型；所述柵極材料與摻雜材料的摻雜類型相反，與半導(dǎo)體襯底和外延層的摻雜類型相同；所述阱區(qū)的摻雜類型與柵極材料的摻雜類型相反，所述源極的摻雜類型與柵極材料的摻雜類型相同?？蛇x的，在所述第一溝槽和第二溝槽的內(nèi)壁形成氧化層的步驟包括利用沉積工藝或者熱氧化工藝在所述外延層表面以及所述第一溝槽和第二溝槽的內(nèi)壁形成氧化層?？蛇x的，所述在所述第一溝槽和第二溝槽內(nèi)填充柵極材料的步驟包括利用沉積工藝在所述第一溝槽和第二溝槽內(nèi)的氧化層表面形成柵極材料，所述柵極材料至少填滿所述第一溝槽和第二溝槽；采用化學(xué)機(jī)械研磨或者回蝕去除表面多余的柵極材料，保持柵極材料的上表面和所述外延層的上表面齊平?？蛇x的，所述柵極材料的材質(zhì)為多晶硅。可選的，所述摻雜材料的材質(zhì)為多晶硅或外延硅?？蛇x的，所述第二溝槽圖形的寬度小于所述第一溝槽圖形?？蛇x的，所述第一溝槽圖形呈等距排列?？蛇x的，去除所述第一溝槽內(nèi)的柵極材料和氧化層步驟之前，還包括在所述外延層和第一、二溝槽內(nèi)的柵極材料上形成第二光刻膠；利用曝光顯影工藝，使得所述第二光刻膠形成保護(hù)所述第二溝槽并暴露所述第一溝槽的光刻膠圖形?？蛇x的，在所述外延層上形成第一光刻膠之前，還包括在所述外延層上形成硬掩膜層的步驟；在所述第一溝槽內(nèi)填滿摻雜材料之后，離子注入之前還包括去除所述硬掩膜層的步驟。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn) 本發(fā)明的技術(shù)方案采用自對(duì)準(zhǔn)的方法，利用一次掩膜版對(duì)所述外延層上的光刻膠進(jìn)行曝光，而后通過(guò)顯影將所述掩膜版的圖形轉(zhuǎn)移至所述光刻膠，所述掩膜版上具有多個(gè)第一溝槽圖形和第二溝槽圖形，相鄰兩個(gè)所述第一溝槽圖形之間具有一個(gè)所述第二溝槽圖形，所述第二溝槽圖形與其兩側(cè)相鄰的第一溝槽圖形的距離相等；然后利用顯影后的光刻膠作為掩模，刻蝕所述外延層，在所述外延層上形成若干第一溝槽和若干第二溝槽，所述第二溝槽在后續(xù)工藝中構(gòu)成所述超結(jié)功率晶體管的柵極。采用這種自對(duì)準(zhǔn)方法，確保了所述第二溝槽不會(huì)因?yàn)槠毓獾膶?duì)準(zhǔn)偏差而偏離相鄰兩第一溝槽的中央位置，從而避免了形成在所述第二溝槽中的柵極結(jié)構(gòu)距離兩側(cè)第一溝槽的距離不相同而導(dǎo)致的所述超結(jié)功率晶體管的擊穿電壓變小的問(wèn)題的發(fā)生。


圖1至圖6是現(xiàn)有超結(jié)功率晶體管的制作方法的示意圖；圖7至圖11是本發(fā)明的實(shí)施方式中提供的超結(jié)功率晶體管的制作方法的示意圖。
具體實(shí)施例方式發(fā)明人發(fā)現(xiàn)，特征尺寸較小的超結(jié)功率晶體管擊穿電壓變小的原因在于原有制作方式中，在進(jìn)行第二次光刻的曝光，也就是將所述小溝槽的圖案形成在兩相鄰溝槽的中間時(shí)，由于光刻工藝對(duì)準(zhǔn)精度的局限，不能滿足使所述小溝槽的圖案與兩相鄰溝槽的中間位置實(shí)現(xiàn)完全準(zhǔn)確的對(duì)準(zhǔn)。而如果所述小溝槽的位置與兩相鄰溝槽的中間的位置偏差到一定程度，會(huì)使得制得的超結(jié)功率晶體管的擊穿電壓變小。在器件尺寸比較大的情況下，所述第二次曝光中小溝槽圖形的對(duì)準(zhǔn)偏差不容易導(dǎo)致?lián)舸╇妷鹤冃?，而在半?dǎo)體器件特征尺寸越來(lái)越小的發(fā)展趨勢(shì)下，在第二次光刻中的對(duì)準(zhǔn)偏差產(chǎn)生的對(duì)超結(jié)功率晶體管擊穿電壓變小的影響會(huì)越來(lái)越嚴(yán)重。為了改善上述現(xiàn)象，本發(fā)明的發(fā)明人提出采用自對(duì)準(zhǔn)的方法，利用一次掩膜版對(duì)所述外延層上的光刻膠進(jìn)行曝光，而后通過(guò)顯影將所述掩膜版的圖形轉(zhuǎn)移至所述光刻膠，所述掩膜版上具有多個(gè)第一溝槽圖形和第二溝槽圖形，相鄰兩個(gè)所述第一溝槽圖形之間具有一所述第二溝槽圖形，所述第二溝槽圖形與其兩側(cè)相鄰的第一溝槽圖形的距離相等；然后以顯影后的光刻膠作為掩模，刻蝕所述外延層，在所述外延層上形成若干第一溝槽和若干第二溝槽，所述第二溝槽在后續(xù)工藝中構(gòu)成所述超結(jié)功率晶體管的柵極。采用這種自對(duì)準(zhǔn)方法，確保了所述第二溝槽不會(huì)因?yàn)槠毓獾膶?duì)準(zhǔn)偏差而偏離相鄰兩第一溝槽的中間位置，從而避免了形成在所述第二溝槽中的柵極結(jié)構(gòu)距離兩側(cè)第一溝槽的寬度不相同導(dǎo)致的所述超結(jié)功率晶體管的擊穿電壓變小的問(wèn)題的發(fā)生。 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。圖7至圖11所示為本發(fā)明的實(shí)施例中制作NMOS型的超結(jié)功率晶體管的制作過(guò)程的示意圖，具體如下首先，提供如圖7所示的半導(dǎo)體結(jié)構(gòu)，其具有半導(dǎo)體襯底200，在所述半導(dǎo)體襯底200上形成有外延層210，在所述外延層210上形成有硬掩膜層220，所述硬掩膜層220和外延層210中形成有若干第一溝槽6和第二溝槽2，所述第一溝槽6等距排布，所述第二溝槽2位于相鄰兩第一溝槽6的中間。具體實(shí)施時(shí)，上述半導(dǎo)體結(jié)構(gòu)的制作可以包括以下步驟提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200可以為η型重?fù)诫s硅襯底；在其上利用外延工藝形成η型輕摻雜硅的外延層210。然后，利用沉積工藝，在所述外延層210上形成硬掩膜層220，所述硬掩膜層220的材質(zhì)可以為二氧化硅。在所述硬掩膜層220上形成第一光刻膠(未圖示)，利用掩膜版對(duì)所述第一光刻膠進(jìn)行光刻，所述掩膜版上具有多個(gè)第一溝槽圖形和第二溝槽圖形，所述第二溝槽圖形的徑寬小于所述第一溝槽圖形，所述第一溝槽圖形呈等距排列，相鄰兩個(gè)所述第一溝槽圖形之間具有一所述第二溝槽圖形，所述第二溝槽圖形的中心與兩側(cè)的第一溝槽圖形的中心的距離相等。被曝光后的光刻膠進(jìn)行顯影后，形成具有第一溝槽的曝光圖形和第二溝槽的曝光圖形的光刻膠掩模。然后利用曝光顯影后的所述第一光刻膠作為掩模，刻蝕所述硬掩膜層220和外延層210，在所述外延層210中形成若干第一溝槽6和若干第二溝槽2，所述第二溝槽2在后續(xù)工藝中構(gòu)成所述超結(jié)功率晶體管的柵極。由于光刻膠上的所述第一溝槽的曝光圖形和第二溝槽的曝光圖形互相的位置關(guān)系由掩膜版上的第一溝槽圖形和第二溝槽圖形的位置直接決定，而曝光圖形的位置直接決定了形成在外延層中的第一溝槽6和第二溝槽2的位置。由于光刻膠上的所述第一溝槽的曝光圖形和第二溝槽的曝光圖形是在同一次曝光工藝中形成的，不會(huì)由于曝光時(shí)的對(duì)準(zhǔn)偏差而使得后續(xù)形成的第二溝槽偏離第一溝槽之間的中間位置，從而確保在后續(xù)工藝中，形成在第二溝槽中的柵極與兩側(cè)的第一溝槽的距離相同。去除光刻膠，得到半導(dǎo)體器件結(jié)構(gòu)如圖7所示。接下來(lái)，如圖8所示，在所述第一溝槽6和第二溝槽2的內(nèi)壁形成氧化層240，然后在所述第一溝槽6和第二溝槽2內(nèi)填充多晶硅250。所述形成氧化層240的方式可以采用沉積工藝或者熱氧化工藝在所述第一溝槽6和第二溝槽2的表面形成一層400a\ IOOOA的氧化硅。所述填充多晶硅250的方式可以為先在所述第一溝槽6和第二溝槽2中沉積η 型多晶硅250，所述η型多晶硅250至少填滿所述第一溝槽6的第二溝槽2 ;然后利用化學(xué)機(jī)械研磨或者回蝕去除表面多余的η型多晶硅250，保持η型多晶硅250的上表面和第一溝槽6與第二溝槽2兩側(cè)的硬掩膜層220的上表面基本齊平。至此，在所述第二溝槽2中形成超結(jié)功率晶體管的柵極。接下來(lái)，如圖9所示，在所述硬掩膜層220上形成掩模260，保護(hù)所述第二溝槽2，并暴露所述第一溝槽6。本實(shí)施例中，所述掩膜260為光刻膠，形成的方式為在所述多晶硅250和硬掩膜層220的表面旋涂第二光刻膠260，然后，利用曝光顯影工藝，使得第二光刻膠260形成光刻膠圖形保護(hù)所述第二溝槽2，并暴露所述第一溝槽6。在保證完全覆蓋到第二溝槽2的同時(shí)，掩模260可盡可能地遠(yuǎn)離第一溝槽6，如圖9中所示，以防止由于曝光精度等原因而導(dǎo)致誤保護(hù)到第一溝槽6。在掩模260與硬掩膜層220的保護(hù)作用下，去除所述第一溝槽6內(nèi)的η型多晶硅250和氧化層240，并進(jìn)一步刻蝕所述第一溝槽6，使所述第一溝槽6的深度大于所述第二溝槽2。去除所述第一溝槽6內(nèi)的η型多晶硅250和氧化層240的方法為刻蝕，可以為濕法刻蝕，也可以為干法刻蝕?？梢圆扇∠热コ切投嗑Ч?50，然后去除氧化硅240。去除完氧化硅240后，對(duì)所述外延層210進(jìn)行進(jìn)一步的刻蝕，以加大所述第一溝槽6的深度。本實(shí)施例中，所述刻蝕采用等離子干法刻蝕。所述等離子干法刻蝕具有各樣異性好，形成溝槽的形貌的側(cè)壁垂直性好的優(yōu)點(diǎn)。接下來(lái)，如圖10所示，去除所述掩模260，在所述第一溝槽6內(nèi)填滿P型硅270。其中，在本實(shí)施例中，去除所述掩模260 (第二光刻膠260)的方法為灰化法?？梢岳贸练e工藝在所述第一溝槽6中和所述外延層210表面形成P型硅270，所述沉積進(jìn)行至填滿所述第一溝槽6，然后利用化學(xué)機(jī)械研磨去除表面多余的P型硅270，使得所述P型硅270與所述外延層210的上表面基本齊平。其中，所述P型娃為P型多晶娃或P型外延娃。至此，第一溝槽6中的P型硅270與η型外延層210共同形成Ρ_Ν相間的載流子漂移區(qū)。在別的所述掩模260不是光刻膠的實(shí)施例中，也可以先不用去除掩模260，直接進(jìn)行P型硅270的沉積工藝，然后，利用化學(xué)機(jī)械研磨去除多余的P型硅270和掩模260。接下來(lái)，如圖11所示，利用離子注入，在所述第一溝槽6和第二溝槽2之間形成所述超結(jié)功率晶體管的阱區(qū)和源極。所述離子注入為兩次深淺不同，注入離子類型不同的離子注入?？梢圆扇〉姆绞綖榈谝淮巫⑷腚x子為P型離子形成所述超結(jié)功率晶體管的阱區(qū)，第二次注入離子為η型離子形成所述超結(jié)功率晶體管的源極。由此，在所述柵極的兩側(cè)形成本實(shí)施例的超結(jié)功率器件的阱區(qū)和源極。至此形成了 NMOS型的超結(jié)功率晶體管，所述外延層210表面的摻雜區(qū)是源極，襯底200為漏極，第二溝槽2中為柵極。對(duì)于PMOS型的超結(jié)功率晶體管的來(lái)說(shuō)，本發(fā)明的方法也可以適用。不同之處在于在是其中不同區(qū)域的摻雜類型互換，具體為提供P型重?fù)诫s硅襯底200，在其上利用外延工藝形成P型輕摻雜硅的外延層210，然后在外延層中形成第一溝槽6和第二溝槽2，在第一溝槽6里面填入η型硅，在第二溝槽2中里面填充P型多晶硅，在阱區(qū)注入η型離子，源區(qū)注入P型離子。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種自對(duì)準(zhǔn)超結(jié)功率晶體管的制作方法，其特征在于，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成外延層；在所述外延層上形成第一光刻膠；利用掩膜版對(duì)所述第一光刻膠進(jìn)行曝光，而后通過(guò)顯影將所述掩膜版的圖形轉(zhuǎn)移至所述第一光刻膠，所述掩膜版上具有多個(gè)第一溝槽圖形和第二溝槽圖形，相鄰兩個(gè)所述第一溝槽圖形之間具有一所述第二溝槽圖形，所述第二溝槽圖形與其兩側(cè)相鄰的第一溝槽圖形的距離相等；以顯影處理后的所述第一光刻膠作為掩模，刻蝕所述外延層，在所述外延層上形成若干第一溝槽和若干第二溝槽，后續(xù)工藝中在所述第二溝槽內(nèi)形成所述超結(jié)功率晶體管的柵極。
2.如權(quán)利要求1所述的制作方法，其特征在于，在所述外延層上形成若干第一溝槽和若干第二溝槽之后，還包括在所述第一溝槽和第二溝槽的內(nèi)壁形成氧化層；在內(nèi)壁形成有氧化層的所述第一溝槽和第二溝槽內(nèi)填充柵極材料；去除所述第一溝槽內(nèi)的柵極材料和氧化層，并進(jìn)一步刻蝕所述第一溝槽，使所述第一溝槽的深度大于所述第二溝槽；在所述第一溝槽內(nèi)填滿摻雜材料；利用離子注入，在所述第一溝槽和第二溝槽之間形成所述超結(jié)功率晶體管的阱區(qū)和源極。
3.如權(quán)利要求2所述的制作方法，其特征在于，所述超結(jié)功率晶體管為PMOS時(shí)，所述半導(dǎo)體襯底和外延層的摻雜類型為P型，所述超結(jié)功率晶體管為NMOS時(shí)，所述半導(dǎo)體襯底和外延層的摻雜類型為η型；所述柵極材料與所述摻雜材料的摻雜類型相反，與半導(dǎo)體襯底和外延層的摻雜類型相同；所述阱區(qū)的摻雜類型與柵極材料的摻雜類型相反，所述源極的摻雜類型與柵極材料的摻雜類型相同。
4.如權(quán)利要求2所述的制作方法，其特征在于，在所述第一溝槽和第二溝槽的內(nèi)壁形成氧化層的步驟包括利用沉積工藝或者熱氧化工藝在所述外延層表面以及所述第一溝槽和第二溝槽的內(nèi)壁形成氧化層。
5.如權(quán)利要求2所述的制作方法，其特征在于，在所述第一溝槽和第二溝槽內(nèi)填充柵極材料的步驟包括利用沉積工藝在所述第一溝槽和第二溝槽內(nèi)的氧化層表面形成柵極材料，所述柵極材料至少填滿所述第一溝槽和第二溝槽；采用化學(xué)機(jī)械研磨或者回蝕去除表面多余的柵極材料，保持柵極材料的上表面和所述外延層的上表面齊平。
6.如權(quán)利要求2所述的制作方法，其特征在于，所述柵極材料的材質(zhì)為多晶硅。
7.如權(quán)利要求2所述的制作方法，其特征在于，所述摻雜材料的材質(zhì)為多晶硅或外延硅。
8.如權(quán)利要求1或2所述的制作方法，其特征在于，所述第二溝槽圖形的寬度小于所述第一溝槽圖形。
9.如權(quán)利要求1或2所述的制作方法，其特征在于，所述第一溝槽圖形呈等距排列。
10.如權(quán)利要求2所述的制作方法，其特征在于，去除所述第一溝槽內(nèi)的柵極材料和氧化層步驟之前，還包括在所述外延層和第一、二溝槽內(nèi)的柵極材料上形成第二光刻膠；利用曝光顯影工藝，使得所述第二光刻膠形成保護(hù)所述第二溝槽并暴露所述第一溝槽的光刻膠圖形。
11.如權(quán)利要求2所述的制作方法，其特征在于，在所述外延層上形成第一光刻膠之前，還包括在所述外延層上形成硬掩膜層的步驟；在所述第一溝槽內(nèi)填滿摻雜材料之后，離子注入之前還包括去除所述硬掩膜層的步驟。
全文摘要
一種自對(duì)準(zhǔn)超結(jié)功率晶體管的制作方法，包括提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成外延層、第一光刻膠；利用掩膜版對(duì)所述第一光刻膠進(jìn)行曝光，所述掩膜版上具有多個(gè)第一溝槽圖形和第二溝槽圖形，相鄰兩個(gè)所述第一溝槽圖形之間具有一所述第二溝槽圖形，所述第二溝槽圖形與其兩側(cè)相鄰的第一溝槽圖形的距離相等；所述第二溝槽圖形與所述超結(jié)功率晶體管柵極的位置對(duì)應(yīng)。本發(fā)明的技術(shù)方案利用一次掩膜版對(duì)所述外延層上的光刻膠進(jìn)行曝光，確保了所述第二溝槽不會(huì)偏離相鄰兩第一溝槽之間的中央位置，避免了所述超結(jié)功率晶體管的擊穿電壓變小的問(wèn)題的發(fā)生。
文檔編號(hào)H01L21/336GK103000533SQ20121056778
公開(kāi)日2013年3月27日 申請(qǐng)日期2012年12月24日 優(yōu)先權(quán)日2012年12月24日
發(fā)明者賈璐, 樓穎穎 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司