專(zhuān)利名稱(chēng)：射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造器件，特別是涉及一種射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，本發(fā)明還涉及該晶體管的制造方法。
背景技術(shù)：
射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管(RFLDM0S)器件是半導(dǎo)體集成電路技術(shù)與微波電子技術(shù)融合而成的新一代集成化的固體微波功率半導(dǎo)體產(chǎn)品，具有線性度好、增益高、耐壓高、輸出功率大、熱穩(wěn)定性好、效率高、寬帶匹配性能好、易于和MOS工藝集成等優(yōu)點(diǎn)，并且其價(jià)格遠(yuǎn)低于砷化鎵器件，是一種非常具有競(jìng)爭(zhēng)力的功率器件，被廣泛用于GSM，PCS,W-CDMA基站的功率放大器，以及無(wú)線廣播與核磁共振等方面。RFLDM0S器件的擊穿電壓BV，導(dǎo)通電阻Rdson，柵漏電容Cgd、柵源電容Cgs與漏源電容Cds等是衡量器件性能的重要參數(shù)。其中，柵漏電容CgcU柵源電容Cgs與漏源電容Cds和器件的射頻性能緊密相關(guān)，直接影響到器件的輸出功率與增益等特性。較低的柵漏電容Cgd、柵源電容Cgs與漏源電容Cds有助于提高器件的輸出功率與增益。一般RFLDM0S管采用兩層金屬的法拉第盾(G-shield)結(jié)構(gòu)，不但是為了提高器件的擊穿電壓BV，同時(shí)也是為了降低器件的寄生電容。如圖1所示，采用摻高濃度P型雜質(zhì)的襯底，即P型襯底11，根據(jù)器件耐壓的要求不同，在所述P型襯底11上，生長(zhǎng)不同厚度和摻雜濃度的P型外延層12，通過(guò)光刻板定義，進(jìn)行離子注入形成輕摻雜漂移區(qū)(NLDD) 13 ;隨后熱氧生長(zhǎng)一層?xùn)艠O氧化層14 ;淀積多晶硅，采用光刻板定義并刻蝕出多晶硅柵15 ;利用離子注入和擴(kuò)散工藝分別形成P阱16、P+區(qū)域17、N+源區(qū)18及N+漏區(qū)19 ;然后淀積一層二氧化硅層110，淀積金屬或者金屬硅化物，刻蝕出第一層法拉第盾111，再淀積一層二氧化硅層110，淀積金屬或者金屬硅化物，刻蝕出第二層法拉第盾112，然后定義P型多晶硅塞或金屬塞結(jié)構(gòu)113，并淀積相應(yīng)材料；最后進(jìn)行后續(xù)工藝，形成RFLDM0S。但想要更進(jìn)一步提高器件的射頻特性，就需要更好地降低其寄生電容，如在電路中具有反饋?zhàn)饔玫臇怕╇娙軨gd。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，能有效地降低器件的柵漏電容Cgd，從而提高器件的射頻性能。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的一種射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，包括P型襯底，在所述P型襯底上生長(zhǎng)P型外延層，在所述P型外延層中形成輕摻雜漂移區(qū)，在所述P型外延層上方設(shè)置有第一層法拉第盾及第二層法拉第盾，所述第一層法拉第盾及第二層法拉第盾為多晶娃法拉第盾。進(jìn)一步的，還包括位于所述P型外延層上方的柵極氧化層及多晶硅柵，位于所述P型外延層中的利用離子注入和擴(kuò)散工藝分別形成的P阱、P+區(qū)域、N+源區(qū)及N+漏區(qū)，及P
型多晶硅塞或金屬塞結(jié)構(gòu)。進(jìn)一步的，所述第一層法拉第盾處于所述多晶硅柵正上方的部分長(zhǎng)度為O. 1-0. 3微米。進(jìn)一步的，所述第二層法拉第盾處于所述多晶硅柵正上方的部分長(zhǎng)度為0-0. 3微米。一種如權(quán)利要求1所述晶體管的制造方法，包括步驟1、在P型襯底上生長(zhǎng)P型外延層；經(jīng)柵極氧化層生長(zhǎng)后，淀積多晶硅，通過(guò)刻板定義并刻蝕出多晶硅柵，在刻蝕完成后，進(jìn)行一步較高能量的輕摻雜LDD的N型離子注入，形成輕摻雜漂移區(qū)；步驟2、P阱的形成；步驟3、P+區(qū)域、N+源區(qū)及N+漏區(qū)的形成；步驟4、在所述P型外延層上整體淀積一層二氧化硅層，再淀積一層重?fù)诫s的多晶硅，對(duì)所述對(duì)晶硅通過(guò)光刻刻蝕構(gòu)成第一層法拉第盾；隨后，在所述第一層法拉第盾上再整體淀積一層二氧化硅層，而后淀積一層重?fù)诫s的多晶硅，對(duì)所述多晶硅通過(guò)光刻刻蝕構(gòu)成第二層法拉第盾；步驟5、P型多晶硅塞或金屬塞結(jié)構(gòu)的形成。進(jìn)一步的，步驟I中進(jìn)行一步較高能量的輕摻雜LDD的N型離子注入，注入離子為磷或砷，能量為50-300keV，劑量為5en-4e12cm_2。進(jìn)一步的，步驟2中所述P阱的形成有兩種方式，一種是在多晶硅柵形成前通過(guò)注入與高溫推進(jìn)形成，另一種是通過(guò)自對(duì)準(zhǔn)工藝加高溫推進(jìn)形成。進(jìn)一步的，所述P阱，注入離子為硼，能量為30_80keV，劑量為Ie12-1e14CnT2。進(jìn)一步的，步驟3中所述N+源區(qū)及N+漏區(qū)的形成，注入離子為磷或砷，能量為0-200keV,劑量為Ie13-1e16Cm _2所述P+區(qū)域的形成，注入離子為硼或二氟化硼，能量為O-lOOkeV，劑量為 Ie13-1e16CnT2。進(jìn)一步的，步驟4中所述第一層法拉第盾，其長(zhǎng)度為O. 5-1. 5微米，厚度為800-2500A,雜質(zhì)為磷或砷，摻雜濃度為5e18-le2°cm_3 ;所述第二層法拉第盾，其長(zhǎng)度為1.5-2. 5微米，厚度為800-2500A，雜質(zhì)為磷或砷，摻雜濃度為5e18-le2°cm_3。本發(fā)明RFLDM0S器件，通過(guò)使用重?fù)诫s的多晶硅材料代替金屬來(lái)構(gòu)成G-shield，可以有效地降低器件的柵漏電容Cgd，從而提高器件的射頻性能。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1是現(xiàn)有的RFLDM0S器件的結(jié)構(gòu)示意圖；圖2是本發(fā)明RFLDM0S器件結(jié)構(gòu)示意圖；圖3a是現(xiàn)有的RFLDM0S器件在擊穿時(shí)的碰撞電離示意圖；圖3b是本發(fā)明的RFLDM0S器件在擊穿時(shí)的碰撞電離示意圖；圖4是本發(fā)明RFLDM0 S器件與現(xiàn)有RFLDM0S器件沿NLDD區(qū)域的橫向電場(chǎng)強(qiáng)度分布圖；圖5是本發(fā)明RFLDM0S器件與現(xiàn)有RFLDM0S器件不同漏端電壓所對(duì)應(yīng)的柵漏電容曲線對(duì)比圖；圖6是不同的漏端電壓下，本發(fā)明的RFLDM0S器件的柵漏電容與現(xiàn)有RFLDM0S器件相比所減小的百分比示意圖；圖7a_7e是本發(fā)明RFLDM0S器件制造方法各步驟結(jié)構(gòu)示意圖。主要附圖標(biāo)記說(shuō)明P型襯底11P型外延層12輕摻雜漂移區(qū)13柵極氧化層14多晶硅柵15P阱16P+ 區(qū)域 17N+ 源區(qū) 18N+漏區(qū)19二氧化硅層110第一層法拉第盾111第二層法拉第盾112P型多晶硅塞或金屬塞結(jié)構(gòu)113P型襯底21P型外延層22輕摻雜漂移區(qū)23柵極氧化層24多晶硅柵25P阱26
P+區(qū)域 27N+源區(qū) 28N+漏區(qū)29二氧化硅層210第一層法拉第盾211第二層法拉第盾212P型多晶硅塞或金屬塞結(jié)構(gòu)213P型襯底71P型外延層72柵極氧化層73多晶硅柵74輕摻雜漂移區(qū)75P阱76P+ 區(qū)域 77N+ 源區(qū) 78N+漏區(qū)79二氧化硅層710第一層法拉第盾711第二層法拉第盾712P型多晶硅塞或金屬塞結(jié)構(gòu)713光刻膠700
具體實(shí)施例方式為使貴審查員對(duì)本發(fā)明的目的、特征及功效能夠有更進(jìn)一步的了解與認(rèn)識(shí)，以下配合附圖詳述如后。如圖2所示，為本發(fā)明RFLDM0S器件的結(jié)構(gòu)，包括在所述P型襯底21上，生長(zhǎng)不同厚度和摻雜濃度的P型外延層22 ;隨后熱氧生長(zhǎng)一層?xùn)艠O氧化層24 ;淀積多晶硅，光刻板定義并刻蝕出多晶硅柵25 ;通過(guò)離了注入形成輕摻雜漂移區(qū)(NLDD) 23 ;利用離子注入和擴(kuò)散工藝分別形成P阱26、P+區(qū)域27、N+源區(qū)28及N+漏區(qū)29 ;然后淀積一層二氧化硅層210,淀積一層重?fù)诫s的多晶娃,刻蝕出第一層法拉第盾211,再淀積一層二氧化娃層210,淀積重?fù)诫s的多晶硅，刻蝕出第二層法拉第盾212，然后定義P型多晶硅塞或金屬塞結(jié)構(gòu)213，并淀積相應(yīng)材料；最后進(jìn)行后續(xù)工藝，形成RFLDM0S。其中第一層法拉第盾211處于多晶硅柵25正上方的部分長(zhǎng)度為O. 1-0. 3微米，第二層法拉第盾212處于多晶硅柵25正上方的部分長(zhǎng)度為0-0. 3微米。本發(fā)明通過(guò)使用重?fù)诫s的多晶硅代替金屬材料來(lái)構(gòu)成法拉第盾，在保證擊穿電壓BV及其它靜態(tài)電學(xué)特性不變的情況下，可以有效地降低器件的柵漏電容Cgd，從而改善器件的射頻性能，提高器件的輸出增益和效率。這主要是因?yàn)槠骷臇怕╇娙軨gd等效于一個(gè)MOS電容(金屬氧化物半導(dǎo)體電容)，對(duì)于MOS電容來(lái)說(shuō)，絕緣層兩邊的金屬和半導(dǎo)體之間存在功函數(shù)差異，從而導(dǎo)致金屬與半導(dǎo)體之間出現(xiàn)接觸電位差，引起C-V曲線的平帶電容Cfb偏移。而采用重?fù)诫s的多晶硅來(lái)代替金屬，多晶硅的功函數(shù)與金屬的功函數(shù)不同，因而它與半導(dǎo)體之間的接觸電位差同金屬與半導(dǎo)體之間出現(xiàn)的接觸電位差是不同的，使平帶電容Cfb相對(duì)于金屬來(lái)說(shuō)，向漏端電壓VD反方向的偏移量更大，從而造成相同的漏端電壓的情況下，所得到的柵漏電容Cgd更小。其中C-V曲線為在特定頻率的情況下，不同漏端電壓所對(duì)應(yīng)的柵漏電容Cgd的曲線。如圖3a、3b所示，分別為現(xiàn)有的RFLDM0S器件及本發(fā)明RFLDM0S器件在擊穿時(shí)的碰撞電離示意圖，對(duì)比上述兩幅附圖可以發(fā)現(xiàn)，其碰撞電離沒(méi)有明顯變化；結(jié)合圖4所示，現(xiàn)有的RFLDM0S器件及本發(fā)明RFLDM0S器件沿NLDD區(qū)域的橫向電場(chǎng)分布幾乎完全一致，所對(duì)應(yīng)的面積也幾乎相同，即現(xiàn)有的RFLDM0S器件及本發(fā)明RFLDM0S器件具有幾乎相同的擊穿電壓BV。如圖5所示，本發(fā)明RFLDM0S器件與現(xiàn)有RFLDM0S器件在頻率為IMHz的情況下，不同漏端電壓VD所對(duì)應(yīng)的柵漏電容曲線Cgd對(duì)比圖，其中曲線a代表現(xiàn)有RFLDM0S器件，曲線b代表本發(fā)明RFLDM0S器件，由圖可見(jiàn)，曲線b具有更低的柵漏電容Cgd，即本發(fā)明RFLDM0S器件具有更低的柵漏電容Cgd。如圖6所示，不同的漏端電壓下，本發(fā)明的RFLDM0S器件的柵漏電容Cgd與現(xiàn)有RFLDM0S器件相比所減小的百分 比示意圖，由圖可見(jiàn)，在大部分的漏端電壓VD下，本發(fā)明的電容都比后者低30% -40%，具有更好的射頻性能。本發(fā)明RFLDM0S器件的制造方法，如圖7a_7e所示，包括步驟1、在P型襯底71上生長(zhǎng)P型外延層72 ;經(jīng)柵極氧化層73生長(zhǎng)后，淀積多晶硅，通過(guò)刻板定義并刻蝕出多晶硅柵74，在刻蝕完成后，為保證隨后的離子注入時(shí)多晶硅柵74不被擊穿，保留其頂部的光刻膠700。隨后，進(jìn)行一步較高能量的輕摻雜LDD的N型離子注入，形成輕摻雜漂移區(qū)(NLDD) 75，注入離子如磷、砷等，能量為50-300keV，劑量為5en-4e12cm_2，最后去除光刻膠700，如圖7a所示。步驟2、P阱76的形成，可以有兩種方式，一種是在多晶硅柵74形成前通過(guò)注入與高溫推進(jìn)形成，另一種是通過(guò)自對(duì)準(zhǔn)工藝加高溫推進(jìn)形成。其雜質(zhì)為硼，能量為30-80keV，劑量為Ie12-1e14CnT2，如圖7b所示。步驟3、P+區(qū)域77、N+源區(qū)78及N+漏區(qū)79的形成，具體為通過(guò)光刻定義出N+和P+的區(qū)域，注入源漏端的N+，雜質(zhì)為磷或砷，能量為0-200keV，劑量為le13-le16Cm_2。注入P+時(shí)，雜質(zhì)為硼或二氟化硼，能量為O-lOOkeV，劑量為le13-le16cm_2，如圖7c所示。步驟4、在P型外延層72上整體淀積一層二氧化硅層710，其厚度為500-2500A，然后，再淀積一層重?fù)诫s的多晶硅，對(duì)所述對(duì)晶硅通過(guò)光刻刻蝕構(gòu)成第一層法拉第盾711，其長(zhǎng)度為O. 5-1. 5微米，厚度為800-2500A，雜質(zhì)為磷或砷，摻雜濃度為5e18-le2°Cm_3 ;其中所述第一層法拉第盾711處于多晶娃柵74正上方的部分長(zhǎng)度為O. 1-0. 3微米，隨后，再在第一層法拉第盾711上整體淀積一層二氧化娃層710,其厚度為500-2500A,而后淀積一層重?fù)诫s的多晶娃，對(duì)所述多晶娃通過(guò)光刻刻蝕構(gòu)成第二層法拉第盾712,其長(zhǎng)度為1. 5-2. 5微米，厚度為800-2500A，雜質(zhì)為磷或砷，摻雜濃度為5e18-le2°Cm_3，其中所述第二層法拉第盾712處于多晶硅柵74正上方的部分長(zhǎng)度為0-0. 3微米；如圖7d所示。
步驟5、定義P型多晶硅塞或金屬塞結(jié)構(gòu)713，并淀積相應(yīng)材料，如圖7e所示。

以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，包括P型襯底，在所述P型襯底上生長(zhǎng)P型外延層，在所述P型外延層中形成輕摻雜漂移區(qū)，在所述P型外延層上方設(shè)置有第一層法拉第盾及第二層法拉第盾，其特征在于，所述第一層法拉第盾及第二層法拉第盾為多晶硅法拉第盾。
2.如權(quán)利要求1所述的射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，還包括位于所述P型外延層上方的柵極氧化層及多晶硅柵，位于所述P型外延層中的利用離子注入和擴(kuò)散工藝分別形成的P阱、P+區(qū)域、N+源區(qū)及N+漏區(qū)，及P型多晶硅塞或金屬塞結(jié)構(gòu)。
3.如權(quán)利要求3所述的射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述第一層法拉第盾處于所述多晶硅柵正上方的部分長(zhǎng)度為O. 1-0. 3微米。
4.如權(quán)利要求3所述的射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，其特征在于，所述第二層法拉第盾處于所述多晶硅柵正上方的部分長(zhǎng)度為0-0. 3微米。
5.一種如權(quán)利要求1所述晶體管的制造方法，其特征在于，包括 步驟1、在P型襯底上生長(zhǎng)P型外延層；經(jīng)柵極氧化層生長(zhǎng)后，淀積多晶硅，通過(guò)光刻板定義并刻蝕出多晶硅柵，在刻蝕完成后，進(jìn)行一步較高能量的輕摻雜LDD的N型離子注入，形成輕摻雜漂移區(qū)； 步驟2、P阱的形成； 步驟3、P+區(qū)域、N+源區(qū)及N+漏區(qū)的形成； 步驟4、在所述P型外延層上整體淀積一層二氧化硅層，再淀積一層重?fù)诫s的多晶硅，對(duì)所述多晶硅通過(guò)光刻刻蝕構(gòu)成第一層法拉第盾；隨后，在所述第一層法拉第盾上再整體淀積一層二氧化硅層，而后淀積一層重?fù)诫s的多晶硅，對(duì)所述多晶硅通過(guò)光刻刻蝕構(gòu)成第二層法拉第盾； 步驟5、P型多晶硅塞或金屬塞結(jié)構(gòu)的形成。
6.如權(quán)利要求5所述的制造方法，其特征在于，步驟I中進(jìn)行一步較高能量的輕摻雜LDD的N型離子注入，注入離子為磷或砷，能量為50-300keV，劑量為5en-4e12cm_2。
7.如權(quán)利要求5所示的制造方法，其特征在于，步驟2中所述P阱的形成有兩種方式，一種是在多晶硅柵形成前通過(guò)注入與高溫推進(jìn)形成，另一種是通過(guò)自對(duì)準(zhǔn)工藝加高溫推進(jìn)形成。
8.如權(quán)利要求7所示的制造方法，其特征在于，所述P阱，注入離子為硼，能量為30-80keV，劑量為 Ie12-1e14CnT2。
9.如權(quán)利要求1所示的制造方法，其特征在于，步驟3中所述N+源區(qū)及N+漏區(qū)的形成，注入離子為磷或砷，能量為0_200keV，劑量為Ie13-1e16CnT2,所述P+區(qū)域的形成，注入離子為硼或二氟化硼，能量為O-lOOkeV，劑量為le13-le16Cm_2。
10.如權(quán)利要求1所述的制造方法，其特征在于，步驟4中所述第一層法拉第盾，其長(zhǎng)度為O. 5-1. 5微米，厚度為800-2500A，雜質(zhì)為磷或砷，摻雜濃度為5e18-le2°Cm_3 ;所述第二層法拉第盾，其長(zhǎng)度為1. 5-2. 5微米，厚度為800-2500A，雜質(zhì)為磷或砷，摻雜濃度為5e18-le20cm 3。
全文摘要
本發(fā)明公開(kāi)了一種射頻橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管，包括P型襯底，在所述P型襯底上生長(zhǎng)P型外延層，在所述P型外延層中形成輕摻雜漂移區(qū)，在所述P型外延層上方設(shè)置有第一層法拉第盾及第二層法拉第盾，所述第一層法拉第盾及第二層法拉第盾為多晶硅法拉第盾。本發(fā)明能有效地降低器件的柵漏電容Cgd，從而提高器件的射頻性能。本發(fā)明還公開(kāi)了該晶體管的制造方法。
文檔編號(hào)H01L29/423GK103050537SQ201210529908
公開(kāi)日2013年4月17日 申請(qǐng)日期2012年12月11日 優(yōu)先權(quán)日2012年12月11日
發(fā)明者李娟娟, 慈朋亮, 錢(qián)文生, 韓峰, 胡君 申請(qǐng)人:上海華虹Nec電子有限公司