半導(dǎo)體元件、其制造方法及其操作方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體元件、其制造方法及其操作方法。半導(dǎo)體元件包括一襯底、一第一阱(well)、一第二阱、一第一重摻雜區(qū)(heavily?dopingregion)、一第二重摻雜區(qū)、一第三重摻雜區(qū)以及一電極層。第一阱和第二阱設(shè)置于襯底上。第一重摻雜區(qū)和第三重摻雜區(qū)設(shè)置于第一阱內(nèi)，第二重摻雜區(qū)設(shè)置于第二阱內(nèi)，第三重摻雜區(qū)是與第一重摻雜區(qū)間隔開來。電極層設(shè)置于第一阱上。第二阱、第一重摻雜區(qū)及第二重摻雜區(qū)具有一第一摻雜型態(tài)，襯底、第一阱及該三重摻雜區(qū)具有一第二摻雜型態(tài)，第一摻雜型態(tài)互補于第二摻雜型態(tài)。
【專利說明】半導(dǎo)體元件、其制造方法及其操作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種半導(dǎo)體元件、其制造方法及其操作方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，各式半導(dǎo)體元件不斷推陳出新。舉例來說，內(nèi)存、晶體管、二極管等元件已廣泛使用于各式電子裝置中。然而，仍有各種問題需要改善。舉例來說，高壓元件(high voltage device)通常具有較低的維持(holding)電壓，閉鎖效應(yīng)(latch-up)容易發(fā)生,或者元件可能不正常啟動。
[0003]因此，在半導(dǎo)體技術(shù)的發(fā)展中，研究人員不斷的嘗試針對各式元件進行改善，例如是縮小體積、增加/降低啟動電壓、增加/降低崩潰電壓、減少漏電、靜電防護等議題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明是有關(guān)于一種半導(dǎo)體元件、其制造方法及其操作方法。半導(dǎo)體元件中的電極層的設(shè)計使得電流增益(Beta)增大,而改善靜電放電(electrostatic discharge,ESD)保護能力并降低閉鎖效應(yīng)(latch-up)的發(fā)生。
[0005]根據(jù)本發(fā)明的一方面，提出一種半導(dǎo)體元件。半導(dǎo)體元件包括一襯底、一第一阱(well)、一第二講、一第一重摻雜區(qū)(heavily doping region)、一第二重摻雜區(qū)、一第三重摻雜區(qū)以及一電極層。第一阱和第二阱設(shè)置于襯底上。第一重摻雜區(qū)和第三重摻雜區(qū)設(shè)置于第一阱內(nèi)，第二重摻雜區(qū)設(shè)置于第二阱內(nèi)，第三重摻雜區(qū)是與第一重摻雜區(qū)間隔開來。電極層設(shè)置于第一阱上。第二阱、第一重摻雜區(qū)及第二重摻雜區(qū)具有一第一摻雜型態(tài)，襯底、第一阱及該三重摻雜區(qū)具有一第二摻雜型態(tài)，第一摻雜型態(tài)互補于第二摻雜型態(tài)。
[0006]根據(jù)本發(fā)明的另一方面，提出一種半導(dǎo)體元件的制造方法。半導(dǎo)體元件的制造方法包括以下步驟:提供一襯底；形成一第一阱及一第二阱于襯底上；形成一第一重摻雜區(qū)于第一阱內(nèi)；形成一第二重摻雜區(qū)于第二阱內(nèi)；形成一第三重摻雜區(qū)于第一阱內(nèi)，第三重摻雜區(qū)是與第一重摻雜區(qū)間隔開來；形成一電極層于第一阱上，其中第二阱、第一重摻雜區(qū)及第二重摻雜區(qū)具有一第一摻雜型態(tài)，襯底、第一阱及第三重摻雜區(qū)具有一第二摻雜型態(tài)，第一摻雜型態(tài)互補于第二摻雜型態(tài)。
[0007]根據(jù)本發(fā)明的再一方面，提出一種半導(dǎo)體元件的操作方法。半導(dǎo)體元件包括一襯底、一第一阱、一第二阱、一第一重摻雜區(qū)、一第二重摻雜區(qū)、一第三重摻雜區(qū)以及一電極層。第一阱和第二阱設(shè)置于襯底上。第一重摻雜區(qū)和第三重摻雜區(qū)設(shè)置于第一阱內(nèi)，第二重摻雜區(qū)設(shè)置于第二阱內(nèi)，第三重摻雜區(qū)是與第一重摻雜區(qū)間隔開來。電極層設(shè)置于第一阱上。第二阱、第一重摻雜區(qū)及第二重摻雜區(qū)具有一第一摻雜型態(tài)，襯底、第一阱及該三重摻雜區(qū)具有一第二摻雜型態(tài)，第一摻雜型態(tài)互補于第二摻雜型態(tài)。半導(dǎo)體元件的操作方法包括以下步驟:施加一柵極電壓(gate voltage)于電極層，以使第一阱與電極層鄰接處產(chǎn)生一反轉(zhuǎn)層；施加一射極電壓(emittervoltage)于第一重摻雜區(qū)；施加一集極電壓(collector voltage)于第二重摻雜區(qū)；以及施加一基極電壓(base voltage)于第三重摻雜區(qū)。
[0008]為了對本發(fā)明的上述及其他方面更了解，下文特舉各種實施例，并配合所附圖式，作詳細說明如下:
【專利附圖】

【附圖說明】
[0009]圖1繪示第一實施例的半導(dǎo)體元件的剖面圖。
[0010]圖2繪示一實施例的半導(dǎo)體元件的柵極電壓-正規(guī)化(normalized)電流增益(Beta)的曲線圖。
[0011]圖3A至圖3D繪示第一實施例的半導(dǎo)體元件的制造方法的流程圖。
[0012]圖4繪示第二實施例的半導(dǎo)體元件的剖面圖。
[0013]圖5繪示第三實施例的半導(dǎo)體元件的剖面圖。
[0014]圖6繪示第四實施例的半導(dǎo)體元件的剖面圖。
[0015]圖7繪示第五實施例的半導(dǎo)體元件的剖面圖。
[0016]圖8A至圖8D繪示第五實施例的半導(dǎo)體元件的制造方法的流程圖。
[0017]【主要元件符號說 明】
[0018]100、200、300、400、500:半導(dǎo)體元件
[0019]IlOP:襯底
[0020]120:外延層
[0021]121a、521a:反轉(zhuǎn)層
[0022]121P、321P、521P:第一阱
[0023]122N、522N:第二阱
[0024]123N:第三阱
[0025]130N:埋層
[0026]141N:第一重摻雜區(qū)
[0027]142N:第二重摻雜區(qū)
[0028]143P:第三重摻雜區(qū)
[0029]160:場氧化層
[0030]180:電極層
[0031]321P1:第一區(qū)域
[0032]321P2:第二區(qū)域
[0033]520N:慘雜層
[0034]IB:基極電流
[0035]1C、1C’:集極電流
[0036]VB:基極電壓
[0037]VC:集極電壓
[0038]VE:射極電壓
[0039]VG:柵極電壓
【具體實施方式】[0040]以下是提出各種實施例進行詳細說明，實施例僅用以作為范例說明，并不會限縮本發(fā)明欲保護的范圍。此外，實施例中的圖式是省略部份要之元件，以清楚顯示本發(fā)明的技術(shù)特點。
[0041]第一實施例
[0042]請參照圖1,其繪示第一實施例的半導(dǎo)體元件100的剖面圖。半導(dǎo)體元件100至少包括一襯底 110P、一第一講(well)121P、一第二講 122N、一第一重摻雜區(qū)(heavily dopingregion) 141N、一第二重摻雜區(qū)142N、一第三重摻雜區(qū)143P及一電極層180。
[0043]襯底IlOP的材質(zhì)例如是P型硅或N型硅。第一阱121P及第二阱122N設(shè)置于襯底IlOP上。第一阱121P及第二阱122N例如是P型阱(P type well)或N型阱(N typewell),第一講121P及第二講122N亦可例如是P型講/P型重摻雜埋層(P+buried layer)疊層層、P型重摻雜層(P+implant layer)、N型講/N型重摻雜埋層(N+buried layer)疊層層、N 型重摻雜層(N+implantlayer)或 N 型深講(deep N type well)。
[0044]第一重摻雜區(qū)141N及第三重摻雜區(qū)143P設(shè)置于第一阱121P內(nèi)，第二重摻雜區(qū)142N設(shè)置于第二講122N內(nèi)，第三重摻雜區(qū)143P是與第一重摻雜區(qū)141N間隔開來。第一重摻雜區(qū)141N、第二重摻雜區(qū)142N及第三重摻雜區(qū)143P的摻雜濃度大于第一阱121P及第二阱122N的摻雜濃度，以提供良好的歐姆接觸(Ohmic contact)。第一重摻雜區(qū)141N、第二重摻雜區(qū)142N及第三重摻雜區(qū)143P例如是P型重摻雜區(qū)(P type heavily dopingregion,P+)或 N 型重慘雜區(qū)(N type heavily doping region, N+)。
[0045]電極層180設(shè)置于第一阱121P上。電極層180的材質(zhì)例如是多晶硅(polysilicon)。
[0046]第二阱122N、第一重摻雜區(qū)141N及第二重摻雜區(qū)142N具有一第一摻雜型態(tài)(例如是P型或N型)。襯底110P、第一阱121P及第三重摻雜區(qū)143P具有一第二摻雜型態(tài)(例如是N型或P型)。第一摻雜型態(tài)互補于第二摻雜型態(tài)。在本實施例中，第一摻雜型態(tài)為N型，第二摻雜型態(tài)為P型。
[0047]如圖1所示，實施例中，半導(dǎo)體元件100更可包括一場氧化層(fieldoxide,FOX) 160，場氧化層160設(shè)置于第一阱121P及第二阱122N的鄰接處上。場氧化層160的材質(zhì)例如是二氧化硅(SiO2)。此外，本實施例的半導(dǎo)體元件100中，場氧化層160更可設(shè)置于第三重摻雜區(qū)143P與第一重摻雜區(qū)141N之間而將此兩者間隔開來。
[0048]實施例中，半導(dǎo)體元件100更可包括一第三阱123N。如圖1所示，第三阱123N設(shè)置于襯底110P上，第一阱121P設(shè)置于第二阱122N及第三阱123N之間，第三阱123N具有第一摻雜型態(tài)。實施例中，如圖1所不，電極層180設(shè)置于第一講121P和第三講123N上。
[0049]就半導(dǎo)體元件100的操作方法而言，施加一柵極電壓(gate voltage) VG于電極層180以使第一阱121P與電極層180鄰接處產(chǎn)生一反轉(zhuǎn)層121a，施加一射極電壓(emittervoltage) VE于第一重摻雜區(qū)141N,施加一集極電壓(collector voltage) VC于第二重摻雜區(qū)142N，以及施加一基極電壓(basev0ltage)VB于第三重摻雜區(qū)143P。柵極電壓VG例如是大于O至小于I伏特之間，射極電壓VE例如是O伏特(連往接地端)，集極電壓VC例如是5?10伏特，基極電壓VB例如是I?2伏特。在本實施例中，第一阱121P、第二阱122N、第一重摻雜區(qū)141N、第二重摻雜區(qū)142N及第三重摻雜區(qū)143P構(gòu)成NPN型雙載子晶體管(bipolar junction transistor, BJT),施加電壓時產(chǎn)生集極電流IC,電流增益(common-emitter current gain, Beta)值是以集極電流IC/基極電流IB表示。
[0050]當施加?xùn)艠O電壓VG于電極層180，第一阱121P與電極層180鄰接處產(chǎn)生反轉(zhuǎn)層121a，使得第一重摻雜區(qū)141N與第三阱123N經(jīng)由反轉(zhuǎn)層121a電性連通。于是，載子經(jīng)由反轉(zhuǎn)層121a流經(jīng)第三阱123N、第一阱121P及第二阱122N，而形成另一個NPN型寄生雙載子晶體管(parasitic BJT)，此寄生雙載子晶體管亦產(chǎn)生集極電流1C’。因此，本實施例的半導(dǎo)體元件100中，原有的雙載子晶體管以及寄生雙載子晶體管分別產(chǎn)生集極電流IC和集極電流1C’，如此一來，使得半導(dǎo)體元件100的電流增益(Beta)值由IC/IB增大至(IC+IC’)/IB0
[0051]請參照圖2,其繪示一實施例的半導(dǎo)體元件的柵極電壓-正規(guī)化(normalization)電流增益(Beta)的曲線圖。如圖2所示，柵極電壓VG分別為A、B、C及D伏特，其中A <B< C < D，A?D均介于大于O至小于1，并且令柵極電壓VG為O而寄生雙載子晶體管未作用時的正規(guī)化電流增益值為I。經(jīng)由改變柵極電壓VG，如圖2所示，正規(guī)化電流增益值最高可以增大至超過4，并且并未觀察到早期效應(yīng)(early effect)的產(chǎn)生。換句話說，施加?xùn)艠O電壓VG使得電流增益最高可以增大至超過4倍，且整體半導(dǎo)體元件仍正常運作。如此一來，半導(dǎo)體元件的電流增益增大，可增大維持(holding)電壓，降低閉鎖效應(yīng)(latch-up)的發(fā)生，且具有較佳的靜電放電(electrostatic discharge, ESD)保護能力。
[0052]請參照圖3A至圖3D，其繪示第一實施例的半導(dǎo)體元件100的制造方法的流程圖。首先，如圖3A所示，提供襯底110P。
[0053]然后，如圖3B所示，形成一外延層120于襯底110P上。
[0054]接著，如圖3C所示，形成第一阱121P及第二阱122N于襯底110P上。實施例中，更可形成第三阱123N于襯底110P上，第一阱121P位于第二阱122N及第三阱123N之間。第一阱121P、第二阱122N及第三阱123N位于外延層120內(nèi)。實施例中，第一阱121P、第二阱122N及第三阱123N例如是以雙阱(twin well)工藝制作，無須增加額外的掩?；虿襟E。
[0055]接著，如圖3D所示，可形成場氧化層160于第一阱121P及第二阱122N的鄰接處上，亦可形成場氧化層160于預(yù)定形成的第一重摻雜區(qū)141N及第三重摻雜區(qū)143P之間。
[0056]然后，如圖3D所示，形成第一重摻雜區(qū)141N及第三重摻雜區(qū)143P于第一阱121P內(nèi)，形成第二重摻雜區(qū)142N于第二阱122N內(nèi)，第三重摻雜區(qū)143P是與第一重摻雜區(qū)141N間隔開來。
[0057]接著，如圖3D所示，形成電極層180于第一阱121P上。透過上述步驟即可順利完成本實施例的半導(dǎo)體元件100。
[0058]第二實施例
[0059]請參照圖4，其繪示第二實施例的半導(dǎo)體元件200的剖面圖。本實施例的半導(dǎo)體元件200與第一實施例的半導(dǎo)體元件100不同之處在于半導(dǎo)體元件200更包括一埋層(buried layer) 130N,其余相同之處不再重復(fù)敘述。
[0060]如圖4所示，埋層130N設(shè)置于第一阱121P及第二阱122N的下方，埋層130N具有第一摻雜型態(tài)。本實施例的埋層130N、第二阱122N及第三阱123N的材質(zhì)實質(zhì)上相同。本實施例中，第一摻雜型態(tài)為N型，埋層130N例如是一 N型埋層(N type buried layer,NBL),一 N型外延層(N-epi)、一 N型深講(deep N type well)或一 N型摻雜疊層層(multipleN+stackedlayer)。[0061]就本實施例的半導(dǎo)體元件200的制造方法而言，與第一實施例的半導(dǎo)體元件100的不同之處在于形成外延層120之前，先形成埋層130N，其余相同之處不再重復(fù)敘述。
[0062]半導(dǎo)體元件200的操作方法與半導(dǎo)體元件100的操作方法相同。當施加?xùn)艠O電壓VG于電極層180，第一阱121P與電極層180鄰接處產(chǎn)生反轉(zhuǎn)層121a，使得第一重摻雜區(qū)141N與第三阱123N經(jīng)由反轉(zhuǎn)層121a電性連通。于是，載子經(jīng)由反轉(zhuǎn)層121a流經(jīng)第三阱123N、埋層130N及第二阱122N，而產(chǎn)生集極電流1C’。因此，本實施例的半導(dǎo)體元件200中，原有的雙載子晶體管產(chǎn)生的集極電流IC和施加?xùn)艠O電壓VG而產(chǎn)生的集極電流1C’被結(jié)合，如此一來，使得半導(dǎo)體元件200的電流增益(Beta)值由IC/IB增大至(IC+IC’)/IB。
[0063]第三實施例
[0064]請參照圖5,其繪示第三實施例的半導(dǎo)體元件300的剖面圖。本實施例的半導(dǎo)體元件300與第一實施例的半導(dǎo)體元件100不同之處在于第一阱321P的設(shè)計，其余相同之處不
再重復(fù)敘述。
[0065]在本實施例中，如圖5所示，第一阱321P包括一第一區(qū)域321P1及一第二區(qū)域321P2。第一重摻雜區(qū)141N位于第一區(qū)域321P1內(nèi)，第三重摻雜區(qū)143P位于第二區(qū)域321P2內(nèi)，第三阱123N的一部分區(qū)域位于第一區(qū)域321P1和襯底IlOP之間。本實施例中，第二區(qū)域321P2包圍第一重摻雜區(qū)141N，第一區(qū)域321P1鄰接于第二區(qū)域321P2且彼此電性相通。
[0066]就本實施例的半導(dǎo)體元件300的制造方法而言，與第一實施例的半導(dǎo)體元件100的不同之處在于形成外延層120之后，先形成第一阱321P的第一區(qū)域321P1、第二阱122N及第三阱123N，接著形成第一阱321P的第二區(qū)域321P2，然后形成多個重摻雜區(qū)，其余相同之處不再重復(fù)敘述。
[0067]半導(dǎo)體元件300的操作方法與半導(dǎo)體元件100的操作方法相同，于此不再重復(fù)敘述。
[0068]第四實施例
[0069]請參照圖6,其繪示第四實施例的半導(dǎo)體元件400的剖面圖。本實施例的半導(dǎo)體元件400與第三實施例的半導(dǎo)體元件300不同之處在于半導(dǎo)體元件400更包括一埋層130N，其余相同之處不再重復(fù)敘述。
[0070]如圖6所示，埋層130N設(shè)置于第一阱321P、第二阱122N及第三阱123N的下方，埋層130N具有第一摻雜型態(tài)。埋層130N的性質(zhì)同前所述，在此不再重復(fù)敘述。
[0071]半導(dǎo)體元件400的操作方法與半導(dǎo)體元件200的操作方法相同，于此不再重復(fù)敘述。
[0072]第五實施例
[0073]請參照圖7，其繪示第五實施例的半導(dǎo)體元件500的剖面圖。本實施例的半導(dǎo)體元件500與第一實施例的半導(dǎo)體元件100不同之處在于第一阱521P及第二阱522N的設(shè)計，其余相同之處不再重復(fù)敘述。
[0074]如圖7所示，半導(dǎo)體元件500中，第二阱522N包圍第一阱521P。電極層180設(shè)置于第二阱522N上。第一重摻雜區(qū)141N及第三重摻雜區(qū)143P設(shè)置于第一阱521P內(nèi)，第二重摻雜區(qū)142N設(shè)置于第二阱522N內(nèi)，第三重摻雜區(qū)143P是與第一重摻雜區(qū)141N間隔開來。
[0075]半導(dǎo)體元件500的操作方法與半導(dǎo)體元件100的操作方法相同。當施加?xùn)艠O電壓VG于電極層180，第一阱52IP與電極層180鄰接處產(chǎn)生反轉(zhuǎn)層521a，使得第一重摻雜區(qū)141N與第二阱522N經(jīng)由反轉(zhuǎn)層521a電性連通。于是，載子經(jīng)由反轉(zhuǎn)層121a流經(jīng)第二阱522N,而產(chǎn)生集極電流1C’。因此，本實施例的半導(dǎo)體元件500中，原有的雙載子晶體管產(chǎn)生的集極電流IC和施加?xùn)艠O電壓VG而產(chǎn)生的集極電流1C’被結(jié)合，如此一來，使得半導(dǎo)體元件500的電流增益(Beta)值由IC/IB增大至(IC+IC，)/IB。
[0076]請參照圖8A至圖8D，其繪示第五實施例的半導(dǎo)體元件500的制造方法的流程圖。本實施例的半導(dǎo)體元件500的制造方法與第一實施例的半導(dǎo)體元件100的制造方法不同之處在于第一阱521P及第二阱522N的形成方式，其余相同之處不再重復(fù)敘述。首先，如圖8A所不，提供襯底110P。
[0077]接著，如圖8B所示，形成一摻雜層520N于襯底IlOP上，摻雜層520N具有第一摻雜型態(tài)。
[0078]然后，如圖8C所示，形成第一阱521P及第二阱522N。實施例中，是以摻雜(implantation)或擴散(diffusion)工藝形成第一講521P及第二講522N。
[0079]接著，如圖8D所示，形成第一重摻雜區(qū)141N及第三重摻雜區(qū)143P于第一阱521P內(nèi)，形成第二重摻雜區(qū)142N于第二阱522N內(nèi)，第三重摻雜區(qū)143P是與第一重摻雜區(qū)141N間隔開來。
[0080]然后，如圖8D所示，形成電極層180于第一阱521P上。透過上述步驟即可順利完成本實施例的半導(dǎo)體元件500。
[0081]綜上所述，雖然本案已以實施例揭露如上，然其并非用以限定本案。本案所屬【技術(shù)領(lǐng)域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視隨附的權(quán)利要求范圍所界定的為準。
【權(quán)利要求】
1.一種半導(dǎo)體元件，包括: 一襯底； 一第一講(well),設(shè)置于該襯底上； 一第二阱，設(shè)置于該襯底上； 一第一重摻雜區(qū)(heavily doping region),設(shè)置于該第一講內(nèi)； 一第二重摻雜區(qū)，設(shè)置于該第二阱內(nèi)； 一第三重摻雜區(qū)，設(shè)置于該第一阱內(nèi)，該第三重摻雜區(qū)是與該第一重摻雜區(qū)間隔開來；以及 一電極層，設(shè)置于該第一講上； 其中該第二阱、該第一重摻雜區(qū)及該第二重摻雜區(qū)具有一第一摻雜型態(tài)，該襯底、該第一阱及該第三重摻雜區(qū)具有一第二摻雜型態(tài)，該第一摻雜型態(tài)互補于該第二摻雜型態(tài)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，更包括一埋層(buriedlayer)，設(shè)置于該第一阱及該第二阱的下方，其中該埋層具有該第一摻雜型態(tài)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，更包括一第三阱，設(shè)置于該襯底上，其中該第一阱設(shè)置于該第二阱及該第三阱之間，該第三阱具有該第一摻雜型態(tài)，該電極層設(shè)置于該第三阱上。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件，其中該第一阱包括一第一區(qū)域及一第二區(qū)域，其中該第一重摻雜區(qū)位于該第一區(qū)域內(nèi)，該第三重摻雜區(qū)位于該第二區(qū)域內(nèi)，該第三阱的一部分區(qū)域位于該第一區(qū)域和該襯底之間。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其中該第二阱包圍該第一阱，其中該電極層設(shè)置于該第二阱上。
6.一種半導(dǎo)體元件的制造方法，包括: 提供一襯底； 形成一第一阱及一第二阱于該襯底上； 形成一第一重摻雜區(qū)于該第一阱內(nèi)； 形成一第二重摻雜區(qū)于該第二阱內(nèi)； 形成一第三重摻雜區(qū)于該第一阱內(nèi)，該第三重摻雜區(qū)是與該第一重摻雜區(qū)間隔開來；以及 形成一電極層于該第一阱上，其中該第二阱、該第一重摻雜區(qū)及該第二重摻雜區(qū)具有一第一摻雜型態(tài)，該襯底、該第一阱及該第三重摻雜區(qū)具有一第二摻雜型態(tài)，該第一摻雜型態(tài)互補于該第二摻雜型態(tài)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件的制造方法，更包括: 形成一埋層于該第一阱及該第二阱的下方，其中該埋層具有該第一摻雜型態(tài)。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件的制造方法，更包括: 形成一第三阱于該襯底上，其中該第一阱位于該第二阱及該第三阱之間，該第三阱具有該第一摻雜型態(tài)，該電極層是形成于該第三講上。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體元件的制造方法，其中該第二阱包圍該第一阱，該電極層是形成于該第二阱上。
10.一種半導(dǎo)體元件的操作方法，該半導(dǎo)體元件包括一襯底、一第一阱、一第二阱、一第一重摻雜區(qū)、一第二重摻雜區(qū)、一第三重摻雜區(qū)及一電極層，該第一阱及該第二阱設(shè)置于該襯底上，該第一重摻雜區(qū)設(shè)置于該第一阱內(nèi)，該第二重摻雜區(qū)設(shè)置于該第二阱內(nèi)，該第三重摻雜區(qū)設(shè)置于該第一講內(nèi)且與該第一重摻雜區(qū)間隔開來，該電極層設(shè)置于該第一講上，該第二阱、該第一重摻雜區(qū)及該第二重摻雜區(qū)具有一第一摻雜型態(tài)，該襯底、該第一阱及該第三重摻雜區(qū)具有一第二摻雜型態(tài)，該第一摻雜型態(tài)互補于該第二摻雜型態(tài)，該操作方法包括: 施加一柵極電壓(gate voltage)于該電極層，以使該第一講與該電極層鄰接處產(chǎn)生一反轉(zhuǎn)層； 施加一射極電壓(emitter voltage)于該第一重摻雜區(qū)； 施加一集極電壓(collector voltage)于該第二重摻雜區(qū)；以及 施加一基極電壓(base vo·ltage)于該第三重摻雜區(qū)。
【文檔編號】H01L27/02GK103855151SQ201210513274
【公開日】2014年6月11日 申請日期:2012年12月5日 優(yōu)先權(quán)日:2012年12月5日
【發(fā)明者】洪志臨, 陳信良, 陳永初 申請人:旺宏電子股份有限公司